-
Erfindungsgebiet
-
Die
vorliegende Erfindung betrifft allgemein Logikschaltungen und insbesondere
eine Vorrichtung zum Transformieren von Signalen in einem Differenzmodus
in unsymmetrische Signale bei reduzierter Leistungsaufnahme.
-
Wenn
eine schnelle Datenübertragung
mit geringem Spannungshub benötigt
wird, wird Differenzsignalgabe (differential signaling) (üblicherweise auch
als symmetrische Signalgabe bezeichnet) verwendet, bei der Signale
auf zwei Leitern geführt
werden und das Signal als die Differenz der beiden Signale definiert
ist. Differenzsignalgabe ist möglicherweise
das robusteste und vielversprechendste Konzept für die Signalgabe. Stromschaltlogik
(CML = current mode logic), eine Designtechnik, die gewöhnlich bei
Anwendungen für
die Signalgabe mit hoher Schaltgeschwindigkeit wie etwa Kommunikationschips
und Routern eingesetzt wird, verwendet Differenzsignalgabe.
-
CML
wird häufig
bei Anwendungen für
hohe Übertragungsraten
verwendet, und zwar wegen ihrer relativ geringen Leistungsaufnahme
und ihrer im Vergleich zu anderen Logikarten, wie etwa der emittergekoppelten
Logik (ECL), geringen Versorgungsspannung. CML ist außerdem aufgrund
ihres geringeren Spannungshubes erheblich schneller als die komplementäre Metall-Oxid-Halbleiter-(CMOS)-Logik.
CML weist außerdem
den zusätzlichen
Vorteil auf, dass sie unter Verwendung von CMOS-Herstellungstechnologie
produziert werden kann.
-
Ein
Vorteil, den die CMOS-Logik im Vergleich zu CML aufweist, besteht
darin, dass bei einer CML-Schaltung in einem Standby-Zustand ein
Strom fließen
kann, während
bei der CMOS-Logik im Standby-Zustand kein Strom fließt. Deshalb
verbrauchen CML-Schaltungen in der Regel mehr Strom als CMOS-Logikschaltungen.
-
Da
jedoch CML-Schaltungen und CMOS-Logikschaltungen auf dem gleichen
Substrat hergestellt werden können,
ist es möglich,
in dem gleichen Design CML- und CMOS-Logikschaltungen zu kombinieren.
Somit können
die Vorteile von CML-Schaltungen hinsichtlich hoher Schaltgeschwindigkeit
ausgenutzt werden, wo ein Bedarf nach hoher Schaltgeschwindigkeit
vorliegt, während
die geringere Leistungsaufnahme der CMOS-Logik zur Verfügung steht,
wenn eine größtmögliche Schaltgeschwindigkeit
nicht erforderlich ist.
-
Leider
verwenden CML-Schaltungen Differenzsignalgabe, während CMOS-Logikschaltungen unsymmetrische
Signalgabe verwenden, wobei Signale auf einem einzelnen Leiter geführt werden.
Deshalb ist eine Umwandlung zwischen den Differenzsignalen einer
CML-Schaltung und dem unsymmetrischen Signal einer CMOS-Logikschaltung
erforderlich.
-
Eine
gemeinhin verwendete Lösung
verwendet einen Wandler, der ein Signal im CML-Differenzmodus in
ein Signal im unsymmetrischen Modus überführt, mit einem oder mehreren
unsymmetrischen Puffern (oder Invertern), um die Umwandlung von
der Differenzsignalgabe zur unsymmetrischen Signalgabe durchzuführen. In
der Regel wird die Referenzstromquelle der CML- Schaltung abgeschaltet, um die Leistungsaufnahme
zu reduzieren, wenn keine Umwandlung benötigt wird oder wenn sich die
Gesamtschaltung im Standby-Zustand befindet.
-
Ein
Nachteil des Standes der Technik besteht darin, dass die Gate-Anschlüsse der
Transistoren im unsymmetrischen Puffer kein festgelegtes Potential
aufweisen, wenn die Referenzstromquelle der CML-Schaltung abgeschaltet
ist. Dies kann zu einem undefinierten Eingangssignal an dem unsymmetrischen
Puffer führen,
weshalb am Ausgang des unsymmetrischen Puffers ein undefiniertes
Ausgangssignal vorliegt.
-
Ein
zweiter Nachteil des Standes der Technik besteht darin, dass es
bei Vorliegen eines undefinierten Eingangssignals am unsymmetrischen
Puffer wahrscheinlich ist, dass Strom fließt, wenn sich die Schaltung
im Standby-Zustand befindet, da sich das Ausgangssignal des unsymmetrischen
Puffers in Abhängigkeit
von seinem Eingangssignal ändert.
Dadurch steigt die Leistungsaufnahme.
-
Kurze Darstellung
der Erfindung
-
Durch
bevorzugte Ausführungsformen
der vorliegenden Erfindung, die eine Vorrichtung zum Umwandeln von
Signalen im Differenzmodus in unsymmetrische Signale angibt, die
eine reduzierte Leistungsaufnahme aufweist, werden im allgemeinen diese
und andere Probleme gelöst
oder umgangen und technische Vorteile erzielt.
-
Gemäß einer
bevorzugten Ausführungsform der
vorliegenden Erfindung wird eine Schaltung angegeben, wobei die
Schaltung umfasst: einen unsymmetrischen Wandler für Stromschaltlogik
(CML), der einen Eingang für
Signale im Differenzmodus und einen unsymmetrischen Ausgang aufweist,
wobei der unsymmetrische Wandler Schaltungen zum Umwandeln eines
Signals im Differenzmodus in ein unsymmetrisches Signal enthält, und
einen Ausgangstransistor, der an den unsymmetrischen Ausgang gekoppelt
ist, wobei der Ausgangstransistor dafür vorgesehen ist, den unsymmetrischen
Ausgang auf einen Logikzustand mit einem festgelegten Wert zu setzen.
-
Gemäß einer
weiteren bevorzugten Ausführungsform
der Erfindung wird eine Schaltung angegeben, die umfasst: einen
unsymmetrischen Wandler für
Stromschaltlogik (CML), der einen Eingang für einen Differenzmodus und
einen unsymmetrischen Ausgang aufweist, wobei der unsymmetrische
Wandler zum Umwandeln eines Signals im Differenzmodus in ein unsymmetrisches
Signal vorgesehen ist, und eine Ausgangsreglerschaltung, die an
den unsymmetrischen Ausgang gekoppelt ist, wobei die Ausgangsreglerschaltung
dafür vorgesehen
ist, den unsymmetrischen Ausgang auf einen Logikzustand mit einem
festgelegten Wert zu setzen, wenn sich der unsymmetrische CML-Wandler
im Standby-Zustand befindet.
-
Ein
Vorteil der bevorzugten Ausführungsform der
vorliegenden Erfindung besteht darin, dass, wenn der Wandler sich
im Standby-Zustand befindet oder nicht verwendet wird, das Eingangssignal
für den
unsymmetrischen Puffer einen festgelegten Wert aufweist. Somit liegt
ein definierter Zustand am Eingang zum unsymmetrischen Puffer vor.
-
Ein
weiterer Vorteil einer bevorzugten Ausführungsform der vorliegenden
Erfindung besteht darin, dass, da am Eingang zum unsymmetrischen
Puffer ein definierter Zustand vorliegt, es keine weitere Zustandsänderung
gibt, nachdem sich der definierte Zustand durch den Puffer ausgebreitet
hat. Somit existiert kein Stromfluss, wenn sich der Wandler im Standby-Zustand befindet.
-
Der
vorausgegangene Text hat die Merkmale und technischen Vorteile der
vorliegenden Erfindung recht weit umrissen, damit man die ausführliche
Beschreibung der Erfindung, die folgt, besser verstehen kann. Zusätzliche
Merkmale und Vorteile der Erfindung, die den Gegenstand der Ansprüche der
Erfindung bilden, werden unten beschrieben. Der Fachmann versteht,
dass die offenbarte Konzeption und die offenbarte spezifische Ausführungsform
ohne weiteres als eine Basis zum Modifizieren oder Entwerfen anderer
Strukturen oder Prozesse zum Durchführen der gleichen Zwecke der
vorliegenden Erfindung verwendet werden können. Der Fachmann erkennt
zudem, dass gleichwertige Konstruktionen nicht vom Gedanken und
Umfang der Erfindung abweichen, wie sie in den beigefügten Ansprüchen dargelegt
sind.
-
Kurze Beschreibung
der Zeichnungen
-
Für ein umfassenderes
Verständnis
der vorliegenden Erfindung und ihrer Vorteile wird nun auf die folgenden
Beschreibungen in Verbindung mit den beiliegenden Zeichnungen bezug
genommen. Es zeigen:
-
1 ein Diagramm einer Logikschaltung, die
Teilschaltungen sowohl zur Signalgabe im Differenzmodus als auch
zur Signalgabe im unsymmetrischen Modus und Signalwandler enthält;
-
2 ist eine graphische Darstellung
von Daten, die ein Signal im Differenzmodus und ein äquivalentes
unsymmetrisches Signal darstellen;
-
3 ist ein Diagramm, das
einen Entwurf für
einen Wandler vom Differenzmodus in den unsymmetrischen Modus auf
höherer
Ebene darstellt;
-
4 ist ein Diagramm, das
ein Schema für einen
Wandler vom Differenzmodus in den unsymmetrischen Modus nach dem
Stand der Technik zeigt;
-
5 ist ein Diagramm, das
ein Schema für einen
Wandler vom Differenzmodus in den unsymmetrischen Modus mit reduzierter
Leistungsaufnahme gemäß einer
bevorzugten Ausführungsform
der vorliegenden Erfindung zeigt; und
-
6 ist ein Diagramm, das
ein Schema für einen
Wandler vom Differenzmodus in den unsymmetrischen Modus mit reduzierter
Leistungsaufnahme gemäß einer
bevorzugten Ausführungsform
der vorliegenden Erfindung zeigt.
-
Ausführliche Beschreibung von Veranschaulichenden
Ausführungsformen
-
Die
Herstellung und der Einsatz der gegenwärtig bevorzugten Ausführungsformen
werden unten ausführlich
erörtert.
Es versteht sich jedoch, dass die vorliegende Erfindung viele anwendbare
erfindungsgemäße Konzepte
angibt, die in einer großen Vielfalt
spezifischer Kontexte verkörpert
werden können.
Die dargestellten spezifischen Ausführungsformen sind lediglich
veranschaulichend bezüglich
spezifischer Möglichkeiten
zur Herstellung und Verwendung der Erfindung und beschränken nicht
den Umfang der Erfindung.
-
Die
vorliegende Erfindung wird hinsichtlich bevorzugter Ausführungsformen
in einem spezifischen Kontext beschrieben, nämlich für einen Wandler, der ein Signal
in Stromschaltlogik in ein Signal in CMOS-Logik überführt. Die Erfindung kann jedoch auch
auf andere Situationen angewendet werden, bei denen ein Signal im
Differenzmodus in ein unsymmetrisches Signal umgewandelt werden
soll.
-
Nunmehr
unter Bezugnahme auf 1 wird ein
Diagramm gezeigt, das eine Logikschaltung 105 mit Teilschaltungen 110 und 115 aufweist,
die Signalgabe im Differenzmodus bzw. unsymmetrische Signalgabe
verwenden. Die Teilschaltungen 110 und 115 stehen
außerdem
miteinander in Verbindung. Leider sind die von den Teilschaltungen
verwendeten Betriebsarten zur Signalgabe inkompatibel, und ein Wandler
wird benötigt,
um eine Umsetzung vorzunehmen: Ein Wandler 120, der Differenzsignale
in unsymmetrische Signale überführt, wird
benötigt,
damit Signale von der Teilschaltung 110 durch die Teilschaltung 115 verstanden
werden können,
und ein Wandler 125, der unsymmetrische Signale in Differenzsignale überführt, wird
für von
der Teilschaltung 115 zur Teilschaltung 110 gehende
Signale benötigt.
Wenn die Kommunikation immer in eine Richtung erfolgt (beispielsweise
von Teilschaltung 110 zu Teilschaltung 115), dann
wird nur einer der beiden Wandler (der Wandler 120, der
Differenzsignale in unsymmetrische Signale überführt) benötigt.
-
Wie
in 1 dargestellt, können die
Teilschaltungen 110 und 115 Teil der Logikschaltung 105 sein,
und diese besonderen Teilschaltungen sind die einzigen, die Signale
austauschen müssen.
Wenn dies der Fall ist, dann kann es andere Teilschaltungen geben,
die an die Teilschaltungen 110 und 115 gekoppelt
sind, aber in der Figur nicht gezeigt sind. Alternativ kann es sich
bei den Teilschaltungen 110 und 115 um die einzigen
Schaltungen in der Logikschaltung 105 handeln (außer den
Wandlern 120 und 125).
-
Nunmehr
wird unter Bezugnahme auf 2 eine
graphische Darstellung von Daten gezeigt, die ein Signal im Differenzmodus
(dargestellt mit zwei Signalkomponenten, einem ersten Signal 205 und
einem zweiten Signal 210) und ein Signal 215,
das einen Offset des Signals im Differenzmodus darstellt, veranschaulichen.
Wenn beispielsweise der Spannungshub des Signals im Differenzmodus
wie in 2 gezeigt zwischen
1,8 Volt und 0,0 Volt beträgt, dann
würde der
Offset (durch Signal 215 dargestellt) etwa 0,9 Volt betragen.
Ein Signal im Differenzmodus enthält wie oben angegeben zwei
Signalkomponenten, ein erstes Signal (beispielsweise das erste Signal 205)
und ein zweites Signal (beispielsweise das zweite Signal 210).
Gemäß der Definition
eines Signals im Differenzmodus ist das erste Signal das Komplement
des zweiten Signals, und das Signal, das im Differenzmodus geführt werden
kann (beispielsweise das Signal 220) kann durch Subtrahieren
des zweiten Signals vom ersten Signal berechnet werden. Mit anderen
Worten : VSIGNAL = VERSTES – VZWEITES, wobei VERSTES und
VZWEITES die Komponentensignale sind und
VSIGNAL die Signalinformation darstellt,
die tatsächlich
im Differenzmodus geführt
wird.
-
Nunmehr
wird unter Bezugnahme auf 3 ein
Diagramm dargestellt, das durch ein Blockschaltbild auf höherer Ebene
ein generisches Design für
einen Wandler zwischen Differenzmodus und unsymmetrischem Modus
(DMSMC) 300 veranschaulicht. Der DMSMC 300 enthält einen
unsymmetrischen Wandler 305, dessen Funktion das Umwandeln
eines Eingangssignals im Differenzmodus (mit "AX" und "AQ" bezeichnet) in ein
unsymmetrisches Signal beinhaltet. Ein unsymmetrischer Puffer 310 kann
fa kultativ an den Ausgang des unsymmetrischen Wandlers 305 gekoppelt
sein. Man beachte, dass der unsymmetrische Puffer 310 für den ordnungsgemäßen Betrieb
des DMSMC 300 nicht notwendig ist und dass er dargestellt
ist, um eine unsymmetrische Logik zu repräsentieren, die an den Ausgang
des DMSMC 300 angeschlossen sein kann. Außerdem kann es
möglich
sein, den unsymmetrischen Puffer 310 durch eine Reihe von
unsymmetrischen Puffern oder unsymmetrischen Invertern zu ersetzen.
-
Nunmehr
ist unter Bezugnahme auf 4 ein
Diagramm gezeigt, das durch eine schematische Darstellung ein Design
nach dem Stand der Technik für
einen DMSMC 400 veranschaulicht. Der DMSMC 400 enthält einen
unsymmetrischen Wandler 405, der im Grunde ein Differenzverstärker in
Stromschaltlogik (CML) mit einer Stromspiegel-Last komplett mit einer
eingebauten Umwandlung in ein unsymmetrisches Signal ist. Der unsymmetrische
Wandler 405 weist als Eingangssignal ein Signal im Differenzmodus "AQ" und "AX" (ein positives und
ein negatives Signal) auf. Jeder der zwei Teile des Signals im Differenzmodus
ist an einen Gate-Anschluss eines N-Kanal-MOSFET (Metall-Oxid-Halbleiter-Feldeffekt-Transistor)
(beispielsweise die Transistoren 411 bzw. 413)
gekoppelt. Die Drain-Anschlüsse
der Transistoren 411 und 413 sind an die Drain-Anschlüsse der
P-Kanal-MOSFET-Transistoren 407 und 409 gekoppelt,
deren Source-Anschlüsse
wiederum an eine Spannungsversorgung, beispielsweise VDD, gekoppelt
sind. Die Gate-Anschlüsse
der P-Kanal-MOSFET-Transistoren 407 und 409 sind
zusammengekoppelt und an den Drain-Anschluss des Transistors 411 gekoppelt.
-
Außerdem ist
eine Referenzstromquelle, die aus Transistoren 415 und 417 mit
einer an ihre Gate-Anschlüsse
gekoppelten Referenzspannungsquelle aufgebaut ist, an die Source- Anschlüsse der Transistoren 411 und 413 gekoppelt.
Die Referenzstromquelle wird dazu verwendet, einen Referenzstrompegel
festzulegen, um immer dann einen Stromfluss zu bewirken, wenn ein
Strompfad von der Spannungsversorgung hinunter zur Substratmasse hergestellt
wird.
-
Der
unsymmetrische Wandler 405 enthält weiterhin einen zusätzlichen
MOSFET-Transistor 419 vom P-Typ, dessen Gate-Anschluss an die Drain-Anschlüsse der
Transistoren 409 und 413 gekoppelt ist. Eine aus
den Transistoren 421 und 423 gebildete zweite
Referenzstromquelle ist an den Drain-Anschluss des Transistors 419 gekoppelt.
Das Ausgangssignal für
den unsymmetrischen Wandler 405 wird dem Drain-Anschluss
des Transistors 419 entnommen.
-
An
den Ausgang des unsymmetrischen Wandlers 405 ist ein unsymmetrischer
Puffer 425 gekoppelt. Man beachte, dass, wie oben dargestellt, das
Vorliegen des unsymmetrischen Puffers 425 fakultativ ist
und zeigen soll, wie eine unsymmetrische Logik an den unsymmetrischen
Wandler 405 gekoppelt werden kann. Der unsymmetrische Puffer 425 ist aus
einem Paar Transistoren, einem P-Kanal-MOSFET 427 und einem
N-Typ-MOSFET 429 aufgebaut. Die Drain-Anschlüsse der
Transistoren 427 und 429 sind miteinander gekoppelt
und bilden den Ausgang des unsymmetrischen Puffers 425,
während
der Eingang zum unsymmetrischen Puffer 425 an die Gate-Anschlüsse der
Transistoren 427 und 429 gelegt ist. Der Source-Anschluss
des Transistors 427 ist mit einer Spannungsversorgung verbunden,
während
der Source-Anschluss des Transistors 429 an Substratmasse
gekoppelt ist.
-
Wie
oben dargestellt, kann das Eingangssignal zum unsymmetrischen Puffer 425 undefiniert
werden, d.h., die Gate- Anschlüsse der
Transistoren 427 und 429 können einen undefinierten Wert
aufweisen, wenn sich der DMSMC 400 im Standby-Zustand befindet.
Wenn sich der DMSMC 400 im Standby-Zustand befindet, kann
NREF zu einem Potential von Null zurückkehren. Wenn ihr Eingangssignal
undefiniert wird, können
die Transistoren im unsymmetrischen Puffer 425 (Transistoren 427 und 429)
teilweise durchgeschaltet werden. In teilweise durchgeschaltetem
Zustand, können
sie einen Strompfad von der Spannungsversorgung zur Substratmasse
herstellen. Dies führt
zu einem Stromfluss im Standby-Zustand, der üblicherweise auch als statischer Stromfluss
bezeichnet wird. Normalerweise, wenn das Eingangssignal für die Transistoren
im unsymmetrischen Puffer 425 definiert ist (entweder logischer
Zustand H oder logischer Zustand L), ist einer der beiden Transistoren
durchgeschaltet und der andere ist ausgeschaltet, weshalb der Strompfad
unterbrochen ist und sehr wenig bis kein Strom fließt.
-
Wenn
sich eine Schaltung im Standby-Zustand befindet, ist es wünschenswert,
einen Stromfluss von Null oder ungefähr Null zu haben. Wenn kein
Strom oder ein vernachlässigbarer
Strom fließt, kann
dies die Leistungsaufnahme stark reduzieren und somit die Lebensdauer
der Batterie verlängern, falls
eine Schaltung in einem batteriebetriebenen Gerät verwendet wird. Außerdem sind
in einer Logikschaltung in der Regel keine undefinierten Zustände erwünscht, da
sie zu einem fehlerhaften Betrieb der Schaltung führen können. Deshalb
weist der DMSMC 400, wie er in 4 dargestellt ist, beide unerwünschten
Eigenschaften auf.
-
Unter
Bezugnahme auf 5 wird
nunmehr ein Diagramm gezeigt, das ein Schema für einen DMSMC 500 mit
reduzierter Leistungsaufnahme veranschaulicht, bei dem gemäß einer
be vorzugten Ausführungsform
der vorliegenden Erfindung ein Ausgangssignal des DMSMC 500 einen
niedrigen Signalwert aufweist, wenn er sich im Standby-Zustand befindet.
Der DMSMC 500 orientiert sich im allgemeinen am Aufbau
eines generischen DMSMC wie in 3 dargestellt,
aber mit einem unsymmetrischen Wandler 505 und einem fakultativen
unsymmetrischen Puffer 525, der repräsentativ für eine an den DMSMC 500 angekoppelte
unsymmetrische Logik stehen kann.
-
Gemäß einer
bevorzugten Ausführungsform der
vorliegenden Erfindung kann der unsymmetrische Wandler 505 aus
einer Kombination aus N-Kanal- und P-Kanal-MOSFETs aufgebaut werden.
Ein Eingangssignal am unsymmetrischen Wandler 505 kann
in Form eines Signalpaares für
ein Differenzsignal vorliegen, beispielsweise "AX" und "AQ", was die Komponentensignale
eines Eingangssignals im Differenzmodus "A" darstellt.
Jeder einzelne der beiden Teile des Eingangsignals im Differenzmodus kann
an einen Gate-Anschluss eines Transistors (beispielsweise der N-Kanal-MOSFETs 510 und 512) gekoppelt
sein, wobei die Spannungswerte des Eingangssignals den Zustand der
Transistoren 510 und 512 steuern können. Die
beiden Transistoren 510 und 512 weisen Drain-Anschlüsse auf,
die an Drain-Anschlüsse
entsprechender Transistoren (beispielsweise P-Kanal-MOSFET-Transistoren 506 und 508)
gekoppelt sein können,
während
die Source-Anschlüsse
der beiden Transistoren 510 und 512 miteinander
und an eine Referenzstromquelle gekoppelt sein können. Die beiden Transistoren 506 und 508 weisen
Source-Anschlüsse
auf, die an eine Spannungsversorgung wie etwa VDD gekoppelt sein
können.
Außerdem
weisen die beiden Transistoren 506 und 508 Gate-Anschlüsse auf,
die miteinander und mit dem Drain-Anschluss des Transistors 510 gekoppelt
sein können.
-
Die
an die Source-Anschlüsse
der beiden Transistoren 510 und 512 gekoppelte
Referenzstromquelle kann aus einem Paar Transistoren 514 und 516 hergestellt
werden, die seriell gekoppelt sind, wobei der Drain-Anschluss des
Transistors 516 mit dem Source-Anschluss des Transistors 514 gekoppelt
ist. Die Gate-Anschlüsse
der beiden Transistoren 514 und 516 können an
einen Referenzspannungspegel gekoppelt sein, beispielsweise NREF. Die
Referenzstromquelle zieht, wenn ein Strompfad vorliegt, eine festgelegte
Menge an Strom durch den Pfad.
-
Ein
zusätzlicher
Transistor, Transistor 518, vorzugsweise ein P-Kanal-MOSFET
mit einem an eine Spannungsversorgung gekoppelten Source-Anschluss
und einem an eine zweite Referenzstromquelle gekoppelten Drain-Anschluss,
weist einen Gate-Anschluss auf, der an den Drain-Anschluss des Transistors 508 gekoppelt
sein kann. Die zweite Referenzstromquelle ist vorzugsweise (aber
nicht notwendigerweise) im wesentlichen mit der Referenzstromquelle
identisch, die an die Transistoren 510 und 512 gekoppelt
ist. Der Ausgang des unsymmetrischen Wandlers 505 befindet
sich bevorzugt dem Drain-Anschluss
des Transistors 518.
-
Ein
Ausgangstransistor 524 kann dann an den Ausgang des unsymmetrischen
Wandlers 505 gekoppelt sein. Gemäß einer bevorzugten Ausführungsform
der vorliegenden Erfindung ist der Ausgangstransistor 524 ein
N-Kanal-MOSFET, dessen Drain-Anschluss
an den Ausgang des unsymmetrischen Wandlers und dessen Source-Anschluss
an Substratmasse gekoppelt ist. Der Gate-Anschluss des Ausgangstransistors 524 kann
an den Drain-Anschluss des Transistors 508 gekoppelt sein.
-
Wenn
der Ausgangstransistor 524 wie dargestellt im unsymmetrischen
Wandler 505 vorliegt, dann ist, wenn sich der unsymmetrische
Wandler 505 im Standby-Zustand befindet, der Ausgangstransistor 524 durchgeschaltet
(deshalb liegt ein Pfad zwischen dem Ausgang des unsymmetrischen
Wandlers 505 und Substratmasse vor) und das Ausgangssignal
des unsymmetrischen Wandlers 505 auf Substratmasse gezogen.
Wenn der unsymmetrische Wandler 505 sich im Standby-Zustand
befindet, weist sein Ausgang deshalb einen definierten Zustand auf, nämlich einen
logischen Wert L.
-
Der
DMSMC 500, wie er. in 5 gezeigt
ist, kann außerdem
einen fakultativen unsymmetrischen Puffer 525 aufweisen.
Der unsymmetrische Puffer 525 kann repräsentativ für eine unsymmetrische Logik
stehen, die an den unsymmetrischen Wandler 505 angeschlossen
sein kann. Gemäß einer
bevorzugten Ausführungsform
der vorliegenden Erfindung kann ein unsymmetrischer Puffer aus zwei
Transistoren hergestellt werden, einem P-Kanal-MOSFET 526 und
einem N-Kanal-MOSFET 528, bei denen die Drain-Anschlüsse sowie
die Gate-Anschlüsse
miteinander gekoppelt sein können.
Die Gate-Anschlüsse der
beiden Transistoren können
als Eingang zum unsymmetrischen Puffer 525 dienen, während die Drain-Anschlüsse. der
beiden Transistoren als Ausgang dienen können. Der Source-Anschluss
des P-Kanal-MOSFET
kann an eine Spannungsversorgung gekoppelt sein, während der
Source-Anschluss des N-Kanal-MOSFET an Substratmasse gekoppelt sein
kann.
-
Wenn
das Ausgangssignal des unsymmetrischen Wandlers 505 auf
Substratmasse gezogen wird, dann weist das Eingangssignal zum unsymmetrischen
Puffer 525 einen logischen Wert L auf. Wenn am Eingang
des unsymmetrischen Puffers 525 ein definierter Logikpegel
vorliegt, dann liegt auch an seinem Aus gang ein definierter Logikpegel
vor. Mit einem definierten Logikpegel an seinem Eingang kann außerdem einer
der beiden Transistoren 526 und 528 ausgeschaltet
sein, während
der andere durchgeschaltet sein kann. Dies kann verhindern, dass
durch die beiden Transistoren 526 und 528 ein
Strompfad erzeugt wird, was impliziert, das kein (oder ein sehr kleiner)
Strom fließt,
wenn sich der DMSMC 500 im Standby-Zustand befindet.
-
Unter
Bezugnahme auf 6 wird
nunmehr ein Diagramm gezeigt, das ein Schema für einen DMSMC 600 mit
reduzierter Leistungsaufnahme veranschaulicht, wobei ein Ausgang
des DMSMC 600 gemäß einer
bevorzugten Ausführungsform
der vorliegenden Erfindung einen hohen Signalwert aufweist, wenn
er sich im Standby-Zustand befindet. Das Design des DMSMC 600 kann
mit dem Design des DMSMC 500 (5) insofern viele Ähnlichkeiten aufweisen als
es dem allgemeinen Aufbau eines generischen DMSMC 300 (3) folgt. Außerdem kann
der DMSMC 600 einen fakultativen unsymmetrischen Ausgangspuffer 625 aufweisen,
der ähnlich dem
DMSMC 500 ist. Außerdem
kann der unsymmetrische Wandler 605 wie der unsymmetrische
Wandler 505 (5)
einen Ausgangstransistor 624 aufweisen.
-
Gemäß einer
bevorzugten Ausführungsform der
vorliegenden Erfindung ist der Ausgangstransistor 624 ein
P-Kanal-MOSFET. Der Drain-Anschluss des Ausgangstransistors 624 kann
an den Ausgang des unsymmetrischen Wandlers gekoppelt sein, während sein
Source-Anschluss an eine Spannungsversorgung wie etwa VDD gekoppelt
sein kann. Der Ausgangstransistor 624 weist außerdem einen Gate-änschluss
auf, der an eine Referenzspannung wie etwa NREF gekoppelt sein kann,
die außerdem dazu
verwendet werden kann, eine Referenzspannung für Referenz stromquellen bereitzustellen,
die in anderen Teilen des unsymmetrischen Wandlers 605 verwendet
werden.
-
Der
Ausgangstransistor 624 kann auf die folgende Weise betrieben
werden. Wenn sich der unsymmetrische Wandler 605 im Standby-Zustand
befindet, schaltet die Referenzspannung NREF den Ausgangstransistor 624 durch,
was einen Pfad von der Spannungsversorgung zum Ausgang des unsymmetrischen
Wandlers 605 erzeugen kann. Der Pfad kann dann den Ausgang
des unsymmetrischen Wandlers 605 auf ein Spannungspotential
ziehen, das gleich dem der Spannungsversorgung oder einem logischen
Wert H ist. Wiederum weist der unsymmetrische Puffer 25 (oder
eine beliebige andere unsymmetrische Schaltung, die an den unsymmetrischen
Wandler 605 angeschlossen ist) ein definiertes Ausgangssignal
auf, und es fließt
kein (oder ein sehr kleiner) Strom, da kein Strompfad existieren
kann.
-
Wenngleich
die vorliegende Erfindung und ihre Vorteile ausführlich beschrieben worden sind, versteht
sich, dass daran verschiedene Änderungen, Substitutionen
und Abwandlungen vorgenommen werden können, ohne vom Gedanken und
Umfang der Erfindung abzuweichen, wie er durch die beigefügten Ansprüche definiert
wird.
-
Zudem
soll der Umfang der vorliegenden Erfindung nicht auf die besonderen
Ausführungsformen des
Prozesses, der Maschinen, der Herstellung, der materiellen Zusammensetzung,
der Mittel, Methoden und Schritte beschränkt sein, die in der Patentschrift beschrieben
sind. Wie der Durchschnittsfachmann anhand der Offenbarung der vorliegenden
Erfindung ohne weiteres erkennt, können gemäß der vorliegenden Erfindung
Prozesse, Maschinen, Herstellungsverfahren, materielle Zusammensetzungen,
Mittel, Methoden oder Schritte genutzt wer den, die gegenwärtig existieren
oder später
zu entwickeln sein werden und die im wesentlichen die gleiche Funktion
erfüllen
oder im wesentlichen zu dem gleichen Ergebnis führen wie die hier beschriebenen
entsprechenden Ausführungsformen.
Dementsprechend sollen die beigefügten Ansprüche in ihrem Umfang diese Prozesse,
Maschinen, Herstellungsverfahren, materiellen Zusammensetzungen,
Mittel, Methoden oder Schritte beinhalten.