DE60115593T2

DE60115593T2 - Referenzspannungserzeugungsschaltung

Info

Publication number: DE60115593T2
Application number: DE60115593T
Authority: DE
Inventors: Yoshitsugu Osaka-shi Inagaki; Koji Mishima-gun Oka
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp
Priority date: 2000-02-08
Filing date: 2001-02-07
Publication date: 2006-06-22
Anticipated expiration: 2021-02-08
Also published as: EP1237064B1; US20010011920A1; KR100644496B1; JP3399433B2; US6498528B2; DE60100318D1; EP1237064A1; EP1124170B1; KR20010078370A; JP2001222332A; EP1237063B1; EP1124170A1; DE60110363D1; DE60115593D1; DE60110363T2; US6806764B2; US20030076160A1; EP1237063A1; DE60100318T2

Description

HINTERGRUND DER ERFINDUNG
Die vorliegende Erfindung betrifft eine Referenzspannungs-Erzeugungsschaltung, die in integrierten Halbleiterschaltkreisen Anwendung findet und einen Anschaltabschnitt mit niedrigem Stromverbrauch zum Wiederanschalten eines Referenzspannungs-Erzeugungsabschnitts der Referenzspannungs-Erzeugungsschaltung aufweist.
Die Referenzspannungs-Erzeugungsschaltung ist eine wichtige Schaltung mit einer Vielzahl verschiedener Anwendungsmöglichkeiten. Auf dem Fachgebiet ist eine Referenzspannungs-Erzeugungsschaltung bekannt, die einen Referenzspannungs-Erzeugungsabschnitt zum Erzeugen einer Referenzspannung und einen Anschaltabschnitt zum Wiederanschalten des Referenzspannungs-Erzeugungsabschnitts aufweist. Mit einer derartigen Konfiguration ist es selbst dann, wenn der Referenzspannungs-Erzeugungsabschnitt beim Anlegen von Strom oder infolge des Einflusses, der durch eine Störung oder Ähnliches verursacht wird, versehentlich in den Aus-Zustand übergeht, möglich, den Referenzspannungs-Erzeugungsabschnitt wieder anzuschalten und eine normale Referenzspannung zu erzeugen.
Solange der Referenzspannungs-Erzeugungsabschnitt normal arbeitet, befindet sich der Anschaltabschnitt im Ruhezustand in Bereitschaft, anders ausgedrückt, braucht der Anschaltabschnitt nicht in Betrieb zu sein. Wenn allerdings kontinuierlich und stetig Strom im Anschaltabschnitt fließt, führt dies zu einem Problem, dass nämlich der Stromverbrauch stark zunimmt. In dem USA-Patent Nr. 5,969,549 ist eine Lösung für dieses Problem dargestellt.
ZUSAMMENFASSUNG DER ERFINDUNG
Dementsprechend besteht wie bei den oben erwähnten USA-Patenten eine Aufgabe der vorliegenden Erfindung darin, den Stromverbrauch einer Referenzspannungs-Erzeugungsschaltung zu reduzieren, indem nach dem Anschalten des Referenzspannungs-Erzeugungsabschnitts der im Anschaltabschnitt fließende stationäre Strom verringert wird.
Um diese Aufgabe zu lösen, verwendet die vorliegende Erfindung die folgenden Anschaltabschnitts-Konfigurationen für Referenzspannungs-Erzeugungsschaltungen mit einem Referenzspannungs-Erzeugungsabschnitt, der eine Stromspiegelschaltung aufweist und so ausgeführt ist, dass er eine Referenzspannung erzeugt, und einem Anschaltabschnitt zum Wiederanschalten des Referenzspannungs-Erzeugungsabschnitts.
Eine erste Referenzspannungs-Erzeugungsschaltung entsprechend einem Beispiel, das zum besseren Verständnis der Erfindung angeführt wird, weist einen Anschaltabschnitt auf, wobei der Anschaltabschnitt enthält: einen Eingangstransistor, der so ausgeführt ist, dass er an seinem Gate eine Spannung an einem Knoten empfängt, die mit dem Betrag eines Stroms variiert, der in einem Zweig der Stromspiegelschaltung in dem Referenzspannungs-Erzeugungsabschnitt fließt, einen Inverter, der eine Drain-Spannung des Eingangstransistors umkehrt, einen Ausgangstransistor, der dem Referenzspannungs-Erzeugungsabschnitt einen Anschaltstrom zuführt, um den Referenzspannungs-Erzeugungsabschnitt in Reaktion auf eine Ausgangsspannung von dem Inverter wieder anzuschalten, und einen Strombegrenzungstransistor, der in Serie an den Eingangstransistor angeschlossen ist, um nach Abschluss des Wiederanschaltens des Referenzspannungs-Erzeugungsabschnitts von dem Referenzspannungs-Erzeugungsabschnitt eine verringerte Gate-Quellenspannung zu empfangen und den Fluss eines Stroms in dem Eingangstransistor zu begrenzen.
Eine zweite Referenzspannungs-Erzeugungsschaltung gemäß einem Beispiel, das zum besseren Verständnis der Erfindung angeführt wird, weist einen Anschaltabschnitt auf, wobei der Anschaltabschnitt enthält: Transistoren mit einer ersten und einer zweiten Polarität, die an ihrem jeweiligen Gate eine Spannung an einem Knoten empfangen, die mit dem Betrag eines Stroms variiert, der in einem Zweig der Stromspiegelschaltung in dem Referenzspannungs-Erzeugungsabschnitt fließt, und die über ihre Drains miteinander verbunden sind, sowie einen Ausgangstransistor zum Erhöhen einer Gate-Quellenspannung, die beide den Stromspiegel bildenden Transistoren gemeinsam haben, um als Reaktion auf eine Spannung, die den Drains dieser Eingangstransistoren mit der ersten und der zweiten Polarität gemeinsam ist, den Referenzspannungs-Erzeugungsabschnitt wieder anzuschalten.
Eine dritte Referenzspannungs-Erzeugungsschaltung gemäß einem Beispiel, das zum besseren Verständnis der Erfindung angeführt wird, umfasst einen Anschaltabschnitt, wobei der Anschaltabschnitt einen Eingangstransistor enthält, der so ausgeführt ist, dass er an seinem Gate eine Spannung an einem Knoten empfängt, die mit dem Betrag eines Stroms variiert, der in einem Zweig der Stromspiegelschaltung in dem Referenzspannungs-Erzeugungsabschnitt fließt, einen Inverter, der eine Drain-Spannung des Eingangstransistors umkehrt, einen Ausgangstransistor, der dem Referenzspannungs- Erzeugungsabschnitt einen Anschaltstrom zuführt, um den Referenzspannungs-Erzeugungsabschnitt in Reaktion auf eine Ausgangsspannung von dem Inverter wieder anzuschalten, einen Schalter, der in Serie an den Eingangstransistor angeschlossen ist und nach Abschluss des Wiederanschaltens des Referenzspannungs-Erzeugungsabschnitts einen Stromfluss in dem Eingangstransistor trennt, und einen Steuertransistor, der an seinem Gate die gleiche Spannung wie eine Spannung empfängt, die an dem Eingangstransistor-Gate empfangen worden ist, um eine Eingangsspannung des Inverters zu verschieben und nach Abschluss des Wiederanschaltens des Referenzspannungs-Erzeugungsschnitts den Anschaltstrom zu unterbrechen.
Eine vierte Referenzspannungs-Erzeugungsschaltung gemäß einem Beispiel, das zum besseren Verständnis der Erfindung angeführt wird, umfasst einen Anschaltabschnitt, wobei der Anschaltabschnitt enthält: einen Eingangstransistor, der so ausgeführt ist, dass er an seinem Gate eine Spannung an einem Knoten empfängt, die mit dem Betrag eines Stroms variiert, der in einem Zweig der Stromspiegelschaltung in dem Referenzspannungs-Erzeugungsabschnitt fließt, einen Inverter, der eine Drain-Spannung des Eingangstransistors umkehrt, einen Ausgangstransistor, der dem Referenzspannungs-Erzeugungsabschnitt einen Anschaltstrom zuführt, um den Referenzspannungs-Erzeugungsabschnitt in Reaktion auf eine Ausgangsspannung von dem Inverter wieder anzuschalten, einen ersten Schalter, der nach Abschluss des Wiederanschaltens des Referenzspannungs-Erzeugungsabschnitts das Eingangstransistor-Gate von dem Knoten in dem Referenzspannungs-Erzeugungsabschnitt trennt, einen ersten Steuertransistor, der an seinem Gate die gleiche Spannung wie eine Spannung empfängt, die an dem Eingangstransistor-Gate empfangen worden ist, um die Eingangstransistor-Gatespannung zu verschieben und nach Abschluss des Wiederanschaltens des Referenzspannungs-Erzeugungsabschnitts den Fluss eines Stroms in dem Eingangstransistor zu unterbrechen, einen zweiten Schalter, der nach Abschluss des Wiederanschaltens des Referenzspannungs-Erzeugungsabschnitts einen Eingang des Inverters von einem Drain des Eingangstransistors trennt, und einen zweiten Steuertransistor, der an seinem Gate die gleiche Spannung wie eine Spannung empfängt, die an dem Eingangstransistor-Gate empfangen worden ist, um eine Eingangsspannung des Inverters zu verschieben und nach Abschluss des Wiederanschaltens des Referenzspannungs-Erzeugungsabschnitts den Anschaltstrom zu unterbrechen, der von dem Ausgangstransistor zugeführt worden ist.
Eine fünfte Referenzspannungs-Erzeugungsschaltung als eine Ausführungsform der Erfindung umfasst einen Anschaltabschnitt, wobei der Anschaltabschnitt einen Transistor enthält, der an seinem Gate eine Spannung an einem Knoten empfängt, die mit dem Betrag eines Stroms variiert, der in einem Zweig der Stromspiegelschaltung in dem Referenzspannungs-Erzeugungsabschnitt fließt, und der dem Referenzspannungs-Erzeugungsabschnitt einen Anschaltstrom zuführt, um den Referenzspannungs-Erzeugungsabschnitt in Reaktion auf die Spannung wieder anzuschalten. Zudem wird eine Spannung, die niedriger ist als die Spannung der Stromversorgung des Referenzspannungs-Erzeugungsabschnitts an eine Quelle des Transistors angelegt.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist ein Schaltbild einer Referenzspannungs-Erzeugungsschaltung gemäß einem ersten Beispiel, das zum besseren Verständnis der Erfindung angeführt ist.
2 ist ein Schaltbild einer Referenzspannungs-Erzeugungsschaltung gemäß einem zweiten Beispiel, das zum besseren Verständnis der Erfindung angeführt ist.
3 ist ein Schaltbild einer Referenzspannungs-Erzeugungsschaltung gemäß einem dritten Beispiel, das zum besseren Verständnis der Erfindung angeführt ist.
4 ist ein Schaltbild einer Referenzspannungs-Erzeugungsschaltung gemäß einem vierten Beispiel, das zum besseren Verständnis der Erfindung angeführt ist.
5 ist ein Schaltbild einer Referenzspannungs-Erzeugungsschaltung gemäß einer Ausführungsform der Erfindung.
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
Anhand der Zeichnungen werden nachstehend Beispiele, die zum besseren Verständnis angeführt sind, und eine Ausführungsform der Erfindung beschrieben.
BEISPIEL 1
Aus 1 geht hervor, dass eine Referenzspannungs-Erzeugungsschaltung eines ersten Beispiels, das zum besseren Verständnis der Erfindung angeführt ist, aus einem Anschaltabschnitt 10 und einem Referenzspannungs-Erzeugungsabschnitt 20 besteht.
Der Referenzspannungs-Erzeugungsabschnitt 20 umfasst zwei PMOS-Transistoren 21 und 22, zwei NMOS-Transistoren 23 und 24 und einen Widerstand 25. Das Gate und der Drain des PMOS-Transistors 21 sind an einen Ausgangsanschluss für eine Referenzspannung VREF angeschlossen, und die Quelle des PMOS-Transistors 21 ist an eine Stromversorgung VDD angeschlossen. Das Gate, der Drain und die Quelle des PMOS-Transistors 22 sind an den VREF-Ausgangsanschluss, einen Knoten NC bzw. die Stromversorgung VDD angeschlossen. Zusammen bilden die PMOS-Transistoren 21 und 22 einen Stromspiegel. Das Gate, der Drain und die Quelle des NMOS-Transistors 23 sind an den Knoten NC, den VREF-Ausgangsanschluss bzw. einen Knoten NA angeschlossen. Das Gate, der Drain und die Quelle des NMOS-Transistors 24 sind an den Knoten NA, den Knoten NC bzw. eine Stromversorgung VSS (Grundstromversorgung) angeschlossen. Der Widerstand 25 ist zwischen dem Knoten NA und der Stromversorgung VSS angeschlossen.
Der Anschaltabschnitt 10 besteht aus einem NMOS-Transistor 11, zwei PMOS-Transistoren 12 und 15, einem Widerstand 13 und einem Inverter 14. Das Gate, der Drain und die Quelle des NMOS-Transistors 11 sind an den Knoten NA, einen Knoten NB bzw. die Stromversorgung VSS angeschlossen. Das Gate und der Drain des PMOS-Transistors 12 sind an den Knoten NC bzw. an den Knoten NB angeschlossen und die Quelle des PMOS-Transistors ist über den Widerstand 13 an die Stromversorgung VDD angeschlossen. Mit dem Inverter 14 wird eine Spannung am Knoten NB umgekehrt. Das Gate, der Drain und die Quelle des PMOS-Transistors 15 sind an einen Ausgang des Inverters 14, den Knoten NC bzw. die Stromversorgung VDD angeschlossen.
Nachstehend wird die Funktionsweise der vorliegenden Referenzspannungs-Erzeugungsschaltung beschrieben. Wenn Strom anliegt, fließt zuerst in dem Referenzspannungs-Erzeugungsabschnitt 20 ein Strom I1 in einer Serienschaltung des PMOS-Transistors 22 und des NMOS-Transistors 24, und es wird die Gate-Quellenspannung (Vgs) des NMOS-Transistors 24 ermittelt. Darüber hinaus fließt ein Strom I2 in einer Serienschaltung des PMOS-Transistors 21, des NMOS-Transistors 23 und des Widerstands 25, und es wird eine Spannung (I2 × R) am Widerstand 25 erzeugt. Diese Spannungen, d. h. Vgs und I2 × R werden zusammengeführt, wodurch zwei Spannungsabgleichpunkte entstehen. Einer ist ein Grundspannungs-Abgleichpunkt und der andere ein Abgleichpunkt für die normale VREF. Wenn die Referenzspannung VREF zur Grundspannung wird, fließt kein Strom in dem Referenzspannungs-Erzeugungsabschnitt. Dadurch hält der Referenzspannungs-Erzeugungsabschnitt 20 den Betrieb an. Dann muss der Anschaltabschnitt 10 für den Referenzspannungs-Erzeugungsabschnitt wieder in seinen normalen Zustand zurückkehren.
Wenn sich der Referenzspannungs-Erzeugungsabschnitt 20 im anormalen Betriebszustand befindet, funktioniert der Anschaltabschnitt 10 so, dass der Referenzspannungs-Erzeugungsabschnitt 20 wieder in seinen normalen Betriebszustand zurückkehren kann. Nachdem Energie zugeführt wurde, fließt im anormalen Zustand kein Strom im Referenzspannungs-Erzeugungsabschnitt 20, wodurch sich Knoten NA auf der Seite eines Endes des Widerstands 25 der Grundspannung nähert. Weiterhin verringert sich die Ga te-Quellenspannung des NMOS-Transistors 24, sodass kein Strom im NMOS-Transistor 24 fließt. Zu diesem Zeitpunkt ist die Spannung von Knoten NA ebenfalls die Gate-Spannung des NMOS-Transistors 11, sodass der NMOS-Transistor 11 auch dazu neigt, in den abgeschalteten Zustand einzutreten. Im Ergebnis dessen nimmt die Spannung des Knotens NB zu und die Ausgangsspannung des Inverters 14 ab. Daher steigt die Gate-Quellenspannung des PMOS-Transistors 15 an, wodurch der PMOS-Transistor 15 in den leitenden Zustand versetzt wird und ein Strom in dem PMOS-Transistor 15 zu fließen beginnt. Dies erzeugt eine Gate-Quellenspannung für den NMOS-Transistor 23, und es beginnt ein Strom auch in dem Referenzspannungs-Erzeugungsabschnitt 20 zu fließen. In diesem Zustand arbeitet der Referenzspannungs-Erzeugungsabschnitt 20 normal, weshalb der Anschaltabschnitt 10 im Ruhezustand in Bereitschaft ist. Zu diesem Zeitpunkt ist das Gate des PMOS-Transistors 12 des Anschaltabschnitts 10 an den Knoten NC angeschlossen und der Spannungswert von Knoten NC steigt, sodass die Gate-Quellenspannung des PMOS-Transistors 12 abnimmt. Dadurch sinkt der Ein-Widerstand des PMOS-Transistors 12, wodurch der Stromfluss im NMOS-Transistor 11 begrenzt wird. Demzufolge wird es durch das vorliegende Beispiel ermöglicht, den Strom des Anschaltabschnitts 10, wenn sich dieser im Ruhezustand in Bereitschaft befindet, zu verringern, wodurch sich Referenzspannungs-Erzeugungsschaltungen mit geringem Stromverbrauch realisieren lassen.
BEISPIEL 2
Ausgehend von 2 wird nun ein zweites Beispiel zum besseren Verständnis der Erfindung beschrieben. 2 ist ein Schaltbild, das eine Konfiguration einer Referenzspannungs-Erzeugungsschaltung gemäß dem zweiten Beispiel zeigt. Das vorliegende Beispiel ist dadurch gekennzeichnet, dass es eine andere Konfiguration des Anschaltabschnitts aufweist als das erste Beispiel. Das heißt, der Anschaltabschnitt 30 nach dem vorliegenden Beispiel besteht aus zwei NMOS-Transistoren 31 und 33, einem Widerstand 32 und einem PMOS-Transistor 34. Wie bei dem ersten Beispiel besteht der Referenzspannungs-Erzeugungsabschnitt 40 gemäß dem vorliegenden Beispiel aus zwei PMOS-Transistoren 41 und 42, zwei NMOS-Transistoren 43 und 44 und einem Widerstand 45.
Wenn ein anormaler abgeglichener Zustand nach dem Zuführen von Energie eintritt, nimmt der Stromwert des Referenzspannungs-Erzeugungsabschnitts 40 wie bei dem ersten Beispiel ab, wodurch die Gate-Spannung des NMOS-Transistors 44 abfällt. Da das Gate des NMOS-Transistors 44 dem NMOS-Transistor 31 und dem PMOS- Transistor 34 gemeinsam ist, sinkt der Stromwert des NMOS-Transistors 31 und der Stromwert des PMOS-Transistors 34 nimmt zu. Dementsprechend wächst die Gate-Spannung des NMOS-Transistors 33 allmählich, der NMOS-Transistor 33 tritt in den Ein-Zustand ein und führt dazu, dass ein Strom zu fließen beginnt. Der Drain des NMOS-Transistors 33 ist an die Gates der PMOS-Transistoren 41 und 42 angeschlossen, die gemeinsam einen Stromspiegel des Referenzspannungs-Erzeugungsabschnitts 40 bilden, was zur Folge hat, dass deren Gate-Spannung abfällt. Dadurch werden die PMOS-Transistoren 41 und 42 eingeschaltet, woraufhin auch der Referenzspannungs-Erzeugungsabschnitt 40 eingeschaltet wird, sodass die Referenzspannung VREF normal erzeugt werden kann. Wenn sich andererseits der Anschaltabschnitt 30 im Ruhezustand in Bereitschaft befindet, steigt die Gate-Spannung des NMOS-Transistors 31 so weit an, dass der Ein-Zustand erreicht wird und im Ergebnis dessen die Gate-Spannung des NMOS-Transistors 33 abfällt und der NMOS-Transistor 33 in den abgeschalteten Zustand eintritt. Weiterhin nimmt auch die Gate-Spannung des PMOS-Transistors 34 zu und sein Ein-Widerstand wächst, wodurch es ermöglicht wird, dass der in dem NMOS-Transistor 31 fließende Strom begrenzt wird. Dementsprechend ermöglicht es das vorliegende Beispiel, den Strom des Anschaltabschnitts 30, wenn sich dieser im Ruhezustand in Bereitschaft findet, zu senken, wodurch sich Referenzspannungs-Erzeugungsschaltungen mit geringem Stromverbrauch realisieren lassen.
BEISPIEL 3
Auf der Grundlage von 3 wird nachstehend ein drittes Beispiel zum besseren Verständnis der Erfindung beschrieben. Bei 3 handelt es sich um ein Schaltbild einer Konfiguration einer Referenzspannungs-Erzeugungsschaltung gemäß dem dritten Beispiel. Das vorliegende Beispiel ist dadurch gekennzeichnet, dass es einen anderen Aufbau des Anschaltabschnittes als beim zweiten Beispiel aufweist. Das heißt, der Anschaltabschnitt 50 des vorliegenden Beispiels besteht aus einem Schalter 51, zwei NMOS-Transistoren 52 und 56, einem Widerstand 53, einem Inverter 54 und einem PMOS-Transistor 55. Wie beim zweiten Beispiel besteht der Referenzspannungs-Erzeugungsabschnitt 60 des vorliegenden Beispiels aus zwei PMOS-Transistoren 61 und 62, zwei NMOS-Transistoren 63 und 64 und einem Widerstand 65.
Wenn nach dem Zuführen von Energie ein anormal abgeglichener Zustand einsetzt, wird beim vorliegenden Beispiel wie auch schon beim zweiten Beispiel der Stromwert des Referenzspannungs-Erzeugungsabschnitts 60 geringer, wodurch die Gate-Spannung des NMOS-Transistors 64 abfällt. Die Gate-Spannung des NMOS-Transistors 52 nähert sich der Grundspannung und der NMOS-Transistor 52 tritt in den abgeschalteten Zustand ein, da Schalter 51 geschlossen ist. In diesem Fall ist die Drain-Spannung des NMOS-Transistors 52 an einen Eingang des Inverters 54 angeschlossen, weshalb die Gate-Spannung des PMOS-Transistors 55 abfällt und dazu führt, dass PMOS-Transistor 55 in den leitenden Zustand eintritt und ein Strom im PMOS-Transistor 55 zu fließen beginnt. Dies führt zur Erhöhung der Gate-Spannung des NMOS-Transistors 63, wodurch Strom in dem Referenzspannungs-Erzeugungsabschnitt 60 zu fließen beginnt. In einem solchen Zustand wird die Referenzspannung VREF in dem Referenzspannungs-Erzeugungsabschnitt 60 normal erzeugt, weshalb der Anschaltabschnitt 50 im Ruhezustand in Bereitschaft versetzt wird. Zu diesem Zeitpunkt ist der Schalter 51 offen und der Strom des Anschaltabschnitts 50 vollständig abgeschaltet. Darüber hinaus wird der NMOS-Transistor 56 in den leitenden Zustand versetzt, weshalb die Eingangsspannung des Inverters 54 sich der Grundspannung nähert und der PMOS-Transistor 55 in den abgeschalteten Zustand eintritt. Dementsprechend wird es durch das vorliegende Beispiel ermöglicht, den Strom des Anschaltabschnitts 50, wenn sich dieser im Ruhezustand in Bereitschaft befindet, reduziert, wodurch sich Referenzspannungs-Erzeugungsschaltungen mit niedrigem Stromverbrauch realisieren lassen.
BEISPIEL 4
Ausgehend von 4 wird nachstehend ein viertes Beispiel zum besseren Verständnis der Erfindung beschrieben. Bei 4 handelt es sich um ein Schaltbild, das den Aufbau einer Referenzspannungs-Erzeugungsschaltung gemäß dem vierten Beispiel darstellt. Das vorliegende Beispiel ist dadurch gekennzeichnet, dass es einen anderen Aufbau des Anschaltabschnitts als beim dritten Beispiel aufweist. Das heißt, ein Anschaltabschnitt 70 nach dem vorliegenden Beispiel besteht aus drei NMOS-Transistoren 71, 72 und 76, einem Widerstand 73, einem Inverter 74, einem PMOS-Transistor 75 und zwei Schaltern 77 und 78. Wie das dritte Beispiel hat ein Referenzspannungs-Erzeugungsabschnitt 80 des vorliegenden Beispiels eine Konfiguration, die aus zwei PMOS-Transistoren 81 und 82, zwei NMOS-Transistoren 83 und 84 und einem Widerstand 85 besteht.
Wenn ein anormaler abgeglichener Zustand eintritt, nimmt beim vorliegenden Beispiel genauso wie beim dritten Beispiel der Stromwert des Referenzspannungs-Erzeugungsabschnitts 80 ab, wodurch die Gate-Spannung des NMOS-Transistors 84 abfällt. Zu diesem Zeitpunkt treten der Schalter 78 sowie die NMOS-Transistoren 72 und 76 in den abgeschalteten Zustand ein, da das Gate von jedem NMOS-Transistor 72 und 76 dem NMOS-Transistor 84 gemeinsam ist. Hierbei ist auch der Schalter 77 geschlossen und es fließt kein Strom in dem NMOS-Transistor 71, und der PMOS-Transistor 75 tritt in den leitenden Zustand ein. Dies bewirkt, dass ein Strom in dem PMOS-Transistor 75 zu fließen beginnt. Aus diesem Grund nimmt die Gate-Spannung des NMOS-Transistors 83 zu und es beginnt ein Strom in dem Referenzspannungs-Erzeugungsabschnitt 80 zu fließen. In diesem Zustand befindet sich der Anschaltabschnitt 70 in Bereitschaft. Zu diesem Zeitpunkt öffnen sich im Anschaltabschnitt 70 die Schalter 77 und 78 und die NMOS-Transistoren 72 und 76 treten in den leitenden Zustand ein. Dadurch nähert sich die Gate-Spannung des NMOS-Transistors 71 der Grundspannung an, und der NMOS-Transistor 71 wird abgeschaltet. Des Weiteren wird zu diesem Zeitpunkt die Eingangsspannung des Inverters 74 auch die Grundspannung, wodurch der PMOS-Transistor 75 in den abgeschalteten Zustand versetzt wird. Dementsprechend wird es durch das vorliegende Beispiel möglich, den Strom im Anschaltabschnitt 70 zu verringern, wenn sich der Anschaltabschnitt 70 in Bereitschaft befindet, wodurch die Herstellung von Referenzspannungs-Erzeugungsschaltungen mit niedrigem Stromverbrauch realisierbar ist.
AUSFÜHRUNGSFORM
Ausgehend von 5 wird nun eine Ausführungsform der Erfindung beschrieben. Bei 5 handelt es sich um ein Schaltbild, das den Aufbau einer Referenzspannungs-Erzeugungsschaltung gemäß der Ausführungsform darstellt. Die Ausführungsform ist wie folgt gekennzeichnet: Der Anschaltabschnitt 90 der Ausführungsform wird lediglich von einem PMOS-Transistor 91 gebildet, und die Quelle des PMOS-Transistors 91 ist an eine Stromversorgung VDDD angeschlossen, die im Unterschied zu der Stromversorgung VDD eines Referenzspannungs-Erzeugungsabschnitts 100 eine ausreichend niedrige Spannung aufweist. Genau wie das vierte Beispiel besteht der Referenzspannungs-Erzeugungsabschnitt 100 aus zwei PMOS-Transistoren 101 und 102, zwei NMOS-Transistoren 103 und 104 und einem Widerstand 105.
Wie bei dem vierten Beispiel verringert sich auch bei der vorliegenden der Ausführungsform beim Einsetzen eines anormalen abgeglichenen Zustands der Stromwert des Referenzspannungs-Erzeugungsabschnitts 100, in dessen Ergebnis die Gate-Spannung des NMOS-Transistors 104 abfällt. Zu diesem Zeitpunkt tritt der PMOS-Transistor 91 in den leitenden Zustand ein, da das Gate des PMOS-Transistors 91 ebenfalls für den NMOS-Transistor 104 fungiert, wodurch bewirkt wird, dass ein Strom in dem PMOS-Transistor 91 zu fließen beginnt. Dies erhöht die Gate-Spannung des NMOS-Transistors 103, sodass ein Strom in dem Referenzspannungs-Erzeugungsabschnitt 100 zu fließen beginnt.
In diesem Zustand befindet sich der Anschaltabschnitt 90 in Bereitschaft. Jetzt nimmt die Gate-Spannung des PMOS-Transistors 91 zu. Darüber hinaus ist es möglich, dass der PMOS-Transistor 91 zufrieden stellend in den Abschaltzustand eintreten kann, da die Quelle des PMOS-Transistors 91 an die Spannung VDDD angeschlossen ist, die ausreichend niedriger ist als die Spannung VDD der Stromversorgung des Referenzspannungs-Erzeugungsabschnitts 100. Dementsprechend wird es durch die vorliegende Ausführungsform ermöglicht, den Strom des Anschaltabschnitts 90 zu reduzieren, wenn sich dieser in Bereitschaft befindet, wodurch die Herstellung von Referenzspannungs-Erzeugungsschaltungen mit niedrigem Stromverbrauch realisierbar wird.

Claims

Referenzspannungs-Erzeugungsschaltung, die umfasst: einen Referenzspannungs-Erzeugungsabschnitt (100), der eine Stromspiegelschaltung aufweist und so ausgeführt ist, dass er eine Referenzspannung erzeugt; und einen Anschaltabschnitt (90) zum Wiederanschalten des Referenzspannungs-Erzeugungsabschnitts; wobei der Anschaltabschnitt enthält: einen Transistor (91), der an seinem Gate eine Spannung an einem Knoten empfängt, die mit der Größe eines Stroms variiert, der in einem Zweig der Stromspiegelschaltung in dem Referenzspannungs-Erzeugungsabschnitt fließt; wobei der Transistor (91) dem Referenzspannungs-Erzeugungsabschnitt einen Anschaltstrom zuführt, um den Referenzspannungs-Erzeugungsabschnitt als Reaktion auf die Spannung wieder anzuschalten; und wobei eine Spannung, die niedriger als eine Stromzufuhrspannung des Referenzspannungs-Erzeugungsabschnitts (100) ist, an eine Quelle des Transistors angelegt wird.