JP2011118532A - 定電流回路 - Google Patents

定電流回路 Download PDF

Info

Publication number
JP2011118532A
JP2011118532A JP2009273646A JP2009273646A JP2011118532A JP 2011118532 A JP2011118532 A JP 2011118532A JP 2009273646 A JP2009273646 A JP 2009273646A JP 2009273646 A JP2009273646 A JP 2009273646A JP 2011118532 A JP2011118532 A JP 2011118532A
Authority
JP
Japan
Prior art keywords
transistor
gate
constant current
drain
current circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009273646A
Other languages
English (en)
Inventor
Tomoo Hikichi
友生 挽地
Minoru Ariyama
稔 有山
Daisuke Muraoka
大介 村岡
Manabu Fujimura
学 藤村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2009273646A priority Critical patent/JP2011118532A/ja
Priority to TW099140559A priority patent/TWI495978B/zh
Priority to KR1020100120546A priority patent/KR101740053B1/ko
Priority to US12/956,518 priority patent/US8476891B2/en
Priority to CN201010587464.9A priority patent/CN102096430B/zh
Publication of JP2011118532A publication Critical patent/JP2011118532A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

【課題】電源起動時に起動・零安定を繰り返して発振状態になることを防ぎ、低消費電流で動作可能な定電流回路を提供する。
【解決手段】電源起動時、ノードAが起動状態に到達するまでの期間、ノードBへの励起電流の供給を継続することによって、起動・零安定を繰り返すことなく、定電流回路を短時間で確実に起動させる。
【選択図】図1

Description

本発明は、半導体集積回路のチップ上に形成される定電流回路に関し、特に、電源投入時に発振を防止する起動手段を備えた定電流回路に関する。
定電流回路は、様々な電子機器の回路の電流供給源として用いられている。定電流回路の機能は、電源端子の電源変動によらず出力端子に一定の電流を出力することであり、低消費電流動作も重要である。
図4に、従来の定電流回路の回路図を示す。従来の定電流回路の回路図は、定電流回路部410と判別回路部411とで構成されている。定電流回路の出力が判別回路411のPchトランジスタ407のゲートに接続されており、判別回路部411の出力が定電流回路410のNchトランジスタ406のゲートに接続されている。
次に動作について説明する。
電源投入直後には、定電流回路部410の出力端子422の電位はゼロであり、電源電圧130が上昇するにつれて上昇する。出力端子422の電圧と電源電圧130との差がPchトランジスタ407のしきい値電圧以下であると、Pchトランジスタ407はオフ状態になる。このときノードCの電位はゼロとなるので、インバータ408の出力端子の電位はハイとなる。このため、Nchトランジスタ406はオン状態になり、出力端子422の電位はゼロとなる。そして、定電流回路部410のPchトランジスタ401、Pchトランジスタ402のゲート電位がゼロとなったことから、ノードA、ノードBへ電流I1、I2が励起される(電流励起動作と称する)。これと同時にPchトランジスタ407のゲート電位が下がったことから、ノードCと負荷抵抗409に電流が流れる。このとき、ノードCの電位がインバータ408の論理しきい値をうわまわる様に決めておくと、インバータ408の出力端子の電位は反転しゼロとなるので、Nchトランジスタ406はオフ状態となる。
ここで、もし、励起電流I1、I2で定電流回路部410が動作しなければノードBの電位が上昇しその結果Pchトランジスタ407がオフするので、判別回路部411は前述の電流励起動作へ移行し、定電流回路部410に再び電流I1、I2が励起される。
この様に定電流回路部410が動作するまで、判別回路部411により電流I1、I2が何回でも励起され、回路は確実に起動され、「定電流状態」に移行する。
これまでの説明は、判別回路部411で、Pchトランジスタ407のオン・オフを起動用信号に変換するための手段として抵抗409 を用いた例について行なったが、この抵抗409 を、デプレッション型のNchトランジスタで構成することもできる。すなわち、このデプレッション型Nchトランジスタのドレイン電極を判別回路部411のノードCに接続し、ゲート電極とソース電極とを共通にして接地電位131に接続する。この接続により、このデプレッション型Nchトランジスタはゲートバイアス電圧が常にゼロのデプレッション型Nchトランジスタとして動作することになるので、良く知られているように、高抵抗値を必要とする回路における抵抗体の面積縮小に効果をもたらす。
特開平7−106869号公報
しかしながら、従来技術ではノードBにて定電流回路部410の起動状態をモニタし、ノードBへ起動用の励起電流を供給する。もし、定電流回路部410のノードAが起動状態に移行する前に励起電流の供給が終了すると、回路の起動が行われず、再び零安定状態へと戻り、起動・零安定を繰り返して発振状態となる可能性がある。また、起動後に判別回路部411には常時電流が流れ続けるため低消費電流化に適さない。
従来の課題を解決するために、本発明の定電流回路では以下のような構成とした。
ソースが第一の電源に接続された第一のトランジスタと、ドレインおよびゲートがそれぞれ前記第一のトランジスタのドレインに接続され、ソースが第二の電源に接続された第二のトランジスタと、ソースが前記第一の電源に接続され、ドレインおよびゲートが前記第一のトランジスタのゲートに接続された第三のトランジスタと、ソースが第一の抵抗に接続され、ゲートが前記第二のトランジスタのゲートおよびドレインに接続され、ドレインが前記第三のトランジスタのゲートおよびドレインに接続された第四のトランジスタと、一方を前記第四のトランジスタのソースに接続され、もう一方を前記第二の電源に接続された前記第一の抵抗と、を備える定電流回路部と、ゲートが前記第二のトランジスタのゲートに接続された第五および第六のトランジスタと、ゲートが前記第五と前記第六のトランジスタのドレインに接続され、ドレインが前記第三のトランジスタのゲートに接続され、ソースが前記第二の電源回路に接続された第七のトランジスタと、を備える起動回路と、を備えることを特徴とする定電流回路。
本発明の定電流回路によれば、ノードAが起動状態に到達するまでの期間、ノードBへの励起電流の供給を継続することによって、起動・零安定を繰り返すことなく、定電流回路を短時間で確実に起動させるという効果がある。
さらに、ノードAの電位が電源変動等の外乱によって判別回路の閾値を下回った時、再度励起電流を供給し、定電流回路を再起動して零安定状態へ移行することを防止するという効果がある。
また、判別回路はインバータ構成であるため、起動前後において定常電流が流れ続けることはなく、低消費電流動作に最適である、という効果がある。
第一の実施形態の定電流回路の回路図である。 第二の実施形態の定電流回路の回路図である。 第三の実施形態の定電流回路の回路図である。 従来の定電流回路の回路図である。 第四の実施形態の定電流回路の回路図である。
以下に、本発明を実施するための形態について図面を参照して説明する。
図1は、本実施形態の定電流回路の回路図である。
本実施形態の定電流回路は、定電流回路部110と、起動回路部111とを備えている。
定電流回路部110は、Pchトランジスタ101と、Pchトランジスタ102とNchトランジスタ103とNchトランジスタ104と抵抗108とを備えている。Pchトランジスタ101は、ソースは電源端子130に接続され、ドレインはNchトランジスタ103のドレインに接続され、ゲートはPchトランジスタ102のゲートに接続される。Pchトランジスタ102は、ソースは電源端子130に接続され、ドレインはゲートおよびNchトランジスタ104のドレインに接続される。Nchトランジスタ103は、ソースはグラウンド端子131に接続され、ドレインはゲートおよびNchトランジスタ104のゲートに接続される。Nchトランジスタ104は、ソースは抵抗108に接続される。抵抗108は、一方はNchトランジスタ104のソースに接続され、もう一方はグラウンド端子131に接続される。
起動回路部111は、Pchトランジスタ105と、Nchトランジスタ106とNchトランジスタ107とを備えている。Pchトランジスタ105は、ソースは電源端子130に接続され、ドレインはNchトランジスタ106のドレインおよびNchトランジスタ107のゲートに接続され、ゲートはNchトランジスタ103のゲートおよびNchトランジスタ106のゲートに接続される。Nchトランジスタ106は、ソースはグラウンド端子131に接続される。Nchトランジスタ107は、ソースはグラウンド端子131に接続され、ドレインはPchトランジスタ102のゲートに接続される。
次に動作について説明する。
Nchトランジスタ106は、Nchトランジスタ103、Nchトランジスタ104よりも閾値の低いトランジスタを用いている。
電源起動後、ノードAの電位がNchトランジスタ106の閾値より低い時、起動回路部111のPchトランジスタ105とNchトランジスタ106は定電流回路部110が起動状態にないと判断し、Nchトランジスタ107へと起動信号を出力する。そして、Nchトランジスタ107はPchトランジスタ102から励起電流を引き抜く。Pchトランジスタ101、Pchトランジスタ102はカレントミラーを構成しているため、Pchトランジスタ101へ励起電流を発生させる。Pchトランジスタ101による励起電流はノードAの対地寄生容量を充電し、Nchトランジスタ103、Nchトランジスタ104をオンさせる。ここで、Nchトランジスタ103、Nchトランジスタ104のゲート電位がNchトランジスタ106、Pchトランジスタ105から構成されるインバータの閾値を越えると、インバータの出力はハイレベルからローレベルへと反転し、Nchトランジスタ107は遮断領域動作へ移行し、励起電流の供給が終了する。この時点でPchトランジスタ101と、Pchトランジスタ102とNchトランジスタ103とNchトランジスタ104には十分な電流が流れており、定電流回路部は確実に定常状態へと移行する。
定電流回路部が定常状態へ移行後、ノードAの電位が電源変動やノイズ等の外乱によって起動回路部のインバータの閾値を下回った時、再度励起電流を供給し定電流回路を再起動して確実に定常状態へ移行する
起動回路部はインバータ構成であるため、起動前後において定常電流が流れ続けることはなく、低消費電流動作を行うことができる。
以上記載したように、本実施形態の定電流回路は、ノードAが起動状態に到達するまでの期間、ノードBへの励起電流の供給を継続することによって、起動・零安定を繰り返すことなく、定電流回路を短時間で確実に起動させることが可能となる。
さらに、ノードAの電位が電源変動等の外乱によって判別回路の閾値を下回った時、再度励起電流を供給し、定電流回路を再起動して零安定状態へ移行することを防止するという効果がある。
また、判別回路はインバータ構成であるため、起動前後において定常電流が流れ続けることはなく、低消費電流動作に最適であるという効果がある。
図2は、第二の実施形態の定電流回路の回路図である。
図1との違いはNchトランジスタ201とPchトランジスタ105の間に抵抗202を挿入し、Nchトランジスタ201の閾値をNchトランジスタ103、Nchトランジスタ104と同じにした点である。
抵抗202は、一方はPchトランジスタ105のドレインに接続され、もう一方はNchトランジスタ201のドレインとNchトランジスタ107のゲートに接続される。
次に第二の実施形態の定電流回路の動作について説明する。
製造プロセス上の制約等によってNchトランジスタ201にNchトランジスタ103、Nchトランジスタ104と異なる閾値のトランジスタを使用出来ない時、抵抗202を用いることで調整する。抵抗202を追加することによってインバータの閾値を調整し、定常状態におけるノードAの電位よりも低い値にすることで、起動回路部111を動作させることができる。
以上記載したように、第二の実施形態の定電流回路は、抵抗202を用いることによってNchトランジスタ201の閾値を低くなるように調整し、起動回路を動作させることが可能となる。
図3は、第三の実施形態の定電流回路の回路図である。
図1との違いはNchトランジスタ107とPchトランジスタ102の間に抵抗301を挿入した点である。
抵抗301は、一方はPchトランジスタ102のゲートに接続され、もう一方はNchトランジスタ107のドレインに接続される。
次に第三の実施形態の定電流回路の動作について説明する。
抵抗301がないとき、Nchトランジスタ107による励起電流は、電源電圧をVDD、Pchトランジスタ102の閾値をVth(PM2)、Nchトランジスタ107のオン抵抗をRon(NM4)とすると{VDD−Vth(PM2)}/Ron(NM4)となる。式からわかるように、電源電圧が高くなると電流値が増大し起動時の消費電流が増大していく。この電流を制限する方法として抵抗301を挿入することで起動電流に制限をかけている。抵抗301を用いた時の励起電流は、抵抗301の抵抗値をR2とすると{VDD−Vth(PM2)}/{Ron(NM4)+R2}とすることが出来る。式からわかるように、R2を大きくすることで励起電流を制限することができるようになる。
以上記載したように、第三の実施形態の定電流回路は、抵抗301を用いることによって起動時の電流を小さくなるように制限し、起動回路を動作させることが可能となる。
図5は、第四の実施形態の定電流回路の回路図である。
図5の定電流回路は、図1の定電流回路を逆導電型にした点である。
次に第四の実施形態の定電流回路の動作について説明する。
Pchトランジスタ502は、Pchトランジスタ101、Pchトランジスタ102よりも閾値の低いトランジスタを用いている。
電源起動後、ノードBの電位がPchトランジスタ502の閾値より高い時、起動回路部111のPchトランジスタ502とNchトランジスタ503は定電流回路部110が起動状態にないと判断し、Pchトランジスタ504へと起動信号を出力する。そしてPchトランジスタ504はNchトランジスタ103へ励起電流を流していく。Nchトランジスタ103、Nchトランジスタ104はカレントミラーを構成しており、Nchトランジスタ104へ励起電流を発生させる。Nchトランジスタ104による励起電流はノードBの対地寄生容量を放電し、Pchトランジスタ102、Pchトランジスタ101をオンさせる。ここで、Pchトランジスタ101、Pchトランジスタ102のゲート電位がNchトランジスタ503、Pchトランジスタ502から構成されるインバータの閾値を下回ると、インバータの出力はローレベルからハイレベルへと反転し、Pchトランジスタ504は遮断領域動作へ移行し、励起電流の供給が終了する。この時点でPchトランジスタ101と、Pchトランジスタ102とNchトランジスタ103とNchトランジスタ104には十分な電流が流れており、定電流回路部は確実に定常状態へと移行する。
なお図示はしないが、Pchトランジスタ502の閾値をPchトランジスタ101およびPchトランジスタ102と同じにし、Pchトランジスタ502のドレインとNchトランジスタ503のドレインの間に抵抗を挿入することでインバータの閾値を調整し、起動回路部として動作させることができる。
また図示はしないが、Pchトランジスタ504のドレインとNchトランジスタ103のゲートに抵抗を挿入することで起動時の電流を制限することができる。
以上記載したように、第四の実施形態の定電流回路は、ノードBが起動状態に到達するまでの期間、ノードAへの励起電流の供給を継続することによって、起動・零安定を繰り返すことなく、定電流回路を短時間で確実に起動させることが可能となる。
110 定電流回路部
111 起動回路部
130 電源端子
131 グラウンド端子
408 インバータ
410 定電流回路部
411 起動回路部

Claims (5)

  1. ソースが第一の電源に接続された第一のトランジスタと、
    ドレインおよびゲートがそれぞれ前記第一のトランジスタのドレインに接続され、ソースが第二の電源に接続された第二のトランジスタと、
    ソースが前記第一の電源に接続され、ドレインおよびゲートが前記第一のトランジスタのゲートに接続された第三のトランジスタと、
    ソースが第一の抵抗に接続され、ゲートが前記第二のトランジスタのゲートおよびドレインに接続され、ドレインが前記第三のトランジスタのゲートおよびドレインに接続された第四のトランジスタと、
    一方を前記第四のトランジスタのソースに接続され、もう一方を前記第二の電源に接続された前記第一の抵抗と、を備える定電流回路部と、
    ソースが前記第一の電源に接続され、ゲートが前記第二のトランジスタのゲートに接続された第五のトランジスタと、
    ソースが前記第二の電源回路に接続され、ゲートが前記第二のトランジスタのゲートに接続された第六のトランジスタと、
    ゲートが前記第五のトランジスタのドレイン及び前記第六のトランジスタのドレインに接続され、ドレインが前記第三のトランジスタのゲートに接続され、ソースが前記第二の電源回路に接続された第七のトランジスタと、を備える起動回路と、
    を備えることを特徴とする定電流回路。
  2. 一方を第一の電源に接続された第一の抵抗と、
    ソースが前記第一の抵抗のもう一方に接続された第一のトランジスタと、
    ドレインおよびゲートがそれぞれ前記第一のトランジスタのドレインに接続され、ソースが第二の電源に接続された第二のトランジスタと、
    ソースが前記第二の電源に接続され、ゲートが前記第二のトランジスタのゲートに接続された第三のトランジスタと、
    ソースが前記第一の電源に接続され、ゲートおよびドレインが前記第一のトランジスタのゲートおよび前記第三のドレインに接続された第四のトランジスタと、を備える定電流回路部と、
    ソースが前記第二の電源に接続され、ゲートが前記第四のトランジスタのゲートに接続された第五のトランジスタと、
    ソースが前記第一の電源に接続され、ゲートが前記第四のトランジスタのゲートに接続された第六のトランジスタと、
    ゲートが前記第五のトランジスタのドレイン及び前記第六のトランジスタのドレインに接続され、ドレインが前記第三のトランジスタのゲートに接続され、ソースが前記第一の電源回路に接続された第七のトランジスタと、を備える起動回路と、
    を備えることを特徴とする定電流回路。
  3. 前記第六のトランジスタの閾値の絶対値が低いことを特徴とする請求項1または請求項2に記載の定電流回路。
  4. 前記第五のトランジスタ及び前記第六のトランジスタのドレインの間に第二の抵抗を設けたことを特徴とする請求項1または請求項2に記載の定電流回路。
  5. 前記第七のトランジスタのドレインと前記第三のトランジスタのゲートの間に第三の抵抗を設けたことを特徴とする請求項1から請求項4のいずれかに記載の定電流回路。
JP2009273646A 2009-12-01 2009-12-01 定電流回路 Withdrawn JP2011118532A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009273646A JP2011118532A (ja) 2009-12-01 2009-12-01 定電流回路
TW099140559A TWI495978B (zh) 2009-12-01 2010-11-24 Constant current circuit
KR1020100120546A KR101740053B1 (ko) 2009-12-01 2010-11-30 정전류 회로
US12/956,518 US8476891B2 (en) 2009-12-01 2010-11-30 Constant current circuit start-up circuitry for preventing power input oscillation
CN201010587464.9A CN102096430B (zh) 2009-12-01 2010-12-01 恒流电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009273646A JP2011118532A (ja) 2009-12-01 2009-12-01 定電流回路

Publications (1)

Publication Number Publication Date
JP2011118532A true JP2011118532A (ja) 2011-06-16

Family

ID=44068381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009273646A Withdrawn JP2011118532A (ja) 2009-12-01 2009-12-01 定電流回路

Country Status (5)

Country Link
US (1) US8476891B2 (ja)
JP (1) JP2011118532A (ja)
KR (1) KR101740053B1 (ja)
CN (1) CN102096430B (ja)
TW (1) TWI495978B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014149639A (ja) * 2013-01-31 2014-08-21 Lapis Semiconductor Co Ltd 起動回路、半導体装置、及び半導体装置の起動方法
KR20200034604A (ko) 2018-09-21 2020-03-31 에이블릭 가부시키가이샤 정전류 회로

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011118532A (ja) * 2009-12-01 2011-06-16 Seiko Instruments Inc 定電流回路
JP2012252508A (ja) * 2011-06-02 2012-12-20 Lapis Semiconductor Co Ltd 半導体集積回路
JP5762205B2 (ja) * 2011-08-04 2015-08-12 ラピスセミコンダクタ株式会社 半導体集積回路
CN102681580B (zh) * 2012-05-18 2014-07-23 中国科学院微电子研究所 一种电流源电路
CN102662427A (zh) * 2012-05-25 2012-09-12 中国科学院微电子研究所 一种电压源电路
US9276468B2 (en) * 2013-08-13 2016-03-01 Analog Devices, Inc. Low-noise current source
US9946277B2 (en) * 2016-03-23 2018-04-17 Avnera Corporation Wide supply range precision startup current source
US10261537B2 (en) 2016-03-23 2019-04-16 Avnera Corporation Wide supply range precision startup current source
JP2020177393A (ja) * 2019-04-17 2020-10-29 エイブリック株式会社 定電流回路及び半導体装置
CN116633116B (zh) * 2023-07-24 2024-01-16 深圳市思远半导体有限公司 低功耗电流源、电流源电路、芯片及具有其的电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106869A (ja) * 1993-09-30 1995-04-21 Nec Corp 定電流回路
JP2001222332A (ja) * 2000-02-08 2001-08-17 Matsushita Electric Ind Co Ltd 基準電圧発生回路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3037031B2 (ja) * 1993-08-02 2000-04-24 日本電気アイシーマイコンシステム株式会社 パワーオン信号発生回路
JP2007060485A (ja) * 2005-08-26 2007-03-08 Seiko Instruments Inc Cmos定電流回路および差動増幅器
TWI307002B (en) * 2005-12-15 2009-03-01 Realtek Semiconductor Corp Bandgap voltage generating circuit and relevant device using the same
US7554313B1 (en) * 2006-02-09 2009-06-30 National Semiconductor Corporation Apparatus and method for start-up circuit without a start-up resistor
JP4878243B2 (ja) * 2006-08-28 2012-02-15 ルネサスエレクトロニクス株式会社 定電流回路
US8339117B2 (en) * 2007-07-24 2012-12-25 Freescale Semiconductor, Inc. Start-up circuit element for a controlled electrical supply
JP5090884B2 (ja) * 2007-12-06 2012-12-05 ラピスセミコンダクタ株式会社 半導体集積回路
JP5202980B2 (ja) * 2008-02-13 2013-06-05 セイコーインスツル株式会社 定電流回路
JP2011118532A (ja) * 2009-12-01 2011-06-16 Seiko Instruments Inc 定電流回路
EP2450768B1 (en) * 2010-09-20 2013-11-13 Dialog Semiconductor GmbH Startup circuit for self-supplied voltage regulator
US8330516B2 (en) * 2011-03-10 2012-12-11 Himax Technologies Limited Bandgap circuit and start circuit thereof
US8350611B1 (en) * 2011-06-15 2013-01-08 Himax Technologies Limited Bandgap circuit and start circuit thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106869A (ja) * 1993-09-30 1995-04-21 Nec Corp 定電流回路
JP2001222332A (ja) * 2000-02-08 2001-08-17 Matsushita Electric Ind Co Ltd 基準電圧発生回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014149639A (ja) * 2013-01-31 2014-08-21 Lapis Semiconductor Co Ltd 起動回路、半導体装置、及び半導体装置の起動方法
KR20200034604A (ko) 2018-09-21 2020-03-31 에이블릭 가부시키가이샤 정전류 회로
US10969815B2 (en) 2018-09-21 2021-04-06 Ablic Inc. Constant current circuit

Also Published As

Publication number Publication date
TWI495978B (zh) 2015-08-11
US20110127989A1 (en) 2011-06-02
KR20110061495A (ko) 2011-06-09
US8476891B2 (en) 2013-07-02
KR101740053B1 (ko) 2017-05-25
CN102096430A (zh) 2011-06-15
CN102096430B (zh) 2015-02-25
TW201144972A (en) 2011-12-16

Similar Documents

Publication Publication Date Title
JP2011118532A (ja) 定電流回路
KR100302589B1 (ko) 기준전압발생기의스타트업회로
CN112527042B (zh) 衬底偏压产生电路
KR100968152B1 (ko) 레벨 시프터 회로
JP2006121448A (ja) 電流源回路
JP4439974B2 (ja) 電源電圧監視回路
JP2009176237A (ja) 基準電圧生成回路及びその起動制御方法
JP4476501B2 (ja) パワーオンリセット回路
JP2005079828A (ja) 降圧電圧出力回路
JP2008193499A (ja) 発振回路
JP2007142698A (ja) スタートアップ回路
JP2007159077A (ja) 発振回路
JP4412940B2 (ja) チャージポンプの制御回路
JP4245309B2 (ja) 発振回路
JP2008294904A (ja) 水晶発振回路
JP2018074379A (ja) 半導体装置及びパワーオンリセット信号の生成方法
KR100715601B1 (ko) 파워온 리셋 회로
JP2004056472A (ja) 発振回路
JP2005039635A (ja) パワーオンリセット回路
JP2004187004A (ja) 発振振幅検出回路、発振回路及び発振用集積回路
JP2006101385A (ja) 発振回路
JP2006120201A (ja) 降圧電圧出力回路
JP2010212934A (ja) 半導体装置
JP2008092605A (ja) 発振回路
JP4719077B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121011

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20130128

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20130225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130409

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130531