DE60100318T2 - Referenzspannungsquelle mit Anlaufschaltkreis - Google Patents
Referenzspannungsquelle mit AnlaufschaltkreisInfo
- Publication number
- DE60100318T2 DE60100318T2 DE60100318T DE60100318T DE60100318T2 DE 60100318 T2 DE60100318 T2 DE 60100318T2 DE 60100318 T DE60100318 T DE 60100318T DE 60100318 T DE60100318 T DE 60100318T DE 60100318 T2 DE60100318 T2 DE 60100318T2
- Authority
- DE
- Germany
- Prior art keywords
- reference voltage
- voltage generating
- generating section
- section
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007423 decrease Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000002159 abnormal effect Effects 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000009966 trimming Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 108010053481 Antifreeze Proteins Proteins 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
- Die vorliegende Erfindung betrifft eine Bezugsspannungs-Erzeugungsschaltung, die in integrierten Halbleiterschaltkreisen Anwendung findet und einen Anschaltabschnitt mit niedrigem Stromverbrauch zum Wiederanschalten eines Bezugsspannungs- Erzeugungsabschnitts der Bezugsspannungs-Erzeugungsschaltung aufweist.
- Die Bezugsspannungs-Erzeugungsschaltung ist eine wichtige Schaltung mit einer Vielzahl verschiedener Anwendungsmöglichkeiten. Auf dem Fachgebiet ist eine Bezugsspannungs-Erzeugungsschaltung bekannt, die einen Bezugsspannungs-Erzeugungsabschnitt zum Erzeugen einer Bezugsspannung und einen Anschaltabschnitt zum Wiederanschalten des Bezugsspannungs-Erzeugungsabschnitts aufweist. Mit einer derartigen Konfiguration ist es selbst dann, wenn der Bezugsspannungs-Erzeugungsabschnitt beim Anlegen von Strom oder infolge des Einflusses, der durch eine Störung oder Ähnliches verursacht wird, versehentlich in den Aus-Zustand übergeht, möglich, den Bezugsspannungs-Erzeugungsabschnitt wieder anzuschalten und eine normale Bezugsspannung zu erzeugen.
- Solange der Bezugsspannungs-Erzeugungsabschnitt normal arbeitet, befindet sich der Anschaltabschnitt im Ruhezustand in Bereitschaft, anders ausgedrückt, braucht der Anschaltabschnitt nicht in Betrieb zu sein. Wenn allerdings kontinuierlich und stetig Strom im Anschaltabschnitt fließt, führt dies zu einem Problem, dass nämlich der Stromverbrauch stark zunimmt. In dem USA-Patent Nr. 5,969,549 ist eine Lösung für dieses Problem dargestellt.
- Aus US5686824 ist ein Spannungsregler mit praktisch keiner Verlustleistung bekannt. Aus US5443679 ist eine Bandlückenspannungs- und Stromerzeugungsschaltung zum Erzeugen einer konstanten Bezugsspannung unabhängig von der Versorgungsspannungstemperatur und der Halbleiterverarbeitung bekannt. Eine Bezugsspannungs-Erzeugungsschaltung ist aus US5825237 bekannt. Aus JP59143407 ist eine Vorspannungs-Erzeugungsschaltung und eine konstante Stromschaltung unter Verwendung der Ersteren bekannt. Einen Spannungsregler mit großem Spannungsbereich kennt man aus US5814980. Ein digital anpassungsfähiger Vorspannungsregler ist aus US5754037 bekannt. Aus US6002244 ist eine Temperaturüberwachungsschaltung mit thermischer Hysterese bekannt. Aus US5334928 ist eine Frequenzausgleichsschaltung für Regler mit niedrigem Spannungsabfall bekannt. Eine Potenzialerfassungsschaltung zum Bestimmen, ob ein Detektorpotenzial eine vorgeschriebene Höhe erreicht hat, und ein integrierter Halbleiterschaltkreis, der selbige enthält, ist aus US5847597 bekannt.
- Dementsprechend besteht wie bei den oben erwähnten USA-Patenten eine Aufgabe der vorliegenden Erfindung darin, den Stromverbrauch einer Bezugsspannungs- Erzeugungsschaltung zu reduzieren, indem nach dem Anschalten des Bezugsspannungs-Erzeugungsabschnitts der im Anschaltabschnitt fließende stationäre Strom verringert wird.
- Um diese Aufgabe zu lösen, verwendet die vorliegende Erfindung die folgenden Anschaltabschnitts-Konfigurationen für Bezugsspannungs-Erzeugungsschaltungen mit einem Bezugsspannungs-Erzeugungsabschnitt, der eine Stromspiegelschaltung aufweist und so ausgeführt ist, dass er eine Bezugsspannung erzeugt, und einem Anschaltabschnitt zum Wiederanschalten des Bezugsspannungs-Erzeugungsabschnitts.
- Eine erste erfindungsgemäße Bezugsspannungs-Erzeugungsschaltung weist einen Anschaltabschnitt auf, wobei der Anschaltabschnitt enthält: einen Eingangstransistor, der so ausgeführt ist, dass er an seinem Gate eine Spannung an einem Knoten empfängt, die mit dem Betrag eines Stroms variiert, der in einem Zweig der Stromspiegelschaltung in dem Bezugsspannungs-Erzeugungsabschnitt fließt, einen Inverter, der eine Drain-Spannung des Eingangstransistors umkehrt, einen Ausgangstransistor, der dem Bezugsspannungs-Erzeugungsabschnitt einen Anschaltstrom zuführt, um den Bezugsspannungs-Erzeugungsabschnitt in Reaktion auf eine Ausgangsspannung von dem Inverter wieder anzuschalten, und einen Strombegrenzungstransistor, der in Serie an den Eingangstransistor angeschlossen ist, um nach Abschluss des Wiederanschaltens des Bezugsspannungs-Erzeugungsabschnitts von dem Bezugsspannungs-Erzeugungsabschnitt eine verringerte Gate-Quellenspannung zu empfangen und den Fluss eines Stroms in dem Eingangstransistor zu begrenzen. Eine zweite erfindungsgemäße Bezugsspannungs-Erzeugungsschaltung weist einen Anschaltabschnitt auf, wobei der Anschaltabschnitt enthält: Transistoren mit einer ersten und einer zweiten Polarität, die an ihrem jeweiligen Gate eine Spannung an einem Knoten empfangen, die mit dem Betrag eines Stroms variiert, der in einem Zweig der Stromspiegelschaltung in dem Bezugsspannungs-Erzeugungsabschnitt fließt, und die über ihre Drains miteinander verbunden sind, sowie einen Ausgangstransistor zum Erhöhen einer Gate-Quellenspannung, die beide den Stromspiegel bildenden Transistoren gemeinsam haben, um als Reaktion auf eine Spannung, die den Drains dieser Eingangstransistoren mit der ersten und der zweiten Polarität gemeinsam ist, den Bezugsspannungs-Erzeugungsabschnitt wieder anzuschalten.
- Eine dritte erfindungsgemäße Bezugsspannungs-Erzeugungsschaltung umfasst einen Anschaltabschnitt, wobei der Anschaltabschnitt einen Eingangstransistor enthält, der so ausgeführt ist, dass er an seinem Gate eine Spannung an einem Knoten empfängt, die mit dem Betrag eines Stroms variiert, der in einem Zweig der Stromspiegelschaltung in dem Bezugsspannungs-Erzeugungsabschnitt fließt, einen Inverter, der eine Drain-Spannung des Eingangstransistors umkehrt, einen Ausgangstransistor, der dem Bezugsspannungs-Erzeugungsabschnitt einen Anschaltstrom zuführt, um den Bezugsspannungs-Erzeugungsabschnitt in Reaktion auf eine Ausgangsspannung von dem Inverter wieder anzuschalten, einen Schalter, der in Serie an den Eingangstransistor angeschlossen ist und nach Abschluss des Wiederanschaltens des Bezugsspannungs-Erzeugungsabschnitts einen Stromfluss in dem Eingangstransistor trennt, und einen Steuertransistor, der an seinem Gate die gleiche Spannung wie eine Spannung empfängt, die an dem Eingangstransistor-Gate empfangen worden ist, um eine Eingangsspannung des Inverters zu verschieben und nach Abschluss des Wiederanschaltens des Bezugsspannungs-Erzeugungsabschnitts den Anschaltstrom zu unterbrechen.
- Eine vierte erfindungsgemäße Bezugsspannungs-Erzeugungsschaltung umfasst einen Anschaltabschnitt, wobei der Anschaltabschnitt enthält: einen Eingangstransistor, der so ausgeführt ist, dass er an seinem Gate eine Spannung an einem Knoten empfängt, die mit dem Betrag eines Stroms variiert, der in einem Zweig der Stromspiegelschaltung in dem Bezugsspannungs-Erzeugungsabschnitt fließt, einen Inverter, der eine Drain-Spannung des Eingangstransistors umkehrt, einen Ausgangstransistor, der dem Bezugsspannungs-Erzeugungsabschnitt einen Anschaltstrom zuführt, um den Bezugsspannungs-Erzeugungsabschnitt in Reaktion auf eine Ausgangsspannung von dem Inverter wieder anzuschalten, einen ersten Schalter, der nach Abschluss des Wiederanschaltens des Bezugsspannungs-Erzeugungsabschnitts das Eingangstransistor-Gate von dem Knoten in dem Bezugsspannungs-Erzeugungsabschnitt trennt, einen ersten Steuertransistor, der an seinem Gate die gleiche Spannung wie eine Spannung empfängt, die an dem Eingangstransistor-Gate empfangen worden ist, um die Eingangstransistor-Gatespannung zu verschieben und nach Abschluss des Wiederanschaltens des Bezugsspannungs-Erzeugungsabschnitts den Fluss eines Stroms in dem Eingangstransistor zu unterbrechen, einen zweiten Schalter, der nach Abschluss des Wiederanschaltens des Bezugsspannungs-Erzeugungsabschnitts einen Eingang des Inverters von einem Drain des Eingangstransistors trennt, und einen zweiten Steuertransistor, der an seinem Gate die gleiche Spannung wie eine Spannung empfängt, die an dem Eingangstransistor-Gate empfangen worden ist, um eine Eingangsspannung des Inverters zu verschieben und nach Abschluss des Wiederanschaltens des Bezugsspannungs-Erzeugungsabschnitts den Anschaltstrom zu unterbrechen, der von dem Ausgangstransistor zugeführt worden ist.
- Eine fünfte erfindungsgemäße Bezugsspannungs-Erzeugungsschaltung umfasst einen Anschaltabschnitt, wobei der Anschaltabschnitt einen Transistor enthält, der an seinem Gate eine Spannung an einem Knoten empfängt, die mit dem Betrag eines Stroms variiert, der in einem Zweig der Stromspiegelschaltung in dem Bezugsspannungs-Erzeugungsabschnitt fließt, und der dem Bezugsspannungs-Erzeugungsabschnitt einen Anschaltstrom zuführt, um den Bezugsspannungs-Erzeugungsabschnitt in Reaktion auf die Spannung wieder anzuschalten. Zudem wird eine Spannung, die niedriger ist als die Spannung der Stromversorgung des Bezugsspannungs-Erzeugungsabschnitts an eine Quelle des Transistors angelegt.
- Fig. 1 ist ein Schaltbild einer Bezugsspannungs-Erzeugungsschaltung gemäß einer ersten erfindungsgemäßen Ausführungsform.
- Fig. 2 ist ein Schaltbild einer Bezugsspannungs-Erzeugungsschaltung gemäß einer zweiten erfindungsgemäßen Ausführungsform.
- Fig. 3 ist ein Schaltbild einer Bezugsspannungs-Erzeugungsschaltung gemäß einer dritten erfindungsgemäßen Ausführungsform.
- Fig. 4 ist ein Schaltbild einer Bezugsspannungs-Erzeugungsschaltung gemäß einer vierten Ausführungsform der Erfindung.
- Fig. 5 ist ein Schaltbild einer Bezugsspannungs-Erzeugungsschaltung gemäß einer fünften Ausführungsform der Erfindung.
- Nachstehend werden anhand der Zeichnungen erfindungsgemäße Ausführungsformen beschrieben.
- Aus Fig. 1 geht hervor, dass eine Bezugsspannungs-Erzeugungsschaltung nach einer ersten erfindungsgemäßen Ausführungsform aus einem Anschaltabschnitt 10 und einem Bezugsspannungs-Erzeugungsabschnitt 20 besteht.
- Der Bezugsspannungs-Erzeugungsabschnitt 20 umfasst zwei PMOS-Transistoren 21 und 22, zwei NMOS-Transistoren 23 und 24 und einen Widerstand 25. Das Gate und der Drain des PMOS-Transistors 21 sind an einen Ausgangsanschluss für eine Bezugsspannung VREF angeschlossen, und die Quelle des PMOS-Transistors 21 ist an eine Stromversorgung VDD angeschlossen. Das Gate, der Drain und die Quelle des PMOS-Transistors 22 sind an den VREF-Ausgangsanschluss, einen Knoten NC bzw. die Stromversorgung VDD angeschlossen. Zusammen bilden die PMOS- Transistoren 21 und 22 einen Stromspiegel. Das Gate, der Drain und die Quelle des NMOS-Transistors 23 sind an den Knoten NC, den VREF-Ausgangsanschluss bzw. einen Knoten NA angeschlossen. Das Gate, der Drain und die Quelle des NMOS- Transistors 24 sind an den Knoten NA, den Knoten NC bzw. eine Stromversorgung VSS (Grundstromversorgung) angeschlossen. Der Widerstand 25 ist zwischen dem Knoten NA und der Stromversorgung VSS angeschlossen.
- Der Anschaltabschnitt 10 besteht aus einem NMOS-Transistor 11, zwei PMOS- Transistoren 12 und 15, einem Widerstand 13 und einem Inverter 14. Das Gate, der Drain und die Quelle des NMOS-Transistors 11 sind an den Knoten NA, einen Knoten NB bzw. die Stromversorgung VSS angeschlossen. Das Gate und der Drain des PMOS-Transistors 12 sind an den Knoten NC bzw. an den Knoten NB angeschlossen und die Quelle des PMOS-Transistors ist über den Widerstand 13 an die Stromversorgung VDD angeschlossen. Mit dem Inverter 14 wird eine Spannung am Knoten NB umgekehrt. Das Gate, der Drain und die Quelle des PMOS-Transistors 15 sind an einen Ausgang des Inverters 14, den Knoten NC bzw. die Stromversorgung VDD angeschlossen.
- Nachstehend wird die Funktionsweise der vorliegenden Bezugsspannungs-Erzeugungsschaltung beschrieben. Wenn Strom anliegt, fließt zuerst in dem Bezugsspannungs-Erzeugungsabschnitt 20 ein Strom 11 in einer Serienschaltung des PMOS- Transistors 22 und des NMOS-Transistors 24, und es wird die Gate-Quellenspannung (Vgs) des NMOS-Transistors 24 ermittelt. Darüber hinaus fließt ein Strom 12 in einer Serienschaltung des PMOS-Transistors 21, des NMOS-Transistors 23 und des Widerstands 25, und es wird eine Spannung (12 · R) am Widerstand 25 erzeugt. Diese Spannungen, d. h. Vgs und 12 · R werden zusammengeführt, wodurch zwei Spannungsabgleichpunkte entstehen. Einer ist ein Grundspannungs-Abgleichpunkt und der andere ein Abgleichpunkt für die normale VREF. Wenn die Bezugsspannung VREF zur Grundspannung wird, fließt kein Strom in dem Bezugsspannungs-Erzeugungsabschnitt. Dadurch hält der Bezugsspannungs-Erzeugungsabschnitt 20 den Betrieb an. Dann muss der Anschaltabschnitt 10 für den Bezugsspannungs-Erzeugungsabschnitt wieder in seinen normalen Zustand zurückkehren.
- Wenn sich der Bezugsspannungs-Erzeugungsabschnitt 20 im anormalen Betriebszustand befindet, funktioniert der Anschaltabschnitt 10 so, dass der Bezugsspannungs-Erzeugungsabschnitt 20 wieder in seinen normalen Betriebszustand zurückkehren kann. Nachdem Energie zugeführt wurde, fließt im anormalen Zustand kein Strom im Bezugsspannungs-Erzeugungsabschnitt 20, wodurch sich Knoten NA auf der Seite eines Endes des Widerstands 25 der Grundspannung nähert. Weiterhin verringert sich die Gate-Quellenspannung des NMOS-Transistors 24, sodass kein Strom im NMOS-Transistor 24 fließt. Zu diesem Zeitpunkt ist die Spannung von Knoten NA ebenfalls die Gate-Spannung des NMOS-Transistors 11, sodass der NMOS- Transistor 11 auch dazu neigt, in den abgeschalteten Zustand einzutreten. Im Ergebnis dessen nimmt die Spannung des Knotens NB zu und die Ausgangsspannung des Inverters 14 ab. Daher steigt die Gate-Quellenspannung des PMOS-Transistors 15 an, wodurch der PMOS-Transistor 15 in den leitenden Zustand versetzt wird und ein Strom in dem PMOS-Transistor 15 zu fließen beginnt. Dies erzeugt eine Gate- Quellenspannung für den NMOS-Transistor 23, und es beginnt ein Strom auch in dem Bezugsspannungs-Erzeugungsabschnitt 20 zu fließen. In diesem Zustand arbeitet der Bezugsspannungs-Erzeugungsabschnitt 20 normal, weshalb der Anschaltabschnitt 10 im Ruhezustand in Bereitschaft ist. Zu diesem Zeitpunkt ist das Gate des PMOS-Transistors 12 des Anschaltabschnitts 10 an den Knoten NC angeschlossen und der Spannungswert von Knoten NC steigt, sodass die Gate-Quellenspannung des PMOS-Transistors 12 abnimmt. Dadurch sinkt der Ein-Widerstand des PMOS- Transistors 12, wodurch der Stromfluss im NMOS-Transistor 11 begrenzt wird. Demzufolge wird es durch die vorliegende Ausführungsform ermöglicht, den Strom des Anschaltabschnitts 10, wenn sich dieser im Ruhezustand in Bereitschaft befindet, zu verringern, wodurch sich Bezugsspannungs-Erzeugungsschaltungen mit geringem Stromverbrauch realisieren lassen.
- Ausgehend von Fig. 2 wird nun eine zweite Ausführungsform der Erfindung beschrieben. Fig. 2 ist ein Schaltbild, das eine Konfiguration einer Bezugsspannungs- Erzeugungsschaltung gemäß der zweiten Ausführungsform zeigt. Die zweite Ausführungsform ist dadurch gekennzeichnet, dass sie eine andere Konfiguration des Anschaltabschnitts aufweist als die erste Ausführungsform. Das heißt, der Anschaltabschnitt 30 der vorliegenden Ausführungsform besteht aus zwei NMOS-Transistoren 31 und 33, einem Widerstand 32 und einem PMOS-Transistor 34. Wie bei der ersten Ausführungsform besteht der Bezugsspannungs-Erzeugungsabschnitt 40 der vorliegenden Ausführungsform aus zwei PMOS-Transistoren 41 und 42, zwei NMOS- Transistoren 43 und 44 und einem Widerstand 45.
- Wenn ein anormaler abgeglichener Zustand nach dem Zuführen von Energie eintritt, nimmt der Stromwert des Bezugsspannungs-Erzeugungsabschnitts 40 wie bei der ersten Ausführungsform ab, wodurch die Gate-Spannung des NMOS-Transistors 44 abfällt. Da das Gate des NMOS-Transistors 44 dem NMOS-Transistor 31 und dem PMOS-Transistor 34 gemeinsam ist, sinkt der Stromwert des NMOS-Transistors 31 und der Stromwert des PMOS-Transistors 34 nimmt zu. Dementsprechend wächst die Gate-Spannung des NMOS-Transistors 33 allmählich, der NMOS-Transistor 33 tritt in den Ein-Zustand ein und führt dazu, dass ein Strom zu fließen beginnt. Der Drain des NMOS-Transistors 33 ist an die Gates der PMOS-Transistoren 41 und 42 angeschlossen, die gemeinsam einen Stromspiegel des Bezugsspannungs-Erzeugungsabschnitts 40 bilden, was zur Folge hat, dass deren Gate-Spannung abfällt. Dadurch werden die PMOS-Transistoren 41 und 42 eingeschaltet, woraufhin auch der Bezugsspannungs-Erzeugungsabschnitt 40 eingeschaltet wird, sodass die Bezugsspannung VREF normal erzeugt werden kann. Wenn sich andererseits der Anschaltabschnitt 30 im Ruhezustand in Bereitschaft befindet, steigt die Gate- Spannung des NMOS-Transistors 31 so weit an, dass der Ein-Zustand erreicht wird und im Ergebnis dessen die Gate-Spannung des NMOS-Transistors 33 abfällt und der NMOS-Transistor 33 in den abgeschalteten Zustand eintritt. Weiterhin nimmt auch die Gate-Spannung des PMOS-Transistors 34 zu und sein Ein-Widerstand wächst, wodurch es ermöglicht wird, dass der in dem NMOS-Transistor 31 fließende Strom begrenzt wird. Dementsprechend ermöglicht es die vorliegende Ausführungsform, den Strom des Anschaltabschnitts 30, wenn sich dieser im Ruhezustand in Bereitschaft findet, zu senken, wodurch sich Bezugsspannungs-Erzeugungsschaltungen mit geringem Stromverbrauch realisieren lassen.
- Auf der Grundlage von Fig. 3 wird nachstehend eine dritte erfindungsgemäße Ausführungsform beschrieben. Bei Fig. 3 handelt es sich um ein Schaltbild einer Konfiguration einer Bezugsspannungs-Erzeugungsschaltung gemäß der dritten Ausführungsform. Die vorliegende Ausführungsform ist dadurch gekennzeichnet, dass sie einen anderen Aufbau des Anschaltabschnittes als in der zweiten Ausführungsform aufweist. Das heißt, der Anschaltabschnitt 50 der vorliegenden Ausführungsform besteht aus einem Schalter 51, zwei NMOS-Transistoren 52 und 56, einem Widerstand 53, einem Inverter 54 und einem PMOS-Transistor 55. Wie bei der zweiten Ausführungsform besteht der Bezugsspannungs-Erzeugungsabschnitt 60 der vorliegenden Ausführungsform aus zwei PMOS-Transistoren 61 und 62, zwei NMOS-Transistoren 63 und 64 und einem Widerstand 65.
- Wenn nach dem Zuführen von Energie ein anormal abgeglichener Zustand einsetzt, wird bei der vorliegenden Ausführungsform wie auch schon bei der zweiten der Stromwert des Bezugsspannungs-Erzeugungsabschnitts 60 geringer, wodurch die Gate-Spannung des NMOS-Transistors 64 abfällt. Die Gate-Spannung des NMOS- Transistors 52 nähert sich der Grundspannung und der NMOS-Transistor 52 tritt in den abgeschalteten Zustand ein, da Schalter 51 geschlossen ist. In diesem Fall ist die Drain-Spannung des NMOS-Transistors 52 an einen Eingang des Inverters 54 angeschlossen, weshalb die Gate-Spannung des PMOS-Transistors 55 abfällt und dazu führt, dass PMOS-Transistor 55 in den leitenden Zustand eintritt und ein Strom im PMOS-Transistor 55 zu fließen beginnt. Dies führt zur Erhöhung der Gate- Spannung des NMOS-Transistors 63, wodurch Strom in dem Bezugsspannungs- Erzeugungsabschnitt 60 zu fließen beginnt. In einem solchen Zustand wird die Bezugsspannung VREF in dem Bezugsspannungs-Erzeugungsabschnitt 60 normal erzeugt, weshalb der Anschaltabschnitt 50 im Ruhezustand in Bereitschaft versetzt wird. Zu diesem Zeitpunkt ist der Schalter 51 offen und der Strom des Anschaltabschnitts 50 vollständig abgeschaltet. Darüber hinaus wird der NMOS-Transistor 56 in den leitenden Zustand versetzt, weshalb die Eingangsspannung des Inverters 54 sich der Grundspannung nähert und der PMOS-Transistor 55 in den abgeschalteten Zustand eintritt. Dementsprechend wird es durch die vorliegende Ausführungsform ermöglicht, den Strom des Anschaltabschnitts 50, wenn sich dieser im Ruhezustand in Bereitschaft befindet, reduziert, wodurch sich Bezugsspannungs-Erzeugungsschaltungen mit niedrigem Stromverbrauch realisieren lassen.
- Ausgehend von Fig. 4 wird nachstehend eine vierte Ausführungsform der Erfindung beschrieben. Bei Fig. 4 handelt es sich um ein Schaltbild, das den Aufbau einer Bezugsspannungs-Erzeugungsschaltung gemäß der vierten Ausführungsform darstellt. Die vorliegende Ausführungsform ist dadurch gekennzeichnet, dass sie einen anderen Aufbau des Anschaltabschnitts als in der dritten Ausführungsform aufweist. Das heißt, ein Anschaltabschnitt 70 der vorliegenden Ausführungsform besteht aus drei NMOS-Transistoren 71, 72 und 76, einem Widerstand 73, einem Inverter 74, einem PMOS-Transistor 75 und zwei Schaltern 77 und 78. Wie die dritte Ausführungsform hat ein Bezugsspannungs-Erzeugungsabschnitt 80 der vorliegenden Ausführungsform eine Konfiguration, die aus zwei PMOS-Transistoren 81 und 82, zwei NMOS-Transistoren 83 und 84 und einem Widerstand 85 besteht.
- Wenn ein anormaler abgeglichener Zustand eintritt, nimmt bei der vorliegenden Ausführungsform genauso wie bei der dritten Ausführungsform der Stromwert des Bezugsspannungs-Erzeugungsabschnitts 80 ab, wodurch die Gate-Spannung des NMOS-Transistors 84 abfällt. Zu diesem Zeitpunkt treten der Schalter 78 sowie die NMOS-Transistoren 72 und 76 in den abgeschalteten Zustand ein, da das Gate von jedem NMOS-Transistor 72 und 76 dem NMOS-Transistor 84 gemeinsam ist. Hierbei ist auch der Schalter 77 geschlossen und es fließt kein Strom in dem NMOS-Transistor 71, und der PMOS-Transistor 75 tritt in den leitenden Zustand ein. Dies bewirkt, dass ein Strom in dem PMOS-Transistor 75 zu fließen beginnt. Aus diesem Grund nimmt die Gate-Spannung des NMOS-Transistors 83 zu und es beginnt ein Strom in dem Bezugsspannungs-Erzeugungsabschnitt 80 zu fließen. In diesem Zustand befindet sich der Anschaltabschnitt 70 in Bereitschaft. Zu diesem Zeitpunkt öffnen sich im Anschaltabschnitt 70 die Schalter 77 und 78 und die NMOS-Transistoren 72 und 76 treten in den leitenden Zustand ein. Dadurch nähert sich die Gate- Spannung des NMOS-Transistors 71 der Grundspannung an, und der NMOS- Transistor 71 wird abgeschaltet. Des Weiteren wird zu diesem Zeitpunkt die Eingangsspannung des Inverters 74 auch die Grundspannung, wodurch der PMOS- Transistor 75 in den abgeschalteten Zustand versetzt wird. Dementsprechend wird es durch die vorliegende Ausführungsform möglich, den Strom im Anschaltabschnitt 70 zu verringern, wenn sich der Anschaltabschnitt 70 in Bereitschaft befindet, wodurch die Herstellung von Bezugsspannungs-Erzeugungsschaltungen mit niedrigem Stromverbrauch realisierbar ist.
- Ausgehend von Fig. 5 wird nun eine fünfte erfindungsgemäße Ausführungsform beschrieben. Bei Fig. 5 handelt es sich um ein Schaltbild, das den Aufbau einer Bezugsspannungs-Erzeugungsschaltung gemäß der fünften Ausführungsform darstellt. Die vorliegende Ausführungsform ist wie folgt gekennzeichnet: Der Anschaltabschnitt 90 dieser Ausführungsform wird lediglich von einem PMOS-Transistor 91 gebildet, und die Quelle des PMOS-Transistors 91 ist an eine Stromversorgung VDDD angeschlossen, die im Unterschied zu der Stromversorgung VDD eines Bezugsspannungs-Erzeugungsabschnitts 100 eine ausreichend niedrige Spannung aufweist. Genau wie die vierte Ausführungsform besteht der Bezugsspannungs-Erzeugungsabschnitt 100 aus zwei PMOS-Transistoren 101 und 102, zwei NMOS-Transistoren 103 und 104 und einem Widerstand 105.
- Wie bei der vierten Ausführungsform verringert sich auch bei der vorliegenden Ausführungsform beim Einsetzen eines anormalen abgeglichenen Zustands der Stromwert des Bezugsspannungs-Erzeugungsabschnitts 100, in dessen Ergebnis die Gate-Spannung des NMOS-Transistors 104 abfällt. Zu diesem Zeitpunkt tritt der PMOS- Transistor 91 in den leitenden Zustand ein, da das Gate des PMOS-Transistors 91 ebenfalls für den NMOS-Transistor 104 fungiert, wodurch bewirkt wird, dass ein Strom in dem PMOS-Transistor 91 zu fließen beginnt. Dies erhöht die Gate-Spannung des NMOS-Transistors 103, sodass ein Strom in dem Bezugsspannungs- Erzeugungsabschnitt 100 zu fließen beginnt. In diesem Zustand befindet sich der Anschaltabschnitt 90 in Bereitschaft. Jetzt nimmt die Gate-Spannung des PMOS- Transistors 91 zu. Darüber hinaus ist es möglich, dass der PMOS-Transistor 91 zufriedenstellend in den Abschaltzustand eintreten kann, da die Quelle des PMOS- Transistors 91 an die Spannung VDDD angeschlossen ist, die ausreichend niedriger ist als die Spannung VDD der Stromversorgung des Bezugsspannungs-Erzeugungsabschnitts 100. Dementsprechend wird es durch die vorliegende Ausführungsform ermöglicht, den Strom des Anschaltabschnitts 90 zu reduzieren, wenn sich dieser in Bereitschaft befindet, wodurch die Herstellung von Bezugsspannungs- Erzeugungsschaltungen mit niedrigem Stromverbrauch realisierbar wird.
Claims (1)
1. Bezugsspannungs-Erzeugungsschaltung, die umfasst:
einen Bezugsspannungs-Erzeugungsabschnitt (80), der eine
Stromspiegelschaltung aufweist und so ausgeführt ist, dass er eine Bezugsspannung erzeugt; und
einen Anschaltabschnitt (70) zum Wiederanschalten des Bezugsspannungs-
Erzeugungsabschnitts;
wobei der Anschaltabschnitt (70) enthält:
einen Eingangstransistor (41), der so ausgeführt ist, dass er an seinem Gate eine
Spannung an einem Knoten empfängt, die mit dem Betrag eines Stroms variiert,
der in einem Zweig der Stromspiegelschaltung in dem
Bezugsspannungs-Erzeugungsabschnitt (80) fließt;
einen Inverter (74), der eine Drain-Spannung des Eingangstransistors (71)
umkehrt;
einen Ausgangstransistor (75), der dem Bezugsspannungs-Erzeugungsabschnitt
(80) einen Anschaltstrom zuführt, um den Bezugsspannungs-Erzeugungsabschnitt
(80) in Reaktion auf eine Ausgangsspannung von dem Inverter (74) wieder
anzuschalten;
einen ersten Schalter (78), der nach Abschluss des Wiederanschaltens des
Bezugsspannungs-Erzeugungsabschnitts (80) das Eingangstransistor-Gate von dem
Knoten in dem Bezugsspannungs-Erzeugungsabschnitt (80) trennt;
einen ersten Steuertransistor (72), der an seinem Gate die gleiche Spannung wie
eine Spannung empfängt, die an dem Eingangstransistor-Gate empfangen worden
ist, um die Eingangstransistor-Gatespannung zu verschieben und nach Abschluss
des Wiederanschaltens des Bezugsspannungs-Erzeugungsabschnitts (80) den
Fluss eines Stroms in dem Eingangstransistor zu unterbrechen;
einen zweiten Schalter (77), der nach Abschluss des Wiederanschaltens des
Bezugsspannungs-Erzeugungsabschnitts (80) einen Eingang des Inverters (74) von
einem Drain des Eingangstransistors (71) trennt; und
einen zweiten Steuertransistor (76), der an seinem Gate die gleiche Spannung wie
eine Spannung empfängt, die an dem Eingangstransistor-Gate empfangen worden
ist, um eine Eingangsspannung des Inverters (74) zu verschieben und nach
Abschluss des Wiederanschaltens des Bezugsspannungs-Erzeugungsabschnitts (80)
den Anschaltstrom zu unterbrechen, der von dem Ausgangstransistor (75)
zugeführt worden ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000030051A JP3399433B2 (ja) | 2000-02-08 | 2000-02-08 | 基準電圧発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE60100318D1 DE60100318D1 (de) | 2003-07-10 |
DE60100318T2 true DE60100318T2 (de) | 2003-12-11 |
Family
ID=18555117
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE60115593T Expired - Lifetime DE60115593T2 (de) | 2000-02-08 | 2001-02-07 | Referenzspannungserzeugungsschaltung |
DE60110363T Expired - Lifetime DE60110363T2 (de) | 2000-02-08 | 2001-02-07 | Referenzspannungserzeugungsschaltung |
DE60100318T Expired - Lifetime DE60100318T2 (de) | 2000-02-08 | 2001-02-07 | Referenzspannungsquelle mit Anlaufschaltkreis |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE60115593T Expired - Lifetime DE60115593T2 (de) | 2000-02-08 | 2001-02-07 | Referenzspannungserzeugungsschaltung |
DE60110363T Expired - Lifetime DE60110363T2 (de) | 2000-02-08 | 2001-02-07 | Referenzspannungserzeugungsschaltung |
Country Status (5)
Country | Link |
---|---|
US (2) | US6498528B2 (de) |
EP (3) | EP1237063B1 (de) |
JP (1) | JP3399433B2 (de) |
KR (1) | KR100644496B1 (de) |
DE (3) | DE60115593T2 (de) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4557342B2 (ja) * | 2000-01-13 | 2010-10-06 | 富士通セミコンダクター株式会社 | 半導体装置 |
US6900685B2 (en) * | 2002-05-16 | 2005-05-31 | Micron Technology | Tunable delay circuit |
US6924693B1 (en) * | 2002-08-12 | 2005-08-02 | Xilinx, Inc. | Current source self-biasing circuit and method |
US7394308B1 (en) * | 2003-03-07 | 2008-07-01 | Cypress Semiconductor Corp. | Circuit and method for implementing a low supply voltage current reference |
US6891357B2 (en) * | 2003-04-17 | 2005-05-10 | International Business Machines Corporation | Reference current generation system and method |
JP2006121448A (ja) * | 2004-10-22 | 2006-05-11 | Matsushita Electric Ind Co Ltd | 電流源回路 |
JP4480761B2 (ja) * | 2005-02-25 | 2010-06-16 | 富士通株式会社 | シャントレギュレータおよび電子機器 |
US7554313B1 (en) * | 2006-02-09 | 2009-06-30 | National Semiconductor Corporation | Apparatus and method for start-up circuit without a start-up resistor |
US7541795B1 (en) * | 2006-02-09 | 2009-06-02 | National Semiconductor Corporation | Apparatus and method for start-up and over-current protection for a regulator |
KR100784386B1 (ko) * | 2006-10-20 | 2007-12-11 | 삼성전자주식회사 | 내부 전원 전압을 발생하는 장치 및 그 방법 |
US7605642B2 (en) * | 2007-12-06 | 2009-10-20 | Lsi Corporation | Generic voltage tolerant low power startup circuit and applications thereof |
US8669808B2 (en) * | 2009-09-14 | 2014-03-11 | Mediatek Inc. | Bias circuit and phase-locked loop circuit using the same |
JP2011118532A (ja) * | 2009-12-01 | 2011-06-16 | Seiko Instruments Inc | 定電流回路 |
TWI486741B (zh) * | 2013-07-16 | 2015-06-01 | Nuvoton Technology Corp | 參考電壓產生電路 |
CN106716833B (zh) * | 2014-09-29 | 2020-02-18 | 阿自倍尔株式会社 | 启动电路 |
US9851740B2 (en) * | 2016-04-08 | 2017-12-26 | Qualcomm Incorporated | Systems and methods to provide reference voltage or current |
CN108681358A (zh) * | 2018-05-17 | 2018-10-19 | 上海华虹宏力半导体制造有限公司 | 基准电流产生电路中的内部电源产生电路 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4051392A (en) * | 1976-04-08 | 1977-09-27 | Rca Corporation | Circuit for starting current flow in current amplifier circuits |
JPS59143407A (ja) * | 1983-02-07 | 1984-08-17 | Hitachi Ltd | バイアス発生回路及びそれを用いた定電流回路 |
US5109187A (en) * | 1990-09-28 | 1992-04-28 | Intel Corporation | CMOS voltage reference |
US5274323A (en) * | 1991-10-31 | 1993-12-28 | Linear Technology Corporation | Control circuit for low dropout regulator |
JPH05297969A (ja) | 1992-04-16 | 1993-11-12 | Toyota Motor Corp | バンドギャップ定電流回路 |
JPH0628048A (ja) | 1992-07-06 | 1994-02-04 | Fujitsu Ltd | 定電流電源回路 |
JPH07106869A (ja) * | 1993-09-30 | 1995-04-21 | Nec Corp | 定電流回路 |
JPH07121255A (ja) | 1993-10-27 | 1995-05-12 | Nec Corp | 定電流源回路 |
KR960004573B1 (ko) | 1994-02-15 | 1996-04-09 | 금성일렉트론주식회사 | 기동회로를 갖는 기준전압발생회로 |
JP3626521B2 (ja) * | 1994-02-28 | 2005-03-09 | 三菱電機株式会社 | 基準電位発生回路、電位検出回路および半導体集積回路装置 |
US5453679A (en) | 1994-05-12 | 1995-09-26 | National Semiconductor Corporation | Bandgap voltage and current generator circuit for generating constant reference voltage independent of supply voltage, temperature and semiconductor processing |
KR0139662B1 (ko) | 1995-04-27 | 1998-08-17 | 김광호 | 전원 밸런스 회로 |
JPH09114534A (ja) * | 1995-10-13 | 1997-05-02 | Seiko I Eishitsuku:Kk | 基準電圧発生回路 |
US5694073A (en) * | 1995-11-21 | 1997-12-02 | Texas Instruments Incorporated | Temperature and supply-voltage sensing circuit |
JP3540872B2 (ja) | 1995-11-24 | 2004-07-07 | 富士電機デバイステクノロジー株式会社 | 起動回路 |
US5754037A (en) * | 1996-07-30 | 1998-05-19 | Dallas Semiconductor Corporation | Digitally adaptive biasing regulator |
JPH1078827A (ja) | 1996-09-02 | 1998-03-24 | Yokogawa Electric Corp | Icのスタート回路 |
US5814980A (en) | 1996-09-03 | 1998-09-29 | International Business Machines Corporation | Wide range voltage regulator |
US5686824A (en) | 1996-09-27 | 1997-11-11 | National Semiconductor Corporation | Voltage regulator with virtually zero power dissipation |
KR100237623B1 (ko) | 1996-10-24 | 2000-01-15 | 김영환 | 기준 전압 회로의 전류 감지 스타트 업 회로 |
KR100302589B1 (ko) * | 1998-06-05 | 2001-09-22 | 김영환 | 기준전압발생기의스타트업회로 |
US6002244A (en) * | 1998-11-17 | 1999-12-14 | Impala Linear Corporation | Temperature monitoring circuit with thermal hysteresis |
-
2000
- 2000-02-08 JP JP2000030051A patent/JP3399433B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-07 DE DE60115593T patent/DE60115593T2/de not_active Expired - Lifetime
- 2001-02-07 EP EP02011077A patent/EP1237063B1/de not_active Expired - Lifetime
- 2001-02-07 DE DE60110363T patent/DE60110363T2/de not_active Expired - Lifetime
- 2001-02-07 EP EP02011078A patent/EP1237064B1/de not_active Expired - Lifetime
- 2001-02-07 DE DE60100318T patent/DE60100318T2/de not_active Expired - Lifetime
- 2001-02-07 US US09/778,066 patent/US6498528B2/en not_active Expired - Lifetime
- 2001-02-07 EP EP01102911A patent/EP1124170B1/de not_active Expired - Lifetime
- 2001-02-08 KR KR1020010006071A patent/KR100644496B1/ko not_active IP Right Cessation
-
2002
- 2002-12-02 US US10/307,446 patent/US6806764B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE60100318D1 (de) | 2003-07-10 |
EP1237063B1 (de) | 2005-12-07 |
EP1124170A1 (de) | 2001-08-16 |
EP1237064B1 (de) | 2005-04-27 |
DE60110363T2 (de) | 2005-10-06 |
EP1124170B1 (de) | 2003-06-04 |
KR20010078370A (ko) | 2001-08-20 |
JP3399433B2 (ja) | 2003-04-21 |
JP2001222332A (ja) | 2001-08-17 |
DE60115593D1 (de) | 2006-01-12 |
DE60115593T2 (de) | 2006-06-22 |
EP1237063A1 (de) | 2002-09-04 |
KR100644496B1 (ko) | 2006-11-10 |
DE60110363D1 (de) | 2005-06-02 |
US6498528B2 (en) | 2002-12-24 |
US6806764B2 (en) | 2004-10-19 |
US20030076160A1 (en) | 2003-04-24 |
US20010011920A1 (en) | 2001-08-09 |
EP1237064A1 (de) | 2002-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60100318T2 (de) | Referenzspannungsquelle mit Anlaufschaltkreis | |
DE69927663T2 (de) | Über- oder unterspannungstolerantes Transfergatter | |
DE3177289T2 (de) | Mos-transistorschaltung mit durchschlagschutz. | |
EP1493070B1 (de) | Schaltungsanordnung zur spannungsregelung | |
DE102007048455B4 (de) | Rücksetzen beim Einschalten | |
DE69727349T2 (de) | Spannungsreferenzquelle mit niedrigem Versorgungsspannungsbereich und aktivem Feedback für PLL | |
DE102004007620B4 (de) | Vorladeschaltkreis für die Inbetriebnahme eines DC-DC-Wandlers zur Spannungserhöhung | |
DE3889069T2 (de) | Verzögerungsschaltungen für integrierte Schaltungen. | |
DE102006031549A1 (de) | Bandabstandsreferenzschaltung mit einer Hochfahrschaltung und Verfahren zum Hochfahren einer Bandabstandsreferenzschaltung | |
DE60024793T2 (de) | Spannungspegel-detektorschaltung | |
DE19747124C2 (de) | Einschaltstromdetektorschaltung für eine Referenzspannungsschaltung | |
DE69005460T2 (de) | Stabiler Referenzspannungsgenerator. | |
DE10110273A1 (de) | Spannungsgenerator mit Standby-Betriebsart | |
DE69623754T2 (de) | Spannungsregler mit schneller Reaktionszeit und niedrigem Verbrauch und dazugehöriges Verfahren | |
DE69518813T2 (de) | Eine Referenzspannungsschaltung | |
DE102018200704A1 (de) | Elektrische Schaltung für den sicheren Hoch- und Runterlauf eines Verbrauchers | |
DE69517287T2 (de) | Pegelumsetzer | |
DE102009031144B4 (de) | Oszillatorschaltung und Verfahren zum Erzeugen eines Taktsignals | |
DE69114079T2 (de) | Konstantstromquellenschaltung vom Stromspiegeltyp mit geringer Abhängigkeit von der Versorgungsspannung. | |
DE102020120835A1 (de) | Spannungsgenerator | |
DE60218046T2 (de) | Anlaufschaltung | |
DE19630913B4 (de) | Schaltung zur Erfassung sowohl eines Normalbetriebs als auch eines Einbrennbetriebs einer Halbleitervorrichtung | |
DE112019003896B4 (de) | LDO-Spannungsreglerschaltung mit zwei Eingängen, Schaltungsanordnung und Verfahren mit einer derartigen LDO-Spannungsreglerschaltung | |
DE3630679C2 (de) | ||
DE69430525T2 (de) | Niedrige Verlustleistungsinitialisierungsschaltung, insbesondere für Speicherregister |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: PANASONIC CORP., KADOMA, OSAKA, JP |