CN106716833B - 启动电路 - Google Patents

启动电路 Download PDF

Info

Publication number
CN106716833B
CN106716833B CN201580051556.6A CN201580051556A CN106716833B CN 106716833 B CN106716833 B CN 106716833B CN 201580051556 A CN201580051556 A CN 201580051556A CN 106716833 B CN106716833 B CN 106716833B
Authority
CN
China
Prior art keywords
channel mos
mos transistor
current
circuit
constant current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580051556.6A
Other languages
English (en)
Other versions
CN106716833A (zh
Inventor
梶田徹矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azbil Corp
Original Assignee
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azbil Corp filed Critical Azbil Corp
Publication of CN106716833A publication Critical patent/CN106716833A/zh
Application granted granted Critical
Publication of CN106716833B publication Critical patent/CN106716833B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26Current mirrors
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/36Means for starting or stopping converters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Electronic Switches (AREA)

Abstract

以串联连接的P沟道MOS晶体管(P5)、P沟道MOS晶体管(P6)、以及N沟道MOS晶体管(N3)的电路作为电流路径(S3)。在恒流电路(100)启动后,使N沟道MOS晶体管(N3)导通,使动作电流(Ix)流入电流路径(S3),从而使N沟道MOS晶体管(N4)截止,切断启动电流(Is)。在启动电流(Is)切断后,由节点(V5)的电压(恒流电路(100)动作时的偏压)控制P沟道MOS晶体管(P6)的栅极电压,减小P沟道MOS晶体管(P5)的漏极‑源极间的电压(Vds),从而限制在电流路径(S3)流动的动作电流(Ix)。

Description

启动电路
技术领域
本发明涉及在电源电压供给开始时对生成恒定电流的恒流电路供给启动电流的启动电路。
背景技术
一直以来,在使用由于电流镜的源电阻所导致的电位差的恒流电路(恒流源)中,为了在电源电压供给开始时使其可靠地启动,设置启动电路,将启动电流从该启动电路供给至恒流电路。
〔向恒流电路供给启动电流的必要性〕
图5示出了使用由于电流镜的源电阻所导致的电位差的恒流电路的一例。该恒流电路101由N沟道MOS晶体管N1、N2,P沟道MOS晶体管P1、P2,以及电阻R1构成。在电源电压VDD的供给导线L1与接地导线L2之间,N沟道MOS晶体管N1、P沟道MOS晶体管P1以及电阻R1串联连接而形成第1电流路径S1,N沟道MOS晶体管N2与P沟道MOS晶体管P2串联连接而形成第2电流路径S2。
另外,在该恒流电路101中,N沟道MOS晶体管N1和N2的栅极彼此连接。P沟道MOS晶体管P1和P2的栅极彼此连接。N沟道MOS晶体管N2的漏极与栅极相互连接。P沟道MOS晶体管P1的漏极与栅极相互连接。
根据这样的电路构成,恒流电路101中形成有反馈电路,该反馈电路通过由N沟道MOS晶体管N1和N2构成的第1电流镜电路以及由P沟道MOS晶体管P1和P2构成的第2电流镜电路,使相同值的电流I流入第1电流路径S1和第2电流路径S2。以下,将流入第1电流路径S1的电流I称为“左侧电流镜电流IL”,将流入第2电流路径S2的电流I称为“右侧电流镜电流IR”。
在该恒流电路101中,以例如左侧电流镜电流IL和右侧电流镜电流IR稳定在0.5μA的方式,选择N沟道MOS晶体管N1和N2的晶体管尺寸以及电阻R1的电阻值。但是,如图6所示,在恒流电路101中,在电源电压VDD从零伏特的点启动时,除了在左侧电流镜电流IL与右侧电流镜电流IR相等之处稳定以外,在都没有电流流入的电流零点也有稳定点。在图6中,将在左侧电流镜电流IL与右侧电流镜电流IR相等之处稳定的稳定点表示为稳定点A,将都没有电流流入的电流零点表示为稳定点B。
通常,由于噪声、两个电流路径S1、S2的平衡,在电流零点稳定极为少见。但是,由于温度、工序、电源等条件,存在着在电流零点稳定的可能性,恒流电路101一旦在电流零点稳定的话,则不会再次上升。因此,仅在向恒流电路101的电源电压VDD的供给开始时,需要通过使电流强制地流动至N沟道MOS晶体管N2或者P沟道MOS晶体管P1,上升至稳定点A为止。用上升至该稳定点A的电流称为“启动电流”。另外,供给该启动电流的电路称为“启动电路”。
〔现有的启动电路〕
〔现有例1〕
在图7中示出了设置有现有的代表性的启动电路201的恒流电路102(现有例1)。
在该例中,恒流电路102由P沟道MOS晶体管P1、P2,N沟道MOS晶体管N1、N2,以及电阻R1构成。串联连接的P沟道MOS晶体管P1、N沟道MOS晶体管N1以及电阻R1在电源电压VDD的供给导线L1和接地导线L2之间形成第1电流路径S1。串联连接的P沟道MOS晶体管P2与N沟道MOS晶体管N2在电源电压VDD的供给导线L1和接地导线L2之间形成第2电流路径S2。
另外,在恒流电路102中,P沟道MOS晶体管P1和P2的栅极彼此连接。N沟道MOS晶体管N1和N2的栅极彼此连接。P沟道MOS晶体管P1的栅极与漏极相互连接。N沟道MOS晶体管N2的栅极与漏极相互连接。
启动电路201由N沟道MOS晶体管N3构成。即,启动电路201相对于恒流电路102通过以下方式构成:将其N沟道MOS晶体管N3的漏极连接在P沟道MOS晶体管P1的栅极与漏极的连接导线(节点V1)上,将N沟道MOS晶体管N3的源极连接在N沟道MOS晶体管N2的栅极与漏极的连接导线(节点V2)上,将N沟道MOS晶体管N3的栅极连接在P沟道MOS晶体管P1的漏极与N沟道MOS晶体管N1的漏极的连接导线(节点V3)上。
在设置有该启动电路201的恒流电路102中,在向恒流电路102的电源电压VDD的供给开始时,启动电流Is流至P沟道MOS晶体管P1、N沟道MOS晶体管N3、N沟道MOS晶体管N2的路径。
即,在向恒流电路102的电源电压VDD的供给开始时,在二极管连接的P沟道MOS晶体管P1、N沟道MOS晶体管N3的路径上中节点V2的电压(N沟道MOS晶体管N2的栅极电压)上升,因此N沟道MOS晶体管N2成为导通状态,电流可靠地流入N沟道MOS晶体管N2。
而且,在恒流电路102接受该启动电流Is的供给而启动,并且在P沟道MOS晶体管P1、N沟道MOS晶体管N1、电阻R1的路径S1流通左侧电流镜电流IL时,节点V3的电压,即,N沟道MOS晶体管N3的栅极电压下降,因此N沟道MOS晶体管N3成为截止状态,并切断向恒流电路102的启动电流Is的供给。
〔现有例2〕
在图8中示出了含有现有启动电路的其他例子的恒流电路(现有例2)。在该例子中,针对恒流电路102,设置有由逆变器电路INV1与N沟道MOS晶体管N3构成的启动电路202。
在该启动电路202中,N沟道MOS晶体管N3的漏极连接在P沟道MOS晶体管P1的栅极与P沟道MOS晶体管P2的栅极的连接导线(节点V1)上。N沟道MOS晶体管N3的源极连接在接地导线L2上。另外,N沟道MOS晶体管N3的栅极连接在逆变器电路INV1的输出侧。逆变器回路INV1的输入侧连接在N沟道MOS晶体管N1的栅极与N沟道MOS晶体管N2的栅极的连接导线(节点V2)上。
在设置有该启动电路202的恒流电路102中,在向恒流电路102的电源电压VDD的供给开始时,启动电流Is流至P沟道MOS晶体管P1、N沟道MOS晶体管N3的路径。
即,在向恒流电路102的电源电压VDD的供给开始时,N沟道MOS晶体管N3受到来自逆变器电路的高电平的栅极电压而成为导通状态,电流流入二极管连接的P沟道MOS晶体管P1、N沟道MOS晶体管N3的路径。由此,P沟道MOS晶体管P2成为导通状态,电流可靠地流入P沟道MOS晶体管P2。
而且,当恒流电路102接受该启动电流Is的供给而启动,并在P沟道MOS晶体管P2、N沟道MOS晶体管N2的路径流通右侧电流镜电流IR时,由于节点V2的电压上升,逆变器电路INV1的输出从高电平反转为低电平,因此N沟道MOS晶体管N3成为截止状态,切断向恒流电路102的启动电流Is的供给。
〔现有例3〕
在图9中示出了含有现有启动电路的其他例子的恒流电路(现有例3)(例如,参照专利文献1)。在该例子中,针对恒流电路102’,设置有由P沟道MOS晶体管P3以及N沟道MOS晶体管N3、N4构成启动电路203。
在该启动电路203中,P沟道MOS晶体管P3和N沟道MOS晶体管N3在电源电压VDD的供给导线L1与接地导线L2之间串联连接。P沟道MOS晶体管P3的栅极和N沟道MOS晶体管N3的栅极连接在N沟道MOS晶体管N1的栅极与N沟道MOS晶体管N2的栅极的连接导线(节点V3)上。
另外,N沟道MOS晶体管N4的栅极连接在P沟道MOS晶体管P3的漏极与N沟道MOS晶体管N3的漏极的连接导线(节点V1)上。N沟道MOS晶体管N4的漏极连接在P沟道MOS晶体管P1的漏极与N沟道MOS晶体管N1的漏极的连接导线(节点V2)上。N沟道MOS晶体管N4的源极接地。
此外,在该例子中的恒流电路102’中,P沟道MOS晶体管P1的漏极与栅极相互连接。另外,N沟道MOS晶体管N2的漏极与栅极相互连接。
在设有该启动电路203的恒流电路102’中,在向恒流电路102’的电源电压VDD的开始时,启动电流Is流入P沟道MOS晶体管P1、N沟道MOS晶体管N4的路径。
即,在投入电源之前,节点V1、V2、V3处于0V附近。因此,在向恒流电路102’的电源电压VDD的供给开始时,P沟道MOS晶体管P3成为导通状态,节点V1的电压,即,N沟道MOS晶体管N4的栅极电压上升,N沟道MOS晶体管N4成为导通状态。由此,电流流至二极管连接的P沟道MOS晶体管P1、N沟道MOS晶体管N4的路径,电流可靠地流入P沟道MOS晶体管P1。
而且,当恒流电路102’接受该启动电流Is的供给而启动,并且在电阻R1、P沟道MOS晶体管P2、N沟道MOS晶体管N2的路径流通右侧电流镜电流IR时,由于节点V3的电压(N沟道MOS晶体管N3的栅极电压)上升,因此N沟道MOS晶体管N3成为导通状态,电流Ix流入P沟道MOS晶体管P3、N沟道MOS晶体管N3的路径。由此,节点V1,即,N沟道MOS晶体管N4的栅极电压下降,N沟道MOS晶体管N4成为截止状态,切断向恒流电路102’的启动电流Is的供给。
此外,在该启动电路203中,P沟道MOS晶体管P3、N沟道MOS晶体管N3的路径成为第3电流路径S3,用于使N沟道MOS晶体管N4截止的电流Ix作为动作电流而流入该第3电流路径S3。为了维持N沟道MOS晶体管N4的截止状态,该动作电流Ix在恒流电路102’启动后也继续流通。
在图7所示的现有例1的启动电路201中,为了使恒流电路102正常动作,在恒流电路102启动后,必须使N沟道MOS晶体管N3截止,而切断向恒流电路102的启动电流Is的供给。
因此,在该启动电路201中,需要准确地设定P沟道MOS晶体管P1的栅极电压和N沟道MOS晶体管N2的栅极电压,且N沟道MOS晶体管N3的栅极电压要低于源极电压。
然而,在该启动电路201中,在想要扩宽恒流电路102的电源电压VDD的使用范围的情况下,例如在电源电压VDD预定5V~18V为止的动作的情况下,不能够设定P沟道MOS晶体管P1的栅极电压和N沟道MOS晶体管N2的栅极电压,以使N沟道MOS晶体管N3成为截止状态。由此,不能够在扩宽电源电压VDD的使用范围的情况下采用现有例1的启动电路201。
在图8所示出的现有例2的启动电路202中,使用逆变器电路INV1,使N沟道MOS晶体管N3导通/截止。在该启动电路202中,在恒流电路102的电源电压VDD的使用范围宽的情况下,不能够正确地设定逆变器回路INV1的阈值电压。因此,也不能够在扩宽电源电压VDD的使用范围的情况下采用现有例2的启动电路202。
此外,也存在如下方法:在图8中,使用N沟道MOS晶体管N4(未图示)代替逆变器电路INV1,将该N沟道MOS晶体管N4的漏极经由电阻连接在电源电压VDD上。但是,在启动后为了使N沟道MOS晶体管N3的栅极电压成为低电平,必须使该电阻为相当的高电阻从而减小N沟道MOS晶体管N4的漏极电流。由于在集成电路上实现高电阻需要大的面积,成本变高,因此该方法也不理想。
在图9所示出的现有例3的启动电路203中,由于将P沟道MOS晶体管P3的栅极连接在节点V3上,与将P沟道MOS晶体管P3的栅极接地的情况相比较,能够减小P沟道MOS晶体管P3的栅极-源极间电压Vgs。
因此,P沟道MOS晶体管P3的电流供给能力变小,即使电源电压VDD变高,节点V1的电压也不会大幅上升,与将P沟道MOS晶体管P3的栅极接地的情况相比,能够更加准确地使N沟道MOS晶体管N4成为截止状态。
然而,在该现有例3的启动电路203中,电源电压VDD上升的量是有限度的。即,如果电源电压VDD上升的话,P沟道MOS晶体管P3的栅极-源极间电压Vgs扩大,所以流过P沟道MOS晶体管P3的电流增加。其结果,有时节点V1的电压(N沟道MOS晶体管N4的栅极电压)上升,不能够使N沟道MOS晶体管N4成为截止状态。因此,也不能够在扩宽电源电压VDD的使用范围的情况下采用现有例3的启动电路203。
现有技术文献
专利文献
专利文献1:日本特开2002-64374号公报
发明内容
发明要解决的问题
本发明正是为了解决这样的问题而完成的,其目的在于,提高一种能够扩宽电源电压使用范围的启动电路。
解决问题的技术手段
为了达到这样目的,本发明为在电源电压供给开始时对接受电源电压的供给而生成恒定电流的恒流电路供给启动电流的启动电路,该启动电路的特征在于,包括:开关元件,其在电源电压供给开始时导通并将启动电流供给至恒流电路;以及启动电流切断电路,其在恒流电路启动后,使开关元件断开,从而切断向恒流电路的启动电流的供给,启动电流切断电路包括:电流路径,其流入用于使开关元件断开的电流作为动作电流;以及动作电流限制元件,其在通过动作电流流入电流路径来使开关元件断开后,限制流入该电流路径的动作电流。
根据本发明,在电源电压供给开始时使开关元件导通,并且将启动电流供给至恒流电路。而且,在恒流电路接受该启动电流的供给而启动之后,动作电流流入电流路径而使开关元件断开,并切断向恒流电路的启动电流的供给。在本发明中,在该开关元件断开后,限制流入电流路径的动作电流。
在本发明中,在开关元件断开后,限制在电流路径流动的动作电流。即,在开关元件断开后,在电流路径流动的动作电流变小。由此,针对宽范围的电源电压,电流路径中节点的电压不会超过开关元件的阈值电压,能够可靠地使开关元件成为断开状态。
发明的效果
根据本发明,设置开关元件以及启动电流切断电路,该开关元件在电源电压供给开始时导通并将启动电流供给至恒流电路,该启动电流切断电路在恒流电路启动后,使开关元件断开,从而切断向恒流电路的启动电流的供给,并且由如下构成启动电流切断电路:电流路径,其流通用于使开关元件断开的电流作为动作电流;以及动作电流限制元件,在通过动作电流流至电流路径而使开关元件断开后,限制在该电流路径流动的动作电流,由此在开关元件断开后,限制在电流路径中流动的动作电流,针对宽范围的电源电压,电流路径中节点的电压也不会超过开关元件的阈值电压,能够可靠地使开关元件成为断开状态,能够扩宽电源电压的使用范围。
附图说明
图1为表示含有本发明一实施例所涉及的启动电路的恒流电路的图。
图2A为表示在具有本实施例所涉及的启动电路的情况下的恒流电路启动时的电流镜电流变化的图。
图2B为表示在没有本实施例所涉及的启动电路的情况下的恒流电路启动时的电流镜电流变化的图。
图3A为表示含有本实施例所涉及的启动电路的恒流电路启动时的电流镜电流、动作电流以及启动电流的变化的图。
图3B为表示含有本实施例所涉及的启动电路的恒流电路启动时的电流镜电流、动作电流以及启动电流的变化的图。
图4为表示含有本实施例所涉及的启动电路的恒流电路的其他电路构成的图。
图5为表示利用由电流镜的源电阻导致的电位差的恒流电路的一例的图。
图6为表示图5所示的恒流电路中的两个稳定点的图。
图7为表示含有现有的启动电路的恒流电路(现有例1)的图。
图8为表示含有现有的启动电路的另一个例子的恒流电路(现有例2)的图。
图9为表示含有现有的启动电路的其他例子的恒流电路(现有例3)的图。
具体实施方式
以下,根据附图详细地说明本发明的实施例。图1为表示含有本发明一实施例所涉及的启动电路的恒流电路的图。
在图1中,恒流电路100由P沟道MOS晶体管P1~P4,N沟道MOS晶体管N1、N2,以及电阻R1构成。串联连接的P沟道MOS晶体管P1、P沟道MOS晶体管P3、N沟道MOS晶体管N1以及电阻R1连接在电源电压VDD的供给导线L1与接地导线L2之间,形成第1电流路径S1。串联连接的P沟道MOS晶体管P2、P沟道MOS晶体管P4以及N沟道MOS晶体管N2连接在电源电压VDD的供给导线L1与接地导线L2之间,形成第2电流路径S2。
另外,在该恒流电路100中,P沟道MOS晶体管P1和P2的栅极彼此连接。P沟道MOS晶体管P3与P4的栅极彼此连接。N沟道MOS晶体管N1与N2的栅极彼此连接。P沟道MOS晶体管P1的栅极与漏极相互连接。P沟道MOS晶体管P3的栅极与漏极相互连接。N沟道MOS晶体管N2的栅极与漏极相互连接。
在图1中,恒流电路100所设置的本实施例的启动电路200由P沟道MOS晶体管P5、P6,N沟道MOS晶体管N3、N4构成。由P沟道MOS晶体管P5、P沟道MOS晶体管P6以及N沟道MOS晶体管N3组成的串联电路S3连接在电源电压VDD的供给导线L1与接地导线L2之间。
在该启动电路200中,将N沟道MOS晶体管N4的漏极连接在P沟道MOS晶体管P3的栅极与漏极的连接导线(节点V1)上,将N沟道MOS晶体管N4的源极连接在P沟道MOS晶体管P4的漏极与N沟道MOS晶体管N2的漏极的连接导线(节点V2)上,将N沟道MOS晶体管N4的栅极连接在P沟道MOS晶体管P6的漏极与N沟道MOS晶体管N3的漏极的连接导线(节点V3)上。
另外,在该启动电路200中,将P沟道MOS晶体管P5的栅极连接在P沟道MOS晶体管P6的漏极与N沟道MOS晶体管N3的漏极的连接导线(节点V4)上,将P沟道MOS晶体管P6的栅极连接在N沟道MOS晶体管N4的漏极与节点V1的连接导线(节点V5)上,将N沟道MOS晶体管N3的栅极连接在P沟道MOS晶体管P4的漏极与N沟道MOS晶体管N2的漏极的连接导线(节点V6)上。
在该启动电路200中,由设置在电源电压VDD的供给导线L1与接地导线L2之间的P沟道MOS晶体管P5、P沟道MOS晶体管P6、以及N沟道MOS晶体管N3组成的串联电路S3相当于本发明所称的“电流路径”(以下,将该串联电路S3称为“第3电流路径S3”),P沟道MOS晶体管P5相当于“第1晶体管”,P沟道MOS晶体管P6相当于“第2晶体管”。另外,N沟道MOS晶体管N4相当于本发明所称的“开关元件”,P沟道MOS晶体管P6相当于“动作电流限制元件”,包含P沟道MOS晶体管P5、P沟道MOS晶体管P6以及N沟道MOS晶体管N3的第3电流路径S3的电路构成CB相当于“启动电流切断电路”。将该电路构成CB称为启动电流切断电路。
在该启动电路200中,经由N沟道MOS晶体管N4,将恒流电路100启动时的启动电流Is供给至N沟道MOS晶体管N2。将N沟道MOS晶体管N4的源极连接在N沟道MOS晶体管N2的栅极(漏极),以便在启动后尽快地使N沟道MOS晶体管N4称为截止状态。由N沟道MOS晶体管N3进行在启动后使N沟道MOS晶体管N4成为截止状态的动作。
从二极管连接的P沟道MOS晶体管P5供给该N沟道MOS晶体管N3的漏极电流。但是,单纯地仅将P沟道MOS晶体管P5二极管连接的话,在电源电压VDD为18V时,N沟道MOS晶体管N3的漏极电流增大。为了减少该N沟道MOS晶体管N3的漏极电流,虽然能够想到增大N沟道MOS晶体管N3的晶体管尺寸的L长,但是由于芯片尺寸增大对成本具有影响。
在此,在本实施例中,在恒流电路100启动后,通过由P沟道MOS晶体管P6减小P沟道MOS晶体管P5的漏极-源极间的电压Vds,将P沟道MOS晶体管P5从饱和区域改变为线性区域的使用,从而限制流入P沟道MOS晶体管P5的电流,并限制流入N沟道MOS晶体管N3的漏极电流。
该启动电路200的电源供给开始时的动作如以下所述。
首先,由于N沟道MOS晶体管N2的电流为零的状态,为了使该电流从零状态上升,作成从电源电压VDD的供给导线L1,经由P沟道MOS晶体管P1、P3、N沟道MOS晶体管N4、N沟道MOS晶体管N2,直至接地导线L2的电流路径。在此,N沟道MOS晶体管N4的栅极电压在恒流电路100启动后马上经由P沟道MOS晶体管P5被吸引至电源侧。由此,N沟道MOS晶体管N4成为导通状态,P沟道MOS晶体管P3的栅极(节点V1)与N沟道MOS晶体管N2的栅极(节点V2)连接。
即,在投入电源之前,节点V1~V6处于0V附近。因此,在向恒流电路100的电源电压VDD供给开始时,P沟道MOS晶体管P5、P6成为导通,节点V3的电压,即N沟道MOS晶体管N4的栅极电压上升,N沟道MOS晶体管N4导通。由此,启动电流Is流入由P沟道MOS晶体管P1、P沟道MOS晶体管P3、N沟道MOS晶体管N4、以及N沟道MOS晶体管N2组成的路径。
一旦电流流入N沟道MOS晶体管N2的话,则恒流电路100作为电流镜而动作,因此流入含有P沟道MOS晶体管P2、P沟道MOS晶体管P4、N沟道MOS晶体管N2的第2电流路径S2的电流镜电流IR成为由晶体管尺寸与电阻值确定的电流值。此时,通过N沟道MOS晶体管N3的栅极电压上升,N沟道MOS晶体管N3导通,并且对N沟道MOS晶体管N3进行尺寸设定,以便能够比从P沟道MOS晶体管P5供给的电流大地进行驱动,由此,N沟道MOS晶体管N4作为开关的动作停止。
即,恒流电路100接受启动电流Is的供给而启动时,由于流入第2电流路径S2的电流镜电流IR,节点V6的电压,即N沟道MOS晶体管N3的栅极电压上升,N沟道MOS晶体管N3导通。由此,以P沟道MOS晶体管P5、P沟道MOS晶体管P6、N沟道MOS晶体管N3的路径作为第3电流路径S3而流入动作电流Ix。因此,节点V3的电压(N沟道MOS晶体管N4的栅极电压)下降,N沟道MOS晶体管N4截止,并切断向恒流电路100的启动电流Is的供给。
为了使该启动电路200以较宽的电源电压动作,若仅以该晶体管尺寸来确定N沟道MOS晶体管N3,以使得与P沟道MOS晶体管P5的电流值相比,N沟道MOS晶体管N3的电流驱动能力增高,则波动误差会增大。在此,在本实施例中,通过由恒流电路100动作时的偏压控制P沟道MOS晶体管P6的栅极电压,来减小P沟道MOS晶体管P5的漏极-源极间的电压Vds。P沟道MOS晶体管P5通过减小漏极-源极间的电压Vds从而进入线性区域,限制在此处流动的电流。
即,当动作电流Ix流入第3电流路径S3,N沟道MOS晶体管N4截止时,节点V5的电压(P沟道MOS晶体管P6的栅极电压)成为由流入P沟道MOS晶体管P1、P沟道MOS晶体管P3、N沟道MOS晶体管N1、电阻R1的路径,即第1电流路径S1的电流镜电流IL规定的电压(恒流电路100动作时的偏压)。由此,减小P沟道MOS晶体管P6的栅极-源极间的电压Vgs,并增高P沟道MOS晶体管P6的源极电位,从而减小P沟道MOS晶体管P5的漏极-源极间的电压Vds,P沟道MOS晶体管P5进入线性区域,限制在P沟道MOS晶体管P5流动的电流。
如此,N沟道MOS晶体管N4截止后,流入N沟道MOS晶体管N3的漏极电流受到限制,即流入第3电流路径S3的动作电流Ix受到限制,并且针对宽范围的电源电压VDD,第3电流路径S3中的节点V3的电压(N沟道MOS晶体管N4的栅极电压)不会超过N沟道MOS晶体管N4的阈值电压,能够可靠地使N沟道MOS晶体管N4为截止状态。
即,恒流电路100启动后,由于需要使N沟道MOS晶体管N4始终截止,因此使动作电流Ix始终流入第3电流路径S3。在这种情况下,在本实施例中,由于通过P沟道MOS晶体管P6来限制P沟道MOS晶体管P5的电流,减小了流入第3电流路径S3的动作电流Ix。由此,针对宽范围的电源电压VDD,第3电流路径S3中的节点V3的电压不会超过N沟道MOS晶体管N4的阈值电压,可靠地使N沟道MOS晶体管N4为截止状态。
如此,本实施例的启动电路200中,在使N沟道MOS晶体管N4截止而切断向恒流电路100的启动电流Is之后,限制流入第3电流路径S3的动作电流Ix,针对宽范围的电源电压VDD,第3电流路径S3中的节点V3的电压不会超过N沟道MOS晶体管N4的阈值电压,可靠地使N沟道MOS晶体管N4为截止状态,并能够拓宽电源电压VDD的使用范围。另外,在本实施例中,由于限制流入第3电流路径S3的动作电流Ix,因此消耗电力变少。另外,能够减小N沟道MOS晶体管N3的尺寸,并也能够谋求成本下降。
〔模拟实验结果〕
为了确认本实施例所涉及的启动电路200的效果,同时对启动电路200的有无进行了模拟实验。首先,进行DC分析,即分析以DC方式从0V到18V给予电源电压VDD时的、流入恒流电路100的电流。
图2A示出了具有启动电路200情况下的电流镜电流IL、IR,图2B示出了没有启动电路200的情况下的电流镜电流IL、IR。另外,在图2A中,也一并示出了流入第3电流路径S3的动作电流Ix。
正如看到的图2A、图2B中的电流镜电流IL、IR的波形,在有无启动电路200上没有差别。即,可知启动电路200对启动后的恒流电路100的电流值没有影响。
然后,进行使电源电压VDD从0V到18V随时间变化时的附加有启动电路200的恒流电路100的瞬态分析。在此,进行将电源电压VDD以100μs的时间上升的瞬态分析。图3A示出了启动后的电流镜电流IL、IR以及动作电流Ix,图3B示出了刚启动后的启动电流Is。
通过使启动电路200的N沟道MOS晶体管N4导通,流入启动电流Is从而恒流电路100启动,其结果,N沟道MOS晶体管N3导通。能够确认:由于该N沟道MOS晶体管N3的导通,N沟道MOS晶体管N4截止,切断向恒流电路100的启动电流Is的供给,并且由接受此时的来自恒流电路100的偏压作为栅极电压的P沟道MOS晶体管P6,限制流过第3电流路径S3的动作电流Ix。
此外,在上述的实施例中,使说明容易理解,示出了含有启动电路200的恒流电路100的电路构成的最简单的形式,但是更实际地,为了使电流镜的特性提高,也能够使N沟道MOS晶体管为共源共栅型。在图4中,示出了在恒流电路100中使用共源共栅型的N沟道MOS晶体管的情况下的电路构成。
在图4中,对与图3相同的晶体管赋予相同的符号。在图4中,为了扩宽电源电压VDD的动作范围,恒流电路100为熟知的共源共栅型的电流镜电路。在该恒流电路100中,将串联连接P沟道MOS晶体管P7、N沟道MOS晶体管N8、以及N沟道MOS晶体管N7的电路连接在电源电压VDD的供给导线L1与接地导线L2之间,由P沟道MOS晶体管P7设定P沟道MOS晶体管P3的栅极电压。另外,通过增加N沟道MOS晶体管N5和N6,提高作为电流镜的输出电阻,从而减小电源电压VDD变动的影响。另外,将N沟道MOS晶体管N1的栅极与N沟道MOS晶体管N2的栅极的连接点的电压以及N沟道MOS晶体管N5的栅极与N沟道MOS晶体管N6的栅极的连接点的电压作为偏压,给予至N沟道MOS晶体管N7以及N8的栅极。另外,P沟道MOS晶体管P1的栅极连接在P沟道MOS晶体管P3的漏极上以代替P沟道MOS晶体管P1的栅极连接P沟道MOS晶体管P1的漏极而进行二极管连接。另外P沟道MOS晶体管P3的栅极连接在P沟道MOS晶体管P7的漏极上。
在该电路构成中,启动电流Is流入P沟道MOS晶体管P7、N沟道MOS晶体管N4、N沟道MOS晶体管N6、N沟道MOS晶体管N2的路径,与图3同样地动作电流Ix流入P沟道MOS晶体管P5、P沟道MOS晶体管P6、N沟道MOS晶体管N3的路径。
图4所示的电路构成为扩宽电源电压VDD的设定范围、降低由电源变动导致的电流变动的改良,并由此在启动电流的路径上具有变化,但是稳态动作后不流入启动电流、也使该切断电流降低这样的本发明的动作并没有本质上的任何改变。
〔实施例的扩张〕
以上,参照实施例对本发明进行了说明,但是本发明并不限定于上述实施例中。能够在本发明的技术思想的范围内,对本发明的构成、细节进行本领域技术人员能够理解的各种变更。
产业上的利用可能性
本发明能够作为在电源电压供给开始时对生成恒定电流的恒流电路供给启动电流的启动电路加以利用。
符号说明
100…恒流电路,200…启动电路,P1~P6…P沟道MOS晶体管,N1~N4…N沟道MOS晶体管,S1…第1电流路径,S2…第2电流路径,S3…第3电流路径,CB…启动电流切断电路,V1~V6…节点,L1…电源供给导线,L2…接地导线。

Claims (2)

1.一种启动电路,其为在电源电压供给开始时对接受所述电源电压的供给而生成恒定电流的恒流电路供给启动电流的启动电路,所述启动电路的特征在于,包括:
开关元件,其在所述电源电压供给开始时导通,并将所述启动电流供给至所述恒流电路;以及
启动电流切断电路,其在所述恒流电路启动后,使所述开关元件断开,从而切断向所述恒流电路的所述启动电流的供给,
所述启动电流切断电路具有:
电流路径,其流入用于使所述开关元件断开的电流作为动作电流;以及
动作电流限制元件,其在通过所述动作电流流入所述电流路径来使所述开关元件断开后,限制流至该电流路径的所述动作电流,
所述动作电流限制元件在所述开关元件断开后,接受所述恒流电路动作时的偏压,从而限制流入所述电流路径的所述动作电流,
所述电流路径包括串联连接的第1晶体管和第2晶体管,
所述动作电流限制元件为所述电流路径中的所述第2晶体管,
在所述第1晶体管和所述第2晶体管之间,
所述第1晶体管的栅极连接在所述第2晶体管的漏极上,所述第1晶体管的漏极连接在所述第2晶体管的源极上,所述恒流电路的动作时的偏压被给予至所述第2晶体管的栅极。
2.如权利要求1所述的启动电路,其特征在于,
所述开关元件为晶体管。
CN201580051556.6A 2014-09-29 2015-08-31 启动电路 Active CN106716833B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-198156 2014-09-29
JP2014198156 2014-09-29
PCT/JP2015/074621 WO2016052042A1 (ja) 2014-09-29 2015-08-31 スタートアップ回路

Publications (2)

Publication Number Publication Date
CN106716833A CN106716833A (zh) 2017-05-24
CN106716833B true CN106716833B (zh) 2020-02-18

Family

ID=55630088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580051556.6A Active CN106716833B (zh) 2014-09-29 2015-08-31 启动电路

Country Status (4)

Country Link
US (1) US9960762B2 (zh)
JP (1) JP6329633B2 (zh)
CN (1) CN106716833B (zh)
WO (1) WO2016052042A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110502060B (zh) * 2018-05-18 2021-04-23 华润微集成电路(无锡)有限公司 恒定电流启动电路
US11031933B2 (en) * 2019-02-22 2021-06-08 Texas Instruments Incorporated Enhancement mode startup circuit with JFET emulation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356064B1 (en) * 1999-11-22 2002-03-12 Nec Corporation Band-gap reference circuit
TW200821793A (en) * 2006-04-18 2008-05-16 Atmel Corp Power efficient startup circuit for activating a bandgap reference circuit
CN103166604A (zh) * 2013-01-29 2013-06-19 嘉兴联星微电子有限公司 一种低功耗片内时钟产生电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3399433B2 (ja) * 2000-02-08 2003-04-21 松下電器産業株式会社 基準電圧発生回路
JP3611100B2 (ja) * 2000-02-29 2005-01-19 シャープ株式会社 安定化電源回路および安定化電源用デバイス
JP2002064374A (ja) 2000-08-23 2002-02-28 Mitsubishi Electric Corp 定電流発生回路および定電圧発生回路
JP2006121448A (ja) 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 電流源回路
CN101577481B (zh) * 2009-03-27 2012-06-27 Bcd半导体制造有限公司 一种开关电源的零电流启动电路及方法
JP5316903B2 (ja) * 2010-11-30 2013-10-16 ブラザー工業株式会社 電源システム及び画像形成装置
JP5589827B2 (ja) * 2010-12-24 2014-09-17 サンケン電気株式会社 起動回路、スイッチング電源用ic及びスイッチング電源装置
JP5694850B2 (ja) 2011-05-26 2015-04-01 株式会社メガチップス スタートアップ回路
US9337720B2 (en) * 2014-01-06 2016-05-10 Bel Fuse (Macao Commercial Offshore) Limited Switching power supply startup circuit having normally on emitter-switched current source

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356064B1 (en) * 1999-11-22 2002-03-12 Nec Corporation Band-gap reference circuit
TW200821793A (en) * 2006-04-18 2008-05-16 Atmel Corp Power efficient startup circuit for activating a bandgap reference circuit
CN103166604A (zh) * 2013-01-29 2013-06-19 嘉兴联星微电子有限公司 一种低功耗片内时钟产生电路

Also Published As

Publication number Publication date
US9960762B2 (en) 2018-05-01
CN106716833A (zh) 2017-05-24
WO2016052042A1 (ja) 2016-04-07
JP6329633B2 (ja) 2018-05-23
JPWO2016052042A1 (ja) 2017-06-22
US20170230044A1 (en) 2017-08-10

Similar Documents

Publication Publication Date Title
US7755419B2 (en) Low power beta multiplier start-up circuit and method
US7764123B2 (en) Rail to rail buffer amplifier
CN112527042B (zh) 衬底偏压产生电路
KR102537312B1 (ko) 기준 전압 회로 및 반도체 장치
US9660651B2 (en) Level shift circuit
KR100848740B1 (ko) 기준 전압 회로
CN106716833B (zh) 启动电路
JP2005222301A (ja) 定電流回路
US9798346B2 (en) Voltage reference circuit with reduced current consumption
US20140253194A1 (en) Load switch
KR20180018759A (ko) 스타트-업 회로들
CN111585552A (zh) 输出驱动器电路
CN106873691B (zh) 稳压器
JP7396774B2 (ja) 論理回路
CN113672014A (zh) 启动电路、带隙基准电路和通信终端
KR20170076497A (ko) 드라이브 회로
KR100863529B1 (ko) 연산 증폭기 회로
US9712152B2 (en) Circuit for controlling power supply
US10243526B1 (en) Self-biased operational transconductance amplifier-based reference circuit
US10634712B2 (en) Current sensing circuit for sensing current flowing through load switch
JP2005332164A (ja) バイアス回路
US7312601B2 (en) Start-up circuit for a current generator
US10101760B1 (en) Power-on control circuit and input/output control circuit
CN116136704A (zh) 电流源电路
CN110888486A (zh) 恒流电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant