JP2005332164A

JP2005332164A - バイアス回路

Info

Publication number: JP2005332164A
Application number: JP2004149346A
Authority: JP
Inventors: Showa Fukuda; 将和福田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2004-05-19
Filing date: 2004-05-19
Publication date: 2005-12-02

Abstract

【課題】定電流源を起動後は起動電流を流さないようにするバイアス回路の提供。
【解決手段】電源３とアースの間にトランジスタ１０、１１を縦列接続し、トランジスタ１０のゲートを定電流源４のトランジスタ１３，１４，１５、１６のゲートに接続する。トランジスタ１１のゲートに起動信号を供給する。トランジスタ１０、１１の接続点を起動電流生成用トランジスタ１２のゲートに接続し、トランジスタ１２のソースを電源３に接続する。トランジスタ１２のドレインをトランジスタ１７に接続する。トランジスタ１１のゲートに起動信号が入力されたとき、トランジスタ１２のゲート電圧をアースレベルに下げ、起動電流を供給し定電流源４を起動する。トランジスタ１７が定電流を生成すると共に、トランジスタ１３，１４，１５、１６のゲート電圧が下降し、トランジスタ１０、１１の接続点電圧が所定の電圧まで上がり、ランジスタ１２をオフする。定電流源４の起動後、この起動電流は供給しない。
【選択図】図１

Description

本発明は、演算増幅器等のアナログ回路に使用して好適な定電流源を用いてなるバイアス回路に関する。

一般に演算増幅回路等のアナログ回路においては、その動作点を決定するために定電流源を用いてなるバイアス回路が使用されている。
このアナログ回路の用途によっては、電源電圧を供給した状態で動作を一時的に停止させて動作待機状態にし、このアナログ回路の再起動時には急速な立ち上げが必要な場合がある。

従来、この種の定電流源を用い起動回路によって起動する図３に示す如き、バイアス回路がある（特許文献１参照）。図３において、１ａは起動回路１を構成するＰチャンネルのＭＯＳ電界効果トランジスタ（以下ＭＯＳＦＥＴと称す。）を示し、また、２は起動信号が供給される起動信号入力端子を示す。この起動信号入力端子２に供給される起動信号をこの起動回路１を構成するＭＯＳＦＥＴ１ａのゲートに供給する。

このＭＯＳＦＥＴ１ａのソースを直流電源ＶＤＤが供給される電源端子３に接続する。５は定電流源４を構成するＰチャンネルのＭＯＳＦＥＴを示し、このＭＯＳＦＥＴ５のソースを電源端子３に接続し、このＭＯＳＦＥＴ５のドレインをＮチャンネルのＭＯＳＦＥＴ６のドレインに接続し、このＭＯＳＦＥＴ６のソースを接地する。

また、起動回路を構成するＭＯＳＦＥＴ１ａのドレインをＭＯＳＦＥＴ５及び６の夫々のドレインの接続点に接続する。またＭＯＳＦＥＴ５のゲートをダイオード構成のＰチャンネルのＭＯＳＦＥＴ７のゲートに接続し、このＭＯＳＦＥＴ７のソースを電源端子３に接続すると共に、このＭＯＳＦＥＴ７のドレインをＮチャンネルのＭＯＳＦＥＴ８のドレインに接続する。この場合、ＭＯＳＦＥＴ５とＭＯＳＦＥＴ７とでカレントミラー回路を構成する。

またＭＯＳＦＥＴ８のゲートをＭＯＳＦＥＴ５及び６の夫々のドレインの接続点に接続し、このＭＯＳＦＥＴ８のソースを電流調整用の抵抗器９を介して接地（アース）し、このＭＯＳＦＥＴ８のソース及び抵抗器９の接続点をＭＯＳＦＥＴ６のゲートに接続する。この図３においては、ＭＯＳＦＥＴ５、６、７、８及び抵抗器９で定電流源を構成する。

斯る、図３に示す如き従来のバイアス回路において、起動信号入力端子２に定電流源４の起動信号が入力されたときは、起動回路１を構成するＭＯＳＦＥＴ１ａを介してＭＯＳＦＥＴ６に起動電流が流れ、ＭＯＳＦＥＴ６のドレイン−ソース間電流が飽和領域に達したところで、ＭＯＳＦＥＴ６及び８と抵抗器９により定電流が形成される。
特開２００１−３２６５３５号公報

然しながら、図３に示す如き、従来のバイアス回路においては、起動回路１のＭＯＳＦＥＴ１ａからの起動電流は定電流が形成された後もＭＯＳＦＥＴ６に流れ続け、このバイアス回路の無効電流となる不都合がある。

またこの無効電流を小さくするには、ＭＯＳＦＥＴ１ａのゲート長を長くする必要があり、このＭＯＳＦＥＴ１ａのトランジスタサイズを大きくする必要があると共に、この起動電流を小さくしたときには起動時間が長くなってしまう不都合がある。

本発明は、斯る点に鑑み定電流源を起動した後は起動電流を流さないようにすることを目的とする。

本発明バイアス回路は、電源とアースとの間にＰチャンネルの第１のトランジスタ及びＮチャンネルの第２のトランジスタを縦列接続すると共にこの第１のトランジスタのゲートを定電流源を構成するＰチャンネルの第６、第７、第８及び第１０のトランジスタのゲートに接続し、この第２のトランジスタのゲートに起動信号を供給するようにし、この第１及び第２のトランジスタの夫々のドレインの接続点を起動電流生成用のＰチャンネルの第３のトランジスタのゲートに接続し、この第３のトランジスタのソースを電源に接続し、この第３のトランジスタのドレインを起動させたいＮチャンネルの第１１のトランジスタに接続し、この第２のトランジスタのゲートに起動信号が入力されたとき、この第３のトランジスタのゲート電圧をアースレベルまで下げ、この電源よりこの第３のトランジスタを介してこの第１１のトランジスタに起動電流を供給して定電流源を起動し、この第１１のトランジスタが飽和領域に達し、定電流を生成すると共に、このときこの第６、第７、第８及び第１０のトランジスタのゲート電圧が電源電圧であったのから下降し、この第１及び第２のトランジスタの夫々のドレインの接続点の電圧がこのアースレベルより所定の電圧まで上がり、この第３のトランジスタをオフし、その後第１１のトランジスタに起動電流の供給を止め、この定電流源の起動後はこの起動電流を供給しないようにしたものである。

本発明によれば、定電流源の起動後は起動電流を供給しないようにしたので、無効電流をなくすことができる。

以下、図１及び図２を参照して本発明バイアス回路を実施するための最良の形態の例につき説明する。図１において図３に対応する部分には同一符号を付して示す。

図１例においては、電源とアースとの間にＰチャンネルのＭＯＳＦＥＴ１０及びＮチャンネルのＭＯＳＦＥＴ１１を縦列接続する。即ち、ＭＯＳＦＥＴ１０のソースを直流電圧ＶＤＤが供給される電源端子３に接続し、このＭＯＳＦＥＴ１０のドレインをＭＯＳＦＥＴ１１のドレイン接続し、このＭＯＳＦＥＴ１１のソースを接地（アース）する。

このＭＯＳＦＥＴ１０及び１１の夫々のドレインの接続点を起動電流生成用のＰチャンネルのＭＯＳＦＥＴ１２のゲートに接続し、このＭＯＳＦＥＴ１２のソースを電源端子３に接続し、またＭＯＳＦＥＴ１１のゲートに後述する定電流源４を起動する起動信号を入力する起動信号入力端子２を接続する。本例においては、このＭＯＳＦＥＴ１０，１１及び１２で起動回路１を構成する。

本例においては、ＭＯＳＦＥＴ１０のゲートを定電流源４を構成するＰチャンネルのＭＯＳＦＥＴ１３，１４，１５及び１６の夫々のゲートに接続する。この場合定電流源４の定電流が起動したときに、ＭＯＳＦＥＴ１３，１４，１５及び１６のゲート電圧をこのＭＯＳＦＥＴ１０のゲートにフィードバックする経路を構成する。また、ＭＯＳＦＥＴ１５はゲートとドレインとが接続されたダイオード構成とし、ＭＯＳＦＥＴ１５とＭＯＳＦＥＴ１３，１４及び１６と夫々カレントミラー回路を構成する。

また、起動回路１を構成するＭＯＳＦＥＴ１２のドレインを定電流源４を構成するＮチャンネルのＭＯＳＦＥＴ１７のドレインに接続する。

またＭＯＳＦＥＴ１３のソースをＰチャンネルのＭＯＳＦＥＴ１８のドレインに接続し、このＭＯＳＦＥＴ１８のソースを電源端子３に接続し、またＭＯＳＦＥＴ１４のソースをＰチャンネルのＭＯＳＦＥＴ１９のドレインに接続し、このＭＯＳＦＥＴ１９のソースを電源端子３に接続し、またＭＯＳＦＥＴ１６のソースをＰチャンネルのＭＯＳＦＥＴ２０のドレインに接続し、このＭＯＳＦＥＴ２０のソースを電源端子３に接続する。

このＭＯＳＦＥＴ１８，１９及び２０の夫々のゲートを互に接続し、このＭＯＳＦＥＴ１８及び１９の夫々のゲートの接続点をＭＯＳＦＥＴ１４のドレインに接続し、このＭＯＳＦＥＴ１９はＭＯＳＦＥＴ１８及び２０と夫々カレントミラー回路を構成する。

またＭＯＳＦＥＴ１３，１４，１５及び１６の夫々のドレインをＮチャンネルのＭＯＳＦＥＴ１７，２１，２２及び２３の夫々のドレインに接続し、ＭＯＳＦＥＴ２３のソースを接地する。このＭＯＳＦＥＴ１７，２１，２２及び２３の夫々のゲートを互に接続すると共にＭＯＳＦＥＴ２３のドレインとゲートとを接続してダイオード構成とし、このＭＯＳＦＥＴ２３とＭＯＳＦＥＴ１７，２１及び２２とを夫々カレントミラー回路構成とする。

このＭＯＳＦＥＴ１７，２１及び２２の夫々のソースをＮチャンネルのＭＯＳＦＥＴ２４，２５及び２６の夫々のドレインに接続し、ＭＯＳＦＥＴ２４及び２６の夫々のソースを接地し、ＭＯＳＦＥＴ２５のソースを電流調整用の抵抗器２７を介して接地する。

このＭＯＳＦＥＴ２４，２５及び２６の夫々のゲートを互いに接続すると共にＭＯＳＦＥＴ２４のゲートをＭＯＳＦＥＴ１３及び１７の夫々のドレインの接続点に接続し、ＭＯＳＦＥＴ２４とＭＯＳＦＥＴ２５及び２６と夫々カレントミラー回路を構成する。

また、本例においては、ＭＯＳＦＥＴ１５はＭＯＳＦＥＴ１３，１４及び１６のソースドレイン間電圧を最小電位にするためのバイアス供給用のＭＯＳＦＥＴで、このＭＯＳＦＥＴ１３，１４，１５及び１６のゲートの電位はＭＯＳＦＥＴ１８，１９，２０のゲートの電位より低めに設定する。

また、同様にＭＯＳＦＥＴ２３はＭＯＳＦＥＴ１７，２１及び２２のソース−ドレイン間電圧を最小電位にするためのバイアス供給用のＭＯＳＦＥＴで、このＭＯＳＦＥＴ１７，２１，２２及び２３のゲートの電位はＭＯＳＦＥＴ２４，２５，２６のゲートの電位より高めに設定する。

一般的にＭＯＳＦＥＴのゲートの電位ＶＧＳは次式で設定され、本例においては夫々のＭＯＳＦＥＴを次式に従って形成する。

ここでＩＤＳ：ドレイン−ソース間電流、Ｗ：ＭＯＳＦＥＴのゲート幅、Ｌ：ＭＯＳＦＥＴのゲート長、β：ＭＯＳＦＥＴの利得係数、ＶＧＳ：ＭＯＳＦＥＴのゲート−ソース間電圧、ＶＴＨ：ＭＯＳＦＥＴのスレッショルド電圧である。

本例においてはＭＯＳＦＥＴ１３，１４‥‥２６及び抵抗器２７により定電流源４を構成する。

本例は上述の如く構成されているので、バイアス回路を構成する定電流源４を起動する図２Ａに示す如き起動信号が起動信号入力端子２に時点ｔ１で入力されたときは、ＭＯＳＦＥＴ１１が導通し、ＭＯＳＦＥＴ１２のゲートの電圧が図２Ｃに示す如く時点ｔ２でアースレベルまで下がり、このＭＯＳＦＥＴ１２がオン状態となり、電源端子３より、このＭＯＳＦＥＴ１２を通じて定電流源４を構成するＭＯＳＦＥＴ１７のドレイン及びＭＯＳＦＥＴ２４のゲートに図２Ｄに示す如き起動電流が流れ込む。

この場合、ＭＯＳＦＥＴ１２は時点ｔ２において完全にオン状態であるので、このＭＯＳＦＥＴ１２の電流能力分の電流をＭＯＳＦＥＴ１７のドレイン及びＭＯＳＦＥＴ２４のゲートに流し込むことができる。

このＭＯＳＦＥＴ２４が飽和領域に達し、ＭＯＳＦＥＴ２４，２５及び抵抗器２７で定電流を生成したところで定電流源４は完全に起動し、そのときＭＯＳＦＥＴ１８，１９，１３，１４，１５及び１６はこのＭＯＳＦＥＴ２４，２５で生成された定電流が流れ、ＭＯＳＦＥＴ１３，１４，１５及び１６のゲート電圧は電流値、ＭＯＳＦＥＴ１３，１４，１５，１６のサイズ及びプロセス乗数により所定の電圧に落ち着く。

このＭＯＳＦＥＴ１３，１４，１５及び１６のゲートの電圧がＭＯＳＦＥＴ１０のゲートにフィードバックされ、このＭＯＳＦＥＴ１０のゲートの電圧が図２Ｂに示す如く電源端子３の電圧ＶＤＤであったのから下降し、このＭＯＳＦＥＴ１０をより導通して、このＭＯＳＦＥＴ１０を流れる電流を増大し、ＭＯＳＦＥＴ１１の導通抵抗により、ＭＯＳＦＥＴ１０及び１１の夫々のドレインの接続点の電圧即ちＭＯＳＦＥＴ１２のゲートの電圧を図２Ｃに示す如く時点ｔ２のアースレベルより引き上げ、これにより時点ｔ３でＭＯＳＦＥＴ１２をオフ状態とし、このＭＯＳＦＥＴ１２よりの起動電流の注入を止める。

この場合、上述例ではＭＯＳＦＥＴ１８，１９，２０のゲートの電位を低めに設定してあるので、ＭＯＳＦＥＴ１８，１９，２０のゲートの電位でＭＯＳＦＥＴ１０のゲートにフィードバックをかけるよりも、このＭＯＳＦＥＴ１３，１４，１５，１６のゲートの電位をＭＯＳＦＥＴ１０のゲートにフィードバックをかける方が、このときＭＯＳＦＥＴ１２を確実にオフ状態とすることができる。

本例によれば、起動信号入力端子２に起動信号を入力した直後には、ＭＯＳＦＥＴ１２が定電流源４を構成するＭＯＳＦＥＴ１７及び２４を急速に立ち上げて、定電流源４を起動するのでこのバイアス回路の起動時間を大幅に短縮することができ、また起動時に必要な起動電流をこのバイアス回路を構成する定電流源４の起動後は完全に止めることができるので、無効電流を生ぜずかつ定電流源４を動作させ続けることができる。

本例によれば、無効電流を生じないので、起動電流を小さくするために起動回路１のＭＯＳＦＥＴのゲート長Ｌを大きくする必要がなく、また、起動回路１に抵抗等を使用せずＭＯＳＦＥＴのみで構成できるので、この起動回路１のレイアウト面積を小さくすることができる。

尚、本発明は上述例に限ることなく、本発明の要旨を逸脱することなく、その他種々の構成が採り得ることは勿論である。

本発明バイアス回路を実施するための最良の形態の例を示す接続図である。本発明の説明に供する線図である。従来のバイアス回路の例を示す接続図である。

符号の説明

１‥‥起動回路、２‥‥起動信号入力端子、３‥‥電源端子、４‥‥定電流源、１０，１２，１３，１４，１５，１６，１８，１９，２０‥‥ＰチャンネルのＭＯＳＦＥＴ、１１，１７，２１，２２，２３，２５，２６‥‥ＮチャンネルのＭＯＳＦＥＴ、２７‥‥抵抗器

Claims

電源とアースとの間にＰチャンネルの第１のトランジスタ及びＮチャンネルの第２のトランジスタを縦列接続すると共に前記第１のトランジスタのゲートを定電流源を構成するＰチャンネルの第６、第７、第８及び第１０のトランジスタのゲートに接続し、前記第２のトランジスタのゲートに起動信号を供給するようにし、前記第１及び第２のトランジスタの夫々のドレインの接続点を起動電流生成用のＰチャンネルの第３のトランジスタのゲートに接続し、前記第３のトランジスタのソースを電源に接続し、前記第３のトランジスタのドレインを起動させたいＮチャンネルの第１１のトランジスタに接続し、前記第２のトランジスタのゲートに起動信号が入力されたとき、前記第３のトランジスタのゲート電圧をアースレベルまで下げ、前記電源より前記第３のトランジスタを介して前記第１１のトランジスタに起動電流を供給して定電流源を起動し、前記第１１のトランジスタが飽和領域に達し、定電流を生成すると共にこのとき前記第６、第７、第８及び第１０のトランジスタのゲート電圧が電源電圧であったのから下降し、前記第１及び第２のトランジスタの夫々のドレインの接続点の電圧が前記アースレベルより所定の電圧まで上がり前記第３のトランジスタをオフし、その後第１１のトランジスタに前記起動電流の供給を止め、前記定電流源の起動後は前記起動電流を供給しないようにしたことを特徴とするバイアス回路。