JP4546217B2 - パワーダウン回路 - Google Patents
パワーダウン回路 Download PDFInfo
- Publication number
- JP4546217B2 JP4546217B2 JP2004316551A JP2004316551A JP4546217B2 JP 4546217 B2 JP4546217 B2 JP 4546217B2 JP 2004316551 A JP2004316551 A JP 2004316551A JP 2004316551 A JP2004316551 A JP 2004316551A JP 4546217 B2 JP4546217 B2 JP 4546217B2
- Authority
- JP
- Japan
- Prior art keywords
- channel mos
- mos transistor
- effect transistor
- mos field
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
Description
2 バイアス回路
M1,M2,M4 NチャネルMOSトランジスタ
M3 PチャネルMOSトランジスタ
R 抵抗
INV インバータ
Claims (2)
- NチャネルMOS型電界効果トランジスタと、このトランジスタのドレインと電源との間に設けられたPチャネルMOS型電界効果トランジスタとを備えた回路に流れる電流をパワーダウン制御信号によって制御するパワーダウン回路であって、
ゲートにパワーダウン制御信号が入力してオン、オフ制御される第1NチャネルMOS型電界効果トランジスタのドレインを抵抗を介して電源に接続し、この第1NチャネルMOS型電界効果トランジスタのドレインと前記抵抗との間に第2NチャネルMOS型電界効果トランジスタのゲートを接続し、この第2NチャネルMOS型電界効果型トランジスタのドレインは前記第1NチャネルMOS型電界効果トランジスタのゲートに接続し、前記第1NチャネルMOS型電界効果トランジスタがオンしたときに前記第2NチャネルMOS型電界効果トランジスタがオフするように、前記抵抗の抵抗値と前記第1NチャネルMOS型電界効果トランジスタのオン抵抗値を設定する一方、前記第1NチャネルMOS型電界効果トランジスタがオフしたときに前記第2NチャネルMOS型電界効果トランジスタがオンしてパワーダウン制御信号を出力すべくなし、このパワーダウン制御信号の出力で前記電流を制御する回路のNチャネルMOS型電界効果トランジスタをオフとするよう構成した
ことを特徴とするパワーダウン回路。 - NチャネルMOS型電界効果トランジスタと、このトランジスタのドレインと電源との間に設けられたPチャネルMOS型電界効果トランジスタとを備えた回路に流れる電流をパワーダウン制御信号によって制御するパワーダウン回路であって、
ゲートにパワーダウン制御信号が入力してオン、オフ制御される第1NチャネルMOS型電界効果トランジスタのドレインを抵抗を介して電源に接続し、この第1NチャネルMOS型電界効果トランジスタのドレインと前記抵抗との間に第2NチャネルMOS型電界効果トランジスタのゲートを接続し、この第2NチャネルMOS型電界効果型トランジスタのドレインは前記第1NチャネルMOS型電界効果トランジスタのゲートに接続し、前記第1NチャネルMOS型電界効果トランジスタがオンしたときに前記第2NチャネルMOS型電界効果トランジスタがオフするように、前記抵抗の抵抗値と前記第1NチャネルMOS型電界効果トランジスタのオン抵抗値を設定する一方、前記第1NチャネルMOS型電界効果トランジスタがオフしたときに前記第2NチャネルMOS型電界効果トランジスタがオンしてパワーダウン制御信号を出力すべくなし、このパワーダウン制御信号の反転した出力で前記電流を制御する回路のPチャネルMOS型電界効果トランジスタをオフとするよう構成した
ことを特徴とするパワーダウン回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004316551A JP4546217B2 (ja) | 2004-10-29 | 2004-10-29 | パワーダウン回路 |
US11/242,500 US7205801B2 (en) | 2004-10-29 | 2005-10-03 | Power down circuit capable of a wide rage control signal regardless of the power supply voltage fluction |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004316551A JP4546217B2 (ja) | 2004-10-29 | 2004-10-29 | パワーダウン回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006129224A JP2006129224A (ja) | 2006-05-18 |
JP4546217B2 true JP4546217B2 (ja) | 2010-09-15 |
Family
ID=36723402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004316551A Expired - Fee Related JP4546217B2 (ja) | 2004-10-29 | 2004-10-29 | パワーダウン回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7205801B2 (ja) |
JP (1) | JP4546217B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100894106B1 (ko) * | 2008-03-17 | 2009-04-20 | 주식회사 하이닉스반도체 | 전원전압 레벨다운 회로 |
JPWO2010067409A1 (ja) * | 2008-12-08 | 2012-05-17 | 株式会社ナビタイムジャパン | 情報提供システム、情報配信サーバおよび情報提供方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0528768A (ja) * | 1991-07-24 | 1993-02-05 | Mitsubishi Electric Corp | 半導体装置 |
JPH05160704A (ja) * | 1991-12-06 | 1993-06-25 | Hitachi Ltd | パワーダウン回路、及びバイアス回路 |
JPH10116129A (ja) * | 1996-09-13 | 1998-05-06 | Samsung Electron Co Ltd | 基準電圧発生回路 |
JPH10256895A (ja) * | 1997-03-17 | 1998-09-25 | Hitachi Ltd | バイアス回路 |
JP2001127248A (ja) * | 1999-10-29 | 2001-05-11 | Yamaha Corp | 電源制御装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06177657A (ja) * | 1992-12-07 | 1994-06-24 | Fujitsu Ltd | パワーダウン回路 |
US6407598B1 (en) * | 2000-11-08 | 2002-06-18 | Oki Electric Industry Co., Ltd. | Reset pulse signal generating circuit |
-
2004
- 2004-10-29 JP JP2004316551A patent/JP4546217B2/ja not_active Expired - Fee Related
-
2005
- 2005-10-03 US US11/242,500 patent/US7205801B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0528768A (ja) * | 1991-07-24 | 1993-02-05 | Mitsubishi Electric Corp | 半導体装置 |
JPH05160704A (ja) * | 1991-12-06 | 1993-06-25 | Hitachi Ltd | パワーダウン回路、及びバイアス回路 |
JPH10116129A (ja) * | 1996-09-13 | 1998-05-06 | Samsung Electron Co Ltd | 基準電圧発生回路 |
JPH10256895A (ja) * | 1997-03-17 | 1998-09-25 | Hitachi Ltd | バイアス回路 |
JP2001127248A (ja) * | 1999-10-29 | 2001-05-11 | Yamaha Corp | 電源制御装置 |
Also Published As
Publication number | Publication date |
---|---|
US20060220715A1 (en) | 2006-10-05 |
US7205801B2 (en) | 2007-04-17 |
JP2006129224A (ja) | 2006-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7457092B2 (en) | Current limited bilateral MOSFET switch with reduced switch resistance and lower manufacturing cost | |
JP4774247B2 (ja) | 電圧レギュレータ | |
JP2006203801A (ja) | バッファ回路及び集積回路 | |
US7005881B2 (en) | Current sensing for power MOSFET operable in linear and saturated regions | |
US7095273B2 (en) | Voltage generator circuit and method for controlling thereof | |
US7501852B2 (en) | Tolerant input circuit | |
JP4714353B2 (ja) | 基準電圧回路 | |
JPH11154832A (ja) | 差動増幅回路及びオペアンプ回路 | |
JP4465283B2 (ja) | 差動増幅回路 | |
JP4880436B2 (ja) | 半導体集積回路および電源装置 | |
JP4546217B2 (ja) | パワーダウン回路 | |
US8395420B2 (en) | Input buffer circuit | |
JP2005135366A (ja) | カレントミラー回路 | |
US7782124B2 (en) | Voltage supply circuit of semiconductor device | |
JP4424095B2 (ja) | レベルシフト回路 | |
JP2003258621A (ja) | インタフェースバッファ | |
JP3855810B2 (ja) | 差動増幅回路 | |
JP4664177B2 (ja) | オープンドレイン出力回路 | |
JP2792477B2 (ja) | 電源切換回路および該電源切換回路を備える半導体集積回路 | |
US7015731B2 (en) | CMOS output buffer circuit | |
KR19990054402A (ko) | 임피던스 조절이 가능한 출력 구동 회로를 갖는 반도체 장치 | |
JP4032448B2 (ja) | データ判定回路 | |
JP4350575B2 (ja) | 電圧検出回路 | |
JP4268890B2 (ja) | 基準電圧発生回路 | |
US6998904B2 (en) | Circuit and method for turn-on of an internal voltage rail |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071022 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080409 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080418 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100616 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100701 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |