JP2008197994A - 起動回路 - Google Patents

Abstract

【課題】起動期間が基準電流源の状態で決まるので、低消費電力で、且つ、安定した動作が期待できる。
【解決手段】ＮＭＯＳ４３のゲート電極とＮＭＯＳ３３，３４のゲート電極とが接続されているため、基準電流源３０に起動がかかると、ＮＭＯＳ３３，３４のゲート電圧が上昇する。ＮＭＯＳ４３では、そのゲート電圧のレベルにより、ドレイン電極・ソース電極間電圧を制御する（つまり、ＮＭＯＳ４３のゲート電圧のレベルで、ＮＭＯＳ３３，３４の状態をモニタしてしる。）。これにより、ノードＮ２１の電圧が制御（ＮＭＯＳ４３のゲート電圧が高くなると、ドレイン電極・ソース電極間電圧が下がってノードＮ２１の電圧が下がる。）し、ＮＭＯＳ４２がオフすることで、起動回路４０と基準電流源３０を切り離す。
【選択図】図１

Description

本発明は、半導体集積回路等において一定の基準電流を出力するための基準電流源を起動するための起動回路に関するものである。

従来、例えば、半導体集積回路において、一定の基準電流を出力するための基準電流源を起動するための起動回路としては、例えば、次のような文献に記載された回路が知られている。

特開２００２−１２４６３７号公報

この特許文献１の例えば図１に記載された基準電流源用の起動回路は、電源電圧ＶＤＤが印加される電源端子（以下「ＶＤＤ端子」という。）に接続された第１のカレントミラー回路と、この第１のカレントミラー回路と０Ｖのグランド端子（以下「ＧＮＤ端子」という。）との間に接続された第２のカレントミラー回路とを有する基準電流源を起動する回路であり、電源電圧ＶＤＤの立ち上がりによって基準電流源が起動し、その電源電圧ＶＤＤが立ち上がってコンデンサが充電されると、このコンデンサの充電電圧によりオフ状態になるトランジスタにより、基準電流源から切り離される構成になっている。これにより、低電流化、低消費電力化、小型化、及び高速化を図っている。

しかしながら、従来の基準電流源用の起動回路では、起動期間がコンデンサにより決まるので、基準電流源から、トランジスタを介して起動回路を早く切り離すためには、そのコンデンサの容量を小さくすることが必要になるが、その容量をあまり小さくすると、基準電流源の動作が安定する前にコンデンサの充電が完了し、基準電流源をうまく起動できない可能性があるので、その容量をある程度大きくとっておく必要がある。ところが、コンデンサの容量を大きくすると、起動回路の切り離しが遅くなるため、実際に基準電流源の起動に必要な時間よりも起動期間が長くなる。つまり、基準電流源からの起動回路の切り離しが、コンデンサの容量によって起動期間が変化するので、その容量を最適値に設定することが困難であるという問題があった。

又、従来の基準電流源用の起動回路では、電源電圧ＶＤＤが不安定（例えば、瞬間的に停電する可能性があるもの）に適用した場合、停電期間が短い時は、コンデンサに充電されている電荷を十分に放電できず、起動回路が動作しない可能性があり、信頼性において問題があった。

このような問題を解決するために、例えば、図２のような基準電流源用の起動回路（非公知状態）が考えられる。

図２は、先に提案された基準電流源用の起動回路の構成例を示す概略の回路図である。
半導体集積回路において、一定の基準電流を出力するための基準電流源１０は、ＶＤＤ端子と、０ＶのＧＮＤ端子とを有している。ＶＤＤ端子とＧＮＤ端子との間には、一対のＰチャネル型ＭＯＳトランジスタ（以下「ＰＭＯＳ」という。）１１，１２からなる第１のカレントミラー回路と、ノードＮ１，Ｎ２と、一対のＮチャネル型ＭＯＳトランジスタ（以下「ＮＭＯＳ」という。）１３，１４からなる第２のカレントミラー回路と、抵抗１５とが、縦続接続されている。

このような基準電流源１０用の起動回路２０は、外部からの起動信号（例えば、ワンショットパルス信号）ＳＴを使用して起動させる方式であり、ノードＮ１とＧＮＤ端子との間に接続されたＮＭＯＳ２１により構成されている。起動信号ＳＴの論理“Ｈ”をＮＭＯＳ２１のゲート電極に入力すると、このＮＭＯＳ２１がオンし、ノードＮ１が論理“Ｌ”になって、ＰＭＯＳ１１，１２がオンする。これにより、電源電圧ＶＤＤ→ＰＭＯＳ１２→ノードＮ２→ＮＭＯＳ１４→ＧＮＤ端子の経路で、電流Ｉ２が流れ、この経路に対してカレントミラーを構成している経路（ＶＤＤ端子→ＰＭＯＳ１１→ノードＮ１→ＮＭＯＳ１３→抵抗１５→ＧＮＤ端子）にも、その電流Ｉ１に比例した電流Ｉ２が流れる。起動信号ＳＴが論理“Ｌ”になると、ＮＭＯＳ２１がオフし、基準電流源１０から起動回路２０が切り離される。

図３（ａ）〜（ｃ）は、図２の電源投入時の回路各部の動作を示す波形図である。
図２の起動回路２０では、時刻ｔ０において、電源電圧ＶＤＤの立ち上がりに伴って起動信号ＳＴも立ち上がり、時刻ｔ１において、起動信号ＳＴの電位レベルがＮＭＯＳ２１の閾値電圧を越えると、このＮＭＯＳ２１がオンする。ＮＭＯＳ２１がオンすると、ノードＮ１が０Ｖに引き下げられてＰＭＯＳ１１，１２がオンし、ノードＮ２が“Ｈ”になるので、ＮＭＯＳ１３，１４がオンする。そのため、ＶＤＤ端子→ノードＮ２→ＮＭＯＳ１４→ＧＮＤ端子、の経路で電流Ｉ２が流れる。ＰＭＯＳ１１及び１２がカレントミラー回路を構成し、ＮＭＯＳ１３及び１４がカレントミラー回路を構成しているので、ＶＤＤ端子→ＰＭＯＳ１１→ノードＮ１→ＮＭＯＳ１３→抵抗１５→ＧＮＤ端子、の経路で、電流Ｉ２に比例した電流Ｉ１が流れ、基準電源１０が起動して起動期間ＨＴになる。

時刻ｔ２において、電源電圧ＶＤＤ及び起動信号ＳＴの電位レベルが“Ｈ”になり、その後、時刻ｔ３において、起動信号ＳＴが“Ｌ”に立ち下がると、ＮＭＯＳ２１がオフし、起動回路２０が基準電流源１０から切り離されて起動期間ＨＴが終了する。起動回路２０がオフした後は、基準電流源１０は、電源電圧ＶＤＤや負荷が変動しても、一定の基準電流Ｉ１を出力する。

しかしながら、図２の基準電流源用の起動回路２０では、起動信号ＳＴが有効である間は、起動状態が維持されるため、基準電流源１０の起動期間ＨＴはその起動信号ＳＴのパルス幅に依存する。又、起動信号ＳＴのパルス幅が必要以上に大きいと、それに伴い回路の起動期間ＳＴが長くなるため、大きな起動電流が継続的に流れ、起動時の消費電力が大きくなるという課題があった。

第１の発明は、電源電圧が印加されて一定の基準電流を出力する基準電流源を起動する起動回路において、前記電源電圧と共に立ち上がる起動信号を受けた後、前記基準電流源が起動した起動状態を検出する検出部と、前記検出部により前記起動状態が検出されたときには、前記起動回路を停止する停止部とを有することを特徴とする。

第２の発明は、電源電圧が印加されて一定の基準電流を出力する基準電流源を起動する起動回路において、前記電源電圧の立ち上がりにより生じる起動電流を前記基準電流源に与えて前記基準電流源を起動する起動電流生成部と、前記基準電流源が起動した起動状態を検出して、前記基準電流源に与える前記起動電流を遮断する遮断部とを有することを特徴とする。

第１の発明によれば、起動信号を受けた後、検出部により、基準電流源の起動状態を検出し、停止部により、起動回路をオフする構成にしたので、起動信号のパルス幅に依存しない起動が可能になり、しかも、起動期間が基準電流源の状態で決まるので、起動時の消費電力を低くすることができ、且つ、安定した動作が期待できる。

第２の発明によれば、起動電流生成部により、電源投入と共に生じる起動電流を利用して基準電流源を起動させ、遮断部により、起動状態を検出し、起動回路をオフする構成にしたので、外部の起動信号を使用せずに基準電流源の起動が可能になり、しかも、起動期間が基準電流源の状態で決まるので、起動時の消費電力を低くすることができ、且つ、安定した動作が期待できる。

起動回路は、電源電圧が印加されて一定の基準電流を出力する基準電流源を起動する回路であって、電源電圧と共に立ち上がる起動信号を受けた後、前記基準電流源が起動した起動状態を検出する検出部と、前記検出部により前記起動状態が検出されたときには、前記起動回路を停止する停止部とを有している。

例えば、前記検出部は、前記基準電流源が起動して前記基準電流源に前記基準電流が流れたことを検出するとノードの電圧を低下させる第１のトランジスタにより構成されている。更に、前記停止部は、前記ノードの電圧低下を受けてオフ状態になって前記基準電流源から切り離される第２のトランジスタを有している。

（実施例１の構成）
図１は、本発明の実施例１における基準電流源用の起動回路の構成例を示す概略の回路図である。

半導体集積回路等において、一定の基準電流を出力するための基準電流源３０は、電源電圧ＶＤＤが印加されるＶＤＤ端子と、０ＶのＧＮＤ端子とを有している。ＶＤＤ端子とＧＮＤ端子との間には、ゲート電極が共通に接続された一対のＰＭＯＳ３１及び３２からなる第１のカレントミラー回路と、ノードＮ１１，Ｎ１２と、ゲート電極が共通に接続された一対のＮＭＯＳ３３及び３４からなる第２のカレントミラー回路と、抵抗素子（以下単に「抵抗」という。）３５とが縦続接続されている。

このような基準電流源３０用の起動回路４０は、外部からの起動信号（例えば、ワンショットパルス信号）ＳＴを使用して起動させる方式であり、起動信号ＳＴによりゲート電極が制御されるＮＭＯＳ４１を有している。ＮＭＯＳ４１のソース電極は、ＧＮＤ端子に接続され、そのＮＭＯＳ４１のドレイン電極が、停止部を構成する第２のトランジスタ（例えば、ＮＭＯＳ）４２のドレイン電極・ソース電極を介してノードＮ２２に接続され、このノードＮ２２が基準電流源３０側のノードＮ１１に接続されている。ＮＭＯＳ４２のゲート電極は、ノードＮ２１を介して、検出部を構成する第１のトランジスタ（例えば、ＮＭＯＳ）４３のドレイン電極に接続され、このＮＭＯＳ４３ のソース電極がＧＮＤ端子に接続されている。ＮＭＯＳ４３は、電源電圧ＶＤＤと共に立ち上がる起動信号ＳＴを受けた後、基準電流源３０が起動した起動状態を検出する機能を有し、このＮＭＯＳ４３のゲート電極が、ノードＮ２３を介して、基準電流源３０側のＮＭＯＳ３３，３４のゲート電極に接続されている。これに対し、ＮＭＯＳ４２は、ＮＭＯＳ４３により起動状態が検出されたときには、起動回路４０を停止する機能を有している。

又、起動回路４０は、起動信号ＳＴを反転するインバータ４４と、ＶＤＤ端子にソース電極が接続されたＰＭＯＳ４５とを有している。ＰＭＯＳ４５のドレイン電極には、ＰＭＯＳ４６のソース電極・ドレイン電極を介してノードＮ２１が接続されている。ＰＭＯＳ４５のゲート電極は、ノードＮ２２に接続されると共に、ＰＭＯＳ４６のゲート電極が、インバータ４４の出力端子に接続されている。直列接続されたＰＭＯＳ４５及び４６には、静電容量素子（以下単に「容量素子」という。）４７が並列に接続されている。この容量素子４７を設けることにより、起動時に、ノードＮ２１の電圧を“Ｈ”としてＮＭＯＳ４２をオンすることで、起動回路４０を動作させることができる。

（実施例１の動作）
図４（ａ）〜（ｅ）は、図１の電源投入時の回路各部の動作を示す波形図である。
時刻ｔ０から電源電圧ＶＤＤが上昇するに伴い、起動信号ＳＴも上昇する。電源投入直後は、起動信号ＳＴの電圧がＮＭＯＳ４１及びインバータ４４の閾値電圧以下であるため、起動回路４０はオフしている。起動信号ＳＴが上昇し、時刻ｔ１において、この起動信号ＳＴが、ＮＭＯＳ４１及びインバータ４４の閾値電圧を越えると、ＮＭＯＳ４１及びＰＭＯＳ４６がオンする。この時、ノードＮ２３は未だ０Ｖであり、ＮＭＯＳ４３がオフしているため、ノードＮ２１は容量素子４７により電源電圧ＶＤＤと共に上昇する。時刻ｔ１後において、ノードＮ２１がＮＭＯＳ４２の閾値電圧を超え、ＮＭＯＳ４２がオンすることにより、時刻ｔ２において、ノードＮ２２の電圧が０Ｖになる。これによりＰＭＯＳ３１，３２がオンし、基準電流源３０が起動する（時刻ｔ１とｔ２の間が起動期間ＨＴ）。

基準電流源３０が起動すると、ＶＤＤ端子→ＰＭＯＳ３２→ノードＮ１２→ＮＭＯＳ３４→ＧＮＤ端子、の経路に電流Ｉ１２が流れる。すると、ＰＭＯＳ３１と３２、及びＮＭＯＳ３３と３４が各々カレントミラー回路を構成しているため、ＶＤＤ端子→ＰＭＯＳ３１→ノードＮ１１→ＮＭＯＳ３３→抵抗３５→ＧＮＤ端子、の経路で、電流Ｉ１２と比例した電流Ｉ１１が流れる。これと同時に、ＮＭＯＳ３４と４３で構成されるカレントミラー回路を介して、ＮＭＯＳ４３が電流源として動作する。すると、ノードＮ２１の電圧が下がり、ＮＭＯＳ４２がオフし、起動回路４０が切れる（オフする。）。

（実施例１の効果）
本実施例１によれば、基準電流源３０の状態をＮＭＯＳ４３で検出（モニタ）し、起動した時点で、ＮＭＯＳ４２により起動回路４０をオフする構成にしている。即ち、ＮＭＯＳ４３のゲート電極とＮＭＯＳ３３，３４のゲート電極とが接続されているため、基準電流源３０に起動がかかると、ＮＭＯＳ３３，３４のゲート電圧が上昇する。ＮＭＯＳ４３では、そのゲート電圧のレベルにより、ドレイン電極・ソース電極間電圧を制御する（つまり、ＮＭＯＳ４３のゲート電圧のレベルで、ＮＭＯＳ３３，３４の状態をモニタしてしる。）。これにより、ノードＮ２１の電圧が制御（ＮＭＯＳ４３のゲート電圧が高くなると、ドレイン電極・ソース電極間電圧が下がってノードＮ２１の電圧が下がる。）し、ＮＭＯＳ４２がオフすることで、起動回路４０と基準電流源３０を切り離す構成になっている。

これにより、起動期間ＨＴが起動信号ＳＴのパルス幅に依存しない起動が可能である。しかも、起動期間ＨＴが基準電流源３０の状態で決まるので、起動時の消費電力を低くすることができ、且つ、安定した動作が期待できる。

（実施例２の構成）
図５は、本発明の実施例２における基準電流源用の起動回路の構成例を示す概略の回路図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。

本実施例１の起動回路５０は、電源投入と共に生じる起動電流を利用して、実施例１と同様の基準電流源３０を起動するための回路であり、ＰＭＯＳ５１、電流抑制用の抵抗５２、ノードＮ３１、及びＮＭＯＳ５３を有し、これらの回路がＶＤＤ端子とＧＮＤ端子との間に直列に接続されている。ここで、ＰＭＯＳ５１は、ソース電極がＶＤＤ端子に接続され、ドレイン電極が抵抗５２の一端に接続され、この抵抗５２の他端がＰＭＯＳ５１のゲート電極に接続されている。ＮＭＯＳ５３は、ドレイン電極がノードＮ３１を介して抵抗５２の他端に接続され、ソース電極がＧＮＤ端子に接続され、そのドレイン電極とゲート電極が共通に接続されている。

ＮＭＯＳ５３のゲート電極及びドレイン電極には、ＮＭＯＳ５４のゲート電極が接続され、これらのＮＭＯＳ５３及び５３によりカレントミラー回路が構成されている。ＮＭＯＳ５４は、ドレイン電極が、ノードＮ３２を介して基準電流源３０のノードＮ１１に接続され、ソース電極が、ＧＮＤ端子に接続されている。これらのＰＭＯＳ５１、抵抗５２、及びＮＭＯＳ５３，５４により、起動電流生成部が構成されている。この起動電流生成部は、電源電圧ＶＤＤの立ち上がりにより生じる起動電流を基準電流源３０に与えてこの基準電流源３０を起動する回路であり、電源電圧ＶＤＤの立ち上がりを基準電流に変換する電圧／電流変換手段としての機能を有している。

ノードＮ３１とＧＮＤ端子との間には、遮断部を構成するトランジスタ（例えば、ＮＭＯＳ）５５が接続されている。ＮＭＯＳ５５は、基準電流源３０が起動した起動状態を検出して、この基準電流源３０に与える起動電流を遮断する機能、即ち、基準電流源３０に与える起動電流を、その基準電流源３０とは異なる経路（例えば、ＧＮＤ端子）へ流すトランジスタであり、ドレイン電極が、ノードＮ３１に接続され、ソース電極が、ＧＮＤ端子に接続され、ゲート電極が、ノードＮ３３を介して基準電流源３０内のＮＭＯＳ３３，３４のゲート電極に共通に接続されている。

（実施例２の動作）
図６（ａ）〜（ｄ）は、図５の電源投入時の回路各部の動作を示す波形図である。
時刻ｔ０の電源投入直後は、ＰＭＯＳ５１、及びＮＭＯＳ５３がオフしており、ＰＭＯＳ５１からＮＭＯＳ５３に流れる電流Ｉ１０はほぼ０である。電源電圧ＶＤＤが上昇し、時刻ｔ１において、ＰＭＯＳ５１及びＮＭＯＳ５３の閾値電圧に近づくと、電流Ｉ１０は徐々に流れ始め、それに伴いノードＮ３１の電圧も上昇する。この電流Ｉ１０は、ＮＭＯＳ５３と５４で構成されるカレントミラー回路を介して、基準電流源３０内のＰＭＯＳ３１に、その電流Ｉ１０と同じ大きさの電流がコピーされる。これにより時刻ｔ１とｔ２の間の起動期間ＨＴにおいて、基準電流源３０が起動する。

時刻ｔ２において、基準電流源３０が起動すると、ＮＭＯＳ３３及び３４のゲート電圧が上昇し、このゲート電圧が、ノードＮ３３を介してＮＭＯＳ５５の閾値電圧を超えると、このＮＭＯＳ５５がオンする。これにより、ＰＭＯＳ５１からＮＭＯＳ５３へ流れていた起動電流Ｉ１０が、ＰＭＯＳ５１からＮＭＯＳ５５へ流れ、電流Ｉ１０が流れなくなることで、起動回路５０がオフする。

ここで、抵抗５２は、起動回路５０をオフした後に流れるＰＭＯＳ５１からＮＭＯＳ５５への電流を制限するためのものである。この理由を以下詳細に説明する。

起動回路５０にて基準電流源３０の起動がかかり、ノードＮ３３が上昇し、ＮＭＯＳ５５がオンすることで、ＮＭＯＳ５３，５４がオフし、起動回路５０がオフする。この状態において、ＮＭＯＳ５５がオンしているため、ＰＭＯＳ５１→ＮＭＯＳ５５の電流パスができる。ここで、抵抗５２が無い場合、この電流パスに存在する抵抗は、ＮＭＯＳ５５のオン抵抗分、及びＰＭＯＳ５１の抵抗分のみとなり、電源電圧ＶＤＤが高くなると、その電流パスに比較的大きな電流が定常的に流れる。しかし、抵抗５２を挿入することにより、その電流パスに抵抗分が追加されるため、この電流パスに流れる定常的な電流の大きさを小さくすることができる。又、ＰＭＯＳ５１のゲート電極・ドレイン電極間に抵抗５２を挿入することにより、電流が増加すると、抵抗５２での電圧降下が大きくなり、ＰＭＯＳ５１のドレイン電極・ソース電極間電圧は抑制される。これにより、ＰＭＯＳ５１の電流能力を制限できるため、電源電圧ＶＤＤの上昇に伴う電流増加量を抑制することができる。

（実施例２の効果）
本実施例２によれば、起動電流生成部により、電源電圧ＶＤＤがあるレベルに達した時に基準電流源３０に起動をかけ、ＮＭＯＳ５５により、その起動状態を検出（モニタ）し、起動した時に起動回路５０をオフするような構成にしている。即ち、ＮＭＯＳ５５のゲート電極とＮＭＯＳ３３，３４のゲート電極とが接続されているため、基準電流源３０に起動がかかると、ＮＭＯＳ３３，３４のゲート電圧をモニタすると同時に、基準電流源３０に起動電流を供給する部分（ＮＭＯＳ５３，５４）に流れている電流をオフする構成になっている。

これにより、外部からの起動信号を使用せずに、電源投入時に基準電流源３０を起動させることができる。しかも、起動期間ＨＴが基準電流源３０の状態で決まるので、起動時の消費電力を低くすることができ、且つ、安定した動作が期待できる。

図１に示す実施例１において、基準電流源３０が、ＰＭＯＳ及びＮＭＯＳがカスコード構造を持つものにおいても適用可能である。この構成例を図７に示す。

図７は、本発明の実施例３における基準電流源用の起動回路の構成例を示す概略の回路図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。

本実施例３は、実施例１の回路にカスコード構造を持たせた場合の回路構成例を示している。カスコード構造とは、図７に示す基準電流源３０Ａのように、ＰＭＯＳ及びＮＭＯＳを２段積み（カスコード接続６０，７０）とした回路で、実施例１の１段積み（カスコード接続を持たない基準電流源３０）に比べ、電源電圧変動の影響を受け難くしたい場合等に使用される。

回路構成としては、例えば、基準電流源３０Ａにおいて、ＰＭＯＳ３１，３２に対してＰＭＯＳ３６，３７がカスコード接続され、更に、ＮＭＯＳ３３，３４に対してＮＭＯＳ３８，３９がカスコード接続されている。これに対応して、起動回路４０Ａにおいて、起動信号ＳＴによりゲート制御されるＮＭＯＳ４８と、これに対して直列にＮＭＯＳ４９が追加されている。

つまり、起動回路４０Ａにおいて、ＮＭＯＳ４１，４２で構成される部分をもう１つ（ＮＭＯＳ４８，４９の部分）を追加し、基準電流源３０Ａにおいて、ＰＭＯＳ３１，３２のカレントミラー回路、ＮＭＯＳ３８，３９のカレントミラー回路それぞれのゲート電圧を起動時に０Ｖにすることで起動をかける構成にしている。

回路動作としては、電源電圧ＶＤＤの上昇に伴い、起動信号ＳＴが上昇し、ＮＭＯＳ４１，４８がオン、ＰＭＯＳ４６がオンする。ノードＮ２１の電圧は、起動時に電源電圧ＶＤＤと共に上昇し、ＮＭＯＳ４２，４９がオンする。これにより、ノードＮ２２，Ｎ２４が０Ｖとなり、基準電流源３０Ａの起動がかかる。基準電流源３０Ａの動作は、ＰＭＯＳ３１，３２，３６，３７がオンすると、ＶＤＤ端子→ＰＭＯＳ３２→ＰＭＯＳ３７→ＮＭＯＳ３９→ＮＭＯＳ３４→ＧＮＤ端子、という経路で電流Ｉ１２が流れる。この電流Ｉ１２は、ＰＭＯＳ３１，３２で構成されるカレントミラー回路、及びＮＭＯＳ３３，３４で構成されるカレントミラー回路を介して、ＶＤＤ端子→ＰＭＯＳ３１→ＰＭＯＳ３６→ＮＭＯＳ３８→ＮＭＯＳ３３→抵抗３５→ＧＮＤ端子、という経路に電流Ｉ１２をコピーし、電流Ｉ１１を流す。

図５に示す実施例２において、基準電流源３０が、ＰＭＯＳ及びＮＭＯＳがカスコード構造を持つものにおいても適用可能である。この構成例を図８に示す。

図８は、本発明の実施例４における基準電流源用の起動回路の構成例を示す概略の回路図であり、実施例２を示す図５中の要素と共通の要素には共通の符号が付されている。

本実施例４は、実施例２の回路にカスコード構造を持たせた場合の回路構成例が示されている。基準電流源３０Ａの構成（カスコード接続を適用）は、実施例３の図７と同様である。起動回路５０Ａの回路構成は、実施例１の図１の起動回路５０において、ＮＭＯＳ５３，５４で構成されるカレントミラー回路部に、同様にカレントミラーを構成するＮＭＯＳ５６を追加している。

起動時に流れる起動電流Ｉ１０は、ＮＭＯＳ５３，５４，５６で構成されるカレントミラー回路でコピーされることにより、基準電流源３０Ａの起動がかかる。基準電流源３０Ａの動作については、実施例３と同様な動作となる。

（変形例）
本発明は、上記実施例に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（ａ）、（ｂ）のようなものがある。

（ａ） 実施例２の図５において、ＰＭＯＳ５１及びＮＭＯＳ５３の代わりに抵抗、或いはダイオードを用いることができる。又、電流制限用抵抗５２は省略可能である。この理由を以下説明する。

実施例２の回路で使用しているＰＭＯＳ５１は、抵抗５２を省略した場合、そのゲート電極とドレイン電極を短絡したものであり、通常のゲート電圧でオン／オフを制御するものではなく、ダイオード、或いは抵抗と同様な動作をする。そのため、ＰＭＯＳ５１をダイオードに置き換えても動作上の差異は無い。但し、製造プロセスに応じて、ＭＯＳトランジスタ・ダイオード・抵抗のどれを使用するかによって必要面積が変わるため、必要面積が最も小さいものを選択することが望ましい。

又、抵抗５２の役割は、起動回路５０が基準電流源３０から切り離された後に現れる電流パス（ＶＤＤ端子→ＰＭＯＳ５１→ＮＭＯＳ５５→ＧＮＤ端子）の電流を小さく制限する役割を持っている。そのため、用途上、消費電流がある程度大きく取れるケースや、電源電圧ＶＤＤが低く抵抗５２が無くても、その電流パスの電流が十分に小さいケースの場合には、省略することが可能である。

（ｂ） 基準電源部３０，３０Ａ、及び起動回路４０，４０Ａ，５０，５０Ａは、図示以外のトランジスタ等の素子を使用したり、或いは、他の回路構成に変更しても良い。

本発明の実施例１における基準電流源用の起動回路の構成例を示す概略の回路図である。 先に提案された基準電流源用の起動回路の構成例を示す概略の回路図である。 図２の電源投入時の回路各部の動作を示す波形図である。 図１の電源投入時の回路各部の動作を示す波形図である。 本発明の実施例２における基準電流源用の起動回路の構成例を示す概略の回路図である。 図５の電源投入時の回路各部の動作を示す波形図である。 本発明の実施例３における基準電流源用の起動回路の構成例を示す概略の回路図である。 本発明の実施例４における基準電流源用の起動回路の構成例を示す概略の回路図である。

符号の説明

３０，３０Ａ 基準電流源
４０，４０Ａ，５０，５０Ａ 起動回路
４１，４２，４３，４８，４９，５３，５４，５５，５６ ＮＭＯＳ
４５，４６，５１ ＰＭＯＳ
５２ 抵抗

Claims (6)

1. 電源電圧が印加されて一定の基準電流を出力する基準電流源を起動する起動回路において、
   前記電源電圧と共に立ち上がる起動信号を受けた後、前記基準電流源が起動した起動状態を検出する検出部と、
   前記検出部により前記起動状態が検出されたときには、前記起動回路を停止する停止部と、
   を有することを特徴とする起動回路。
2. 前記検出部は、前記基準電流源が起動して前記基準電流源に前記基準電流が流れたことを検出するとノードの電圧を低下させる第１のトランジスタにより構成され、
   前記停止部は、前記ノードの電圧低下を受けてオフ状態になって前記基準電流源から切り離される第２のトランジスタを有することを特徴とする請求項１記載の起動回路。
3. 電源電圧が印加されて一定の基準電流を出力する基準電流源を起動する起動回路において、
   前記電源電圧の立ち上がりにより生じる起動電流を前記基準電流源に与えて前記基準電流源を起動する起動電流生成部と、
   前記基準電流源が起動した起動状態を検出して、前記基準電流源に与える前記起動電流を遮断する遮断部と、
   を有することを特徴とする起動回路。
4. 前記起動電流生成部は、前記電源電圧の立ち上がりを前記基準電流に変換する電圧／電流変換手段を有し、
   前記遮断部は、前記基準電流源が起動した起動状態を検出すると動作して前記電圧／電流変換手段を流れる前記基準電流を、前記基準電流源とは異なる経路へ流すトランジスタにより構成されていることを特徴とする請求項３記載の起動回路。
5. 前記電圧／電流変換手段は、前記電源電圧が印加されるトランジスタを有することを特徴とする請求項４記載の起動回路。
6. 前記電圧／電流変換手段は、前記電源電圧が印加されるトランジスタと、前記トランジスタに直列に接続された電流抑制用の抵抗素子とを有することを特徴とする請求項４記載の起動回路。

Images