JPS63205714A

JPS63205714A - 定電流源回路

Info

Publication number: JPS63205714A
Application number: JP62037929A
Authority: JP
Inventors: Hideaki Takada; 英明高田; Tsutomu Noda; 勉野田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-02-23
Filing date: 1987-02-23
Publication date: 1988-08-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野本発明は、ＩＣ化に適した定電流源回路に係わり、特に
、出力電流の安定化をはかった定電流源回路に関する。

〔従来の技術〕

一般に、）、ランジスタにおいては、ベース・エミッタ
間電圧が一定の場合、コレクタ・エミッタ間電圧を変化
させると、コレクタ電流が変化し、また、臼レクタ電流
が一定の場合、コレクタ・エミッタ間電圧を変化させる
と、ペース・エミッタ間電圧が変化するという特性があ
る。このような。

コレクタ・エミッタ間電圧によるコレクタ電流。

ベース・エミッタ間電圧の変化は、アーリ電圧が低いト
ランジスタはど大きくなる。このよ５なトランジスタの
特性により、従来の定電流回路においては、電源電圧の
変動によってトランジスタのコレクタ・エミッタ間電圧
が変動し、出力電流が変動するという問題があった。

従来、かかる問題を解決するための種々の方法が提案さ
れているが、その−例として、特開昭６０−５１５０７
号公報に開示される定電流源回路を第４１によって説明
する。

同図において、ＮＰＮトランジスタ１．２はカレントミ
ラー回路を構成し、一方のＮＰＮトランジスタ１がダイ
オード構成をなしている。また、ＰＮＰトランジスタ５
，６もカレントミラー回路を構成し、一方のＰＮＰトラ
ンジスタ４がダイオード構成をなしている。ＮＰＮトラ
ンジスタ１のエミッタは接地され、コレクタは抵抗７を
介してＮＰＮ）ランラスタ３０ベースおよびＰＮＰトラ
ンジスタ６のコレクタに接続されている。ＮＰＮトラン
ジスタ２のエミッタは接地され、コレクタはＰＮＰ　ト
ランジスタ５のコレクタおよびＰＮＰトランジスタ６の
ペースに接続されている。ＰＮＰトランジスタ４，５．
６のエミッタはともに電源端子に接続され、ＰＮＰトラ
ンジスタ４のコレクタはＮＰＮトランジスタ５のコレク
タに接続されている。ＮＰＮトランジスタ３のエミッタ
は接地されている。

かかる構成において、ＰＮＰトランジスタロ。

抵抗７およびＮＰＮトランジスタ１を介して流れる電流
に変動があると、抵抗７の電圧降下にともなうＮＰＮ　
トランジスタ３０ペース電圧が変化してそのコレクタ電
流が変化し、ＰＮＰトランジスタ４．５によるカレント
ミラー回路を介してその変動分がＰＮＰ　トランジスタ
ロ０ペースに帰還すれる。これにより、この変動分が補
償される。

そこで、各トランジスタのペース電流を無視すると、カ
レントミラー回路を構成するＮＰＮトランジスタ１，２
のコレクタ電流は等しく、カレントミラー回路を構成す
るＰＮＰトランジスタ４゜５のコレクタ電流も等しい。

また、互いにコレクタが接続されたＮＰＮトランジスタ
１とＰＮＰ　）２ンジスタ６とのコレクタ電流は等しく
、同様にして、ＮＰＮトランジスタ２とＰＮＰ　トラン
ジスタ５のコレクタ電流も等しく、ＮＰＮトランジスタ
３とＰＮＰ　トランジスタ４のコレクタ電流も等しい。

したがって、全てのトランジスタのコレクタ電流が等し
いととＫなる。

ここで、各トランジスタによるベース電流の誤差分やア
ーリ効果の影響を無視すると、各トランジスタのコレク
タ電流（したがって、ペース電流ン工は次式のように表
わされる。

ＴＩ−Ｔ「ｉ・Ｎ但し、ｋはボルツマン定数、Ｔは絶対温度、ｔは単位電
荷量、Ｒは抵抗７の抵抗値、ＮはＮＰＮトランジスタ１
，２とＮＰＮ　トランジスタ３とのエミッタ領域の大き
さの比である。このよ５に、電流Ｉは絶対温度Ｔ、　ト
ランジスタ７の抵抗値Ｒおよびトランジスタ１．２のエ
ミッタ領域の大きさの比Ｎで定まる。

一般に、Ｅ’ＮＰトランジスタは、ＮＰＮトランジスタ
に比べてアーリ電圧が低く、アーリ効果の影響を受けや
すいが、第４図においては、ＰＮＰトランジスタ４．５
のコレクターエミッタ間電圧が等しくなるので、これら
ＰＮＰトランジスタ４゜５はアーリ効果の影響を受けに
、＜＜、したがり鬼これらのコレクタ電流は電源電圧変
動の影響を受けにくい。

また、電源端子と接地端子との間に縦続されるトランジ
スタの段数が少ないために、それだけ電−圧損失が少な
いという特徴も有している。

〔発明が解決しようとする問題点〕

ところで、上記従来技術においては、抵抗７゜ＮＰＮ　
トランジスタ３　、　ＰＮＰ　トランジスタ４゜５を介
してＮＰＮトランジスタ６が帰還制御されるから、電源
電圧ｖ０゜の変動があると、抵抗７Ｋ。

流れる電流が変動してＮＰＮ）ランラスタ３０ベース電
位が変動し、抵抗７に流れる電流の変動がな（なるよう
にＰＮＰトランジスター６が制御される。これによって
、ＰＮＰトランジスタ６のコレクタ・エミッタ間電圧は
電源電圧の変動分だけ変動する。したがって、電源電圧
の変動がありて転トランジスタ１のコレクタ・エミッタ
間電圧はほとんど変動することはない。これに対し、Ｎ
ＰＮトランジスタ２，３のコレクタ・エミッタ間電圧は
電源電圧の変動によって影響される。このために、この
定電流源回路をＩＣ化するに際してＮＰＮトランジスタ
１〜３のアーリ電圧が低い場合には、電源電圧変動の影
響を受けて、各トランジスタのコレクタ゛電流が変動し
てしまうことになる。

本発明の目的は、かかる問題点を解消し、出力電流に対
する電源電圧変動の影響を軽減することができるように
した定電流源回路を提供することにある。

〔問題点を解決するための手段〕

上記目的を達成するために、本発明は、エミッタが正側
電源端子側となりダイオード構成をなす第１のＰＮＰ　
トランジスタと、エミッタが該正側電源端子側となり該
第１のＰＮＰトランジスタとカレントミラー回路を構成
する第２のＰＮＰトランジスタと、エミッタが前記正側
電源端子側となリヘースが前記第２のＰＮＰトランジス
タのコレクタに接続された第５のＰＮＰ　トランジスタ
と、エミッタが負側電源端子に接続されダイオード構成
をなす第１ＯＮＰＮ　トランジスタと、エミッタが該負
側電源端子にコレクタが前記第２のＰＮＰトランジスタ
のコレクタに夫々接続され該＃！１のＮＰＮトランジス
タとカレントミラー回路を構成する第２のＮＰＮトラン
ジスタと、前記第３のＰＮＰトランジスタのコレクタと
前記第１のＮＰＮトランジスタのコレクタとの間に設け
られた抵抗と、コレクタが前記第１のＰＮＰトランジス
タのコレクタにエミッタが前記負側電源端子にベースが
前記第３のＰＮＰ　トランジスタのコレクタに夫夫接続
された第３のＮＰＮトランジスタとからなる回路構成に
おいて、前記第３のＮＰＮトランジスタのベースと前記
抵抗との接続点と前記第３のＰＮＰトランジスタとの間
に第４ＯＮＰ１’１ランジスタを、前記第２のＰＮＰ　
トランジスタのコレクタと前記第３のＰＮＰ　トランジ
スタのベースとの接続点と前記第２のＮＰＮ　トランジ
スタのコレクタとの間に第５ＯＮＰＮトランジスタを、
前記第１のＰＮＰトランジスタのコレクタと前記第３の
ＮＰＮトランジスタのコレクタとの間に第６のＮＰＮト
ランジスタを夫々設け、前記第４のＮＰＮトランジスタ
をダイオード構成とするとともへ前記第５．第６のＮＰ
Ｎトランジスタのベースをともに前記第４のベースに接
続したものである。

〔作用〕

第１．第２のＰＮＰトランジスタのコレクタ・２　ミッ
タ間電圧は等しくなっているので、これらはアーリ効果
の影響は受けにくい。また、電源電圧の変動は第３のＰ
ＮＰ　トランジスタによって吸収され、そのコレクタ電
位は電源電圧の変動による影響を受けないために、該第
３のＰＮＰトランジスタのコレクタにコレクタとベース
とが接続された第４ＯＮＰＮトランジスタおよび該ベー
スに共通にベースが接続された第５．第６のＮＰＮトラ
ンジスタのエミッタ電位は電源電圧の変動を受けに（い
。したがって、第１．第２．第３のＮＰＮトランジスタ
のコレクタ・エミッタ間電圧は電源電圧の影響を受げに
くい。

〔実施例〕

以下、本発明の実施例を図面によって説明する。

第１図は本発明による定電流源回路の一実施例を示す回
路図であって、１．２．５はＮＰＮトランジスタ、４，
５．６はＰＮＰトランジスタ、７は抵抗、８ｗ９ｙ１０
はＮＰＮトランジスタ、１１は正側電源端子、１２は負
側電源端子である。

同図において、ＮＰＮトランジスタ１．２．３→ま第４
図のＮＰＮトランジスタ１，２．３に夫々対応し、抵抗
７は同じく第４図の抵抗７に対応狐ＰＮＰトランジスタ
４，５．６は同じく第４図のＰＮＰ　トランジスタ４，
５．６に対応している。

そして、抵抗７とＮＰＮ　トランジスタ３０ペース、と
の接続点とＰＮＰトランジスタロのコレクタとの間にＮ
ＰＮ　トランジスタ８が、ＮＰＮトランジスタ５のコレ
クタとＮＰＮトランジスタロ０ペースとの接続点とＮＰ
Ｎトランジスタ２のコレクタとの間にＮＰＮトランジス
タ９が、ＮＰＮトランジスタ３のコレクタとＰＮＰトラ
ンジスタ４のコレクタとの間にＮＰＮ　トランジスタ１
ｏが夫々設。

けられ、これらＮＰＮトランジスタ８，９．１（ロ）！
。

そのうちのＮＰＮトランジスタ８がダイオード構成をな
して、カレントミラー回路を構成してい軛また。ＮＰＮ
トランジスタ１，２のエミッタ領域の大きさは等しく、
これらよりもＮＰＮトランジスタ３のエミッタ領域は小
さく設定されており、これら間の大きさの比をＮとする
。

各トランジスタのベース電流による誤差分やア一り効果
を無視すると、カレントミラー回路を構成するＰＮＰト
ランジスタ４５のコレクタ電流はＮＰＮトランジスタ１
ｏ、５を通って流れ、ＰＮＰトランジスタ５のコレクタ
電流はＮＰＮトランジスタ９，２を通って流れる。また
、ＮＰＮ　トランジスタ１，２はカレントミラー回路を
構成してベース・エミッタ間電圧が等しいから、これら
のコレクタ電流は等しい。ＮＰＮトランジスタ１のコレ
クタ電流はＰＮＰ　トランジスタロ、ＮＰＮトランジス
タ８を通るから、結局、各トランジスタのコレクタ電流
は全て等しいことになる。

いま、ＮＰＮトランジスタ１のコレクタ電流な工とし、
ＮＰＮトランジスタ１，３のベース・エミッタ間電圧を
夫々Ｖゆ、　、　ＶＢＨ２，抵抗７の抵抗値をＲとする
と、ｖＢＭｓ　”　ｖＢＢｌ　＋　Ｉ　Ｒが成立する。これにより、ＮＰＮトランジスタ１゜２の
エミッタ領域の大きさとＮＰＮトランジスタ３のエミッ
タ領域の大きさとの比をＮとし、ｋをボルツマン定数、
Ｔを絶対温度、夛を単位電荷量話すると、コレクタ電流
■は次のよ５になる。

これは、また、各トランジスタのコレクタ電流でもある
。

しかも、ＰＮＰ　トランジスタ４，５は、これらのコレ
クタ・エミッタ間電圧がほぼ等しいから、アーリ効果の
影響を受けにくい。また、電源電圧が変動すると、抵抗
７．ＮＰＮトランジスタ３、ＰＮＰトランジスタ４，５
を介してＮＰＮ　トランジスタ６に帰還がかかり、ＮＰ
Ｎトランジスタ６がこの電源電圧の変動分を吸収するか
ら、ＮＰＮトランジスタ８　、９　、１０のベース−エ
ミッタ間電圧は電源電圧の変動による影響をほとんど受
けない。このために、ＮＰｔ’ｌｌランジスタ９，１０
のコレクタ・エミッタ間電圧は電源電圧の変動によって
変動するが、これらＮＰＮトランジスタ９゜１０のエミ
ッタ電位は、これらのベース・エミッタ間電圧によって
決まるから、電源電圧の変動の影響をほとんど受けない
。このために、ＮＰＮトランジスタ２，３のコレクタ・
エミッタ間電圧も電源電圧の変動の影響はほとんど受け
ないことになる。

したがって、ＮＰＮトランジスタ１．２．５の７−リ電
圧が低くとも、これらは電源電圧の影響をほとんど影響
されることがなく、各トランジスタのコレクタ電流は一
定に保持される。

第２図は本発明による定電流源回路の他の実施例を示す
回路図であって、１３〜１５はＮＰＮトランジスタ、１
６　、１７はＰＮＰ　トランジスタ、１８〜２４は抵抗
、２５　、２６は出力端子であり、第１因に対応する部
分には同一符号をつけている。

同図において、ＮＰＮトランジスタ１〜３．８〜１０、
ＰＮＰ　トランジスタ４〜６および抵抗７の接続関係は
第１図と同様であるが、ＰＮＰＩ−ランジスタ４，５．
６のコレクタは夫々抵抗２１　、２０１９を介して正側
電源端子１１１／（接続されている。

さらに、正側電源端子１１に抵抗２２を介してＰＮＰト
ランジスタ１７のエミッタが、また、抵抗２３を介して
ＮＰＮトランジスタ１５のコレクタが接続され、このＰ
ＮＰ　トランジスタ１７ノコレツタは抵抗２４を介し、
ＮＰＮトランジスタ１５のエミッタは直接夫々負側電源
端子１２に接続されている。ＰＮＰ　トランジスタ１７
のベースはＮＰＮトランジスタ９のコレクタに接続され
ている。

ＮＰＮ）ランジッタ１５はダイオード構成をなしており
、そのベースはＮＰＮ）ランジッタ１４０ペースに接続
されている。このＮＰＮ　トランジスタ１４のコレクタ
はＮＰＮ　）ランジッタ９のコレクタに接続され、エミ
ッタはＰＮＰ）ランジッタ１７のコレクタに接続されて
いる。これらＮＰＮ）ランジッタ１４　、１５、ＰＮＰ
トランジスタ１７および抵抗２２〜２４は起動回路を構
成している。

さらにまた、正側電源端子１１には、抵抗１日を介して
ＰＮＰトランジスタ１６のエミッタが、負側電源端子１
２には、ＮＰＮトランジ−ツタ１３のエミッタが夫々接
続されており、これらトランジスタ１６　、１３のコレ
クタは夫々出力＠２５，２６に接続されている。ＰＮＰ
）ランジッタ１６のベースは、ＰＮＰトランジスタロの
ベースと同様に、　ＮＰＮ）ランジッタ９のコレクタに
接続され、　ＮＰＮトランジスタ１５０ペースは、ＮＰ
Ｎ）ランジッタ３のベースと同様に、ＮＰＮトランジス
タ８のエミッタに接続されている。ＰＮＰ　トランジス
タロ、１６はカレントミラー回路を構成しており、ＮＰ
Ｎ　）ランジッタ５，１３もカレントミラー回路を構成
している。これらＮＰＮトランジスタ１３゜ＰＮＰ　）
ランジッタ１６および抵抗１日は定電流出力回路を構成
している。

かかる回路構成において、正側電源端子１１．負側電源
端子１２に電源電圧が印加されると、抵抗２５゜ＮＰＮ
）ランジッタ１５を介して電流が流れ始め、ＮＰＮトラ
ンジスタ１４のベース電位が上昇していく。これにより
、ＮＰＮトランジスタ１４に電流が流れ、ＰＮＰトラン
ジスタ６．１７が活性化し、次いでＮＰＮ）ランジッタ
８，９．１０が活性化してついＫはＮＰＮ）ランジッタ
１，２．ＰＮＰ）ランジッタ４，５およびＮＰＮトラン
ジスタ１３．ＰＮＰ）ランジッタ１６も活性化する。

このようにして、各トランジスタが活性化して電流が流
れ、夫々の電流が正規の電流となると、ＰＮＰ）ランジ
ッタ１７を介して流れる電流によって抵抗２４に生ずる
電圧によりＮＰＮ）ランジッタ１４のベース・エミッタ
間が逆バイアスされると、とのＮＰＮ）ランジッタ１４
はオフ状態となり、起動動作が停止する。

ここで、ＰＮＰ　トランジスタ６．１６とＮＰＮトラン
ジスタ５，１５は夫々カレントミラー回路を構成してお
り、ＰＮＰトランジスタ６およびＮＰＮ）ランジッタ３
のコレクタ電流は、第１図で説明したように、電源電圧
の変動による影響をはとんと受けないために、出力端子
２５　、２６の出力電流は、電源電圧の変動による影響
を受けない定電流となる。

なお、この実施例においては、ＮＰＮトランジスタ１５
およびＰＮＰトランジスタ１６のエミッタ領域の大きさ
、抵抗１８の抵抗値を選定することにより、出力電流の
大きさを任意に設定することができる。

第３図は以上の実施例における計算機シミエレーシ嘗ン
による電源電圧対出力電流の特性を示すものであって、
αは従来技術によるもの、ｂは上記実施例によるもので
ある。これらはいずれもＰＮＰトランジスタの電流増幅
度を１５０、ＮＰＮトランジスタの電流増幅度を２００
、それらのアーリ電圧をともに１５ボルトとしている。

第３図から、従来技術に比べて上記実施例では、出力電
流が電。

原電圧の変動による影響を受けにくいことがわかる。因
みに、出力電流の変化率は、従来技術が７５μＡ／Ｖで
あるのく対し上記実施例では、１０８μＶＶであった。

〔発明の効果〕

以上説明したように、本発明によれば、アーリ電圧が低
いトランジスタを用いても、電源電圧の変動にほとんど
影響されない安定した一定の出力電流を得ることができ
、上記従来技術の問題点を解消して優れた機能の定電流
源回路を提供することができる。

【図面の簡単な説明】

第１図は本発明による定電流源回路の一実施例を示す回
路図、第２図は本発明による定電流回路の他の実施例を
示す回路図第５図は本発明による定電流回路の出力電流
特性を従来技術と対比して示した特性図で、第４図は従
来の定電流源回路の一例を示す回路図である。１．２，５・・・ＮＰＮ　）ランジツタ、４，５．６・
・・ＰＮＰ）ランジツタ、７・・・抵抗、８，９，１０
・・・ＮＰＮトランジスタ。第１図第　３　図椹＃−ｆｔ足ＣＶＥ第　２　関第４図手続補正書（自発）昭和６２年特許願第　３７９２９　　　号発明の名称　
定電流源回路補正をする者・Ｉ噂との関係　特許出願人名　称　　（５１０１株式会社　日　立　製　作　所代
　　理　　人説明の欄以上特許請求の範囲ｔ　エミッタが正側電源端子側となシダイオード構成を
なす＠１のＰＮＰ）ランジツタと、エミッタが該正側電
源端子側とな夛該第１のＰＮＰトランジスタとカレント
ミラー回路を構成する＠２のＰＮＰ　）ランジツタと、
エミッタが該正側電源端子側となシベースが該第２のＰ
ＮＰ）ランジツタのコレクタに接続され九ｍ！３のＰＮ
Ｐトランジスタと、エミッタが負側電源端子に接続され
ダイオード構成をなす第１ＯＮＰＮ　トランジスタと、
エミッタが該負側電源端子にコレクタが前記第２のＰＮ
Ｐ）ランジツタのコレクタに夫々接続され該第１のＮＰ
Ｎ　）ランジツタとカレントミラー回路を構成する第２
のＮＰへトランジスタと、前記ＩＩ３のＰＮＰ）ランジ
ツタのコレクタと前記第１のＮＰＮ　トランジスタのコ
レクタとの間に設けられ比抵抗と、コレクタが前記第１
のＰＮＰ　トランジスタのコレクタにエミッタが前記負
側電源端子にベースが前接続されたＷＸ３のＮＰＮ）ラ
ンジツタとからなる定電流源回路において、前記第５の
ＮＰＮ　トランジスタのベースと前記抵抗との接続点と
前記第３のＰＮＰ）ランジツタとの間に第４ＯＮＰＮ）
ランジツタを、前記第２のＰＮＰ）ランジツタのコレク
タと前記第５のＰＮＰ　）ランジツタのベースとの接続
点と前記第２のＮＰＮ）ランジツタのコレクタとの間Ｋ
ＩＩ５のＮＰＮ）ランジツタを、前記第１のＰＮＰ）う
／ジツタのコレクタと前記ｍ５のＮＰＮ）ランジツタの
コレクタとの間に＠６ＯＮＰＮ）ランジツタを夫々設け
、前記第４のＮＰＮ）ランジツタをダイオード構成とす
るとともに１前記第５．第６のＮＰＮ　トランジスタの
ベースをもとに前記第４のベースに接続したことを特徴
とする定電流源回路。

Claims

【特許請求の範囲】

１、エミッタが正側電源端子側となりダイオード構成を
なす第１のＰＮＰトランジスタと、エミッタが該正側電
源端子側となり該第１のＰＮＰトランジスタとカレント
ミラー回路を構成する第２のＰＮＰトランジスタと、エ
ミッタが該正側電源端子側となりベースが該第２のＰＮ
Ｐトランジスタに接続された第３のＰＮＰトランジスタ
と、エミッタが負側電源端子に接続されダイオード構成
をなす第１のＮＰＮトランジスタと、エミッタが該負側
電源端子にコレクタが前記第２のＰＮＰトランジスタの
コレクタに夫々接続され該第１のＮＰＮトランジスタと
カレントミラー回路を構成する第２のＮＰＮトランジス
タと、前記第３のＰＮＰトランジスタのコレクタと前記
第１のＮＰＮトランジスタのコレクタとの間に設けられ
た抵抗と、コレクタが前記第１のＰＮＰトランジスタの
コレクタにエミッタが前記負側電源端子にベースが前記
第３のＰＮＰトランジスタのコネクタに夫々接続された
第５のＮＰＮトランジスタとからなる定電流源回路にお
いて、前記第５のＮＰＮトランジスタのベースと前記抵
抗との接続点と前記第３のＰＮＰトランジスタとの間に
第４のＮＰＮトランジスタを、前記第２のＰＮＰトラン
ジスタのコレクタと前記第５のＰＮＰトランジスタのベ
ースとの接続点と前記第２のＮＰＮトランジスタのコレ
クタとの間に第５のＮＰＮトランジスタを、前記第１の
ＰＮＰトランジスタのコレクタと前記第３のＮＰＮトラ
ンジスタのコレクタとの間に第６のＮＰＮトランジスタ
を夫々設け、前記第４のＮＰＮトランジスタをダイオー
ド構成とするとともに、前記第５、第６のＮＰＮトラン
ジスタのベースをもとに前記第４のベースに接続したこ
とを特徴とする定電流源回路。