JP5375662B2 - 信号生成回路 - Google Patents

Description

本発明は、回路に設けた共用する容量への充電を通してスイッチング電源等におけるソフトスタート機能とタイマ機能を実現することが可能な信号生成回路に関する。

スイッチング電源では、しばしば、起動時の突入電流を防止するためのソフトスタート機能、および、過負荷状態が所定時間継続した場合に電源を遮断する過負荷保護機能が組み込まれている。ソフトスタート機能は、容量を定電流で充電することでランプ信号を生成し、これに基づいて、徐々にデューティ(Duty)比（オン時比率）を大きくしていくことにより実現できる。一方、過負荷状態の継続時間を計測するタイマは、容量を定電流で充電し、その電圧が所定値まで上昇したことを検出することにより実現できる。

下記特許文献１および特許文献２に記載の技術では、この２つの機能に要する容量を１つの容量で共用することを開示している。その典型的な回路構成例を図５に示す。図５は、従来の信号生成回路の構成を示すブロック図であり、ソフトスタート機能とタイマ機能を共用する１つの容量で実現可能にしているものである。図５において、容量(Css)2には、電流供給回路1から定電流Issが供給されており、容量(Css)2の電流供給回路側端子電圧Vssが予め設定されている第１のしきい値Vc1(図示せず)より低い間は、ソフトスタート機能を実現するためのランプ信号として利用する（通常、第１のしきい値Vc1は、その温度変動等で不都合が起こらないように、実際にはソフトスタート機能を利用する範囲よりも十分に高く設定されている）。上記第１のしきい値Vc1に達した後の通常動作時には、クランプ回路3によってVc1に維持しておく。クランプ回路3は、過負荷時に遮断（オフ）されるスイッチ4と直列に、ダイオードを上記端子電圧Vssとアース間に複数段接続することで実現されている。

一方、過負荷状態が検出された場合には、スイッチ4が遮断されて、クランプ状態が解除され、上記端子電圧Vssが上昇を始める。上記端子電圧Vssが所定の第２のしきい値Vtoを超えるまで過負荷状態が続いた場合には、これを比較器(図４参照)等で検出し、保護機能(図示せず)を動作させる。また過負荷状態が上記第２のしきい値Vtoを超えるまで継続せずに途中で解消された場合には、再び、スイッチ4が閉じて、上記端子電圧Vssを上記第１のしきい値Vc1に維持するように動作する。

また、上記においてタイマ時間は、容量2の容量値をCss、容量2への充電電流をIssとすると、Css(Vto-Vc1)/Issで決まる。ここで、第２のしきい値Vtoには電源電圧による上限があり、このままではタイマ時間の設定範囲が限られるため、充電電流Issの切り替えを指示する回路を別に設け、当該回路によりソフトスタート機能とタイマ機能とで異なる大きさの充電電流Issを適用することによりタイマ時間の設定範囲を広げることも特許文献１，２に開示されている。

特開２００１−０９４４０７号公報(段落0025-0035、図１) 特開２００８−１６０９１７号公報(段落0028-0038、図１,図２)

図５に示したような従来構成の信号生成回路では、過負荷状態の継続時間を計測するタ
イマ機能によるタイマ時間は、第２のしきい値Vtoと第１のしきい値Vc1との差(=Vto-Vc1)で調整することになるが、温度変動等によりその差(=Vto-Vc1)の値が変わるためタイマ時間が変わってしまう点が上記従来構成の信号生成回路の課題として認識されていた。

すなわち、クランプ電圧である第１のしきい値Vc1はダイオードの順方向電圧（特許文献１）もしくはダイオードの替わりに設けられたツェナーダイオードのツェナー電圧（特許文献２）で決められるが、ダイオードの順方向電圧やツェナー電圧は温度による影響が大きく、温度が変わると第１のしきい値Vc1が変動してしまう。第１のしきい値Vc1はタイマ動作の初期値であるので、これによりタイマ時間が変わってしまうのである。

また、ソフトスタート動作が完了する前にタイマ動作を開始させてしまうと、本来のソフトスタート動作を得ることができないばかりか、タイマ動作の初期値が不定となることから、タイマ動作も本来の機能を果たせなくなってしまう。そのため、ソフトスタート機能からタイマ機能へと充電電流Issの切り替えを指示するためには、まずソフトスタート動作が完了していることを確認する必要があり、容量(Css)2の電流供給回路側端子電圧Vssがこの切り替えを行ってもよい電圧に達しているかを判断する回路が新たに必要になってしまう。すなわち、回路規模が大きくなってしまうという問題もあった。

そこで本発明は、簡易な回路構成で、回路に設けた容量をソフトスタート機能と共用でき、且つタイマ時間の設定の自由度が高くて精度の良いタイマ機能を実現可能な信号生成回路を提供することを目的とするものである。

本発明の信号生成回路は、電流供給回路の出力端子と接地端子の間に接続された容量と、前記出力端子の電圧が第１の設定電圧を超えたか否かを二値信号で出力する比較回路と、該比較回路の出力に応じて前記出力端子に供給する電流値を変更することができる電流供給回路と、前記出力端子の電圧を前記比較回路の中間出力により定められるクランプ電圧にクランプするクランプ回路とを有し、前記電流供給回路は前記容量への電流の供給を第１の電流値で開始し、前記比較回路は、前記出力端子の電圧と第２の設定電圧との差を増幅する差動増幅器と、該差動増幅器の出力信号を増幅して二値化信号化する単相増幅器とから構成され、前記クランプ回路は、前記出力端子に接続されて前記出力端子から電流を引き抜き、引き抜く電流の大きさが前記差動増幅器の出力により制御されるトランジスタを備え、前記出力端子の電圧が高いほど前記トランジスタが引き抜く電流を大きくするようにして、前記出力端子の電圧が前記クランプ電圧に達したときに前記第１の電流値と前記トランジスタが引き抜く電流が等しくなるようになす、ことを特徴とする。

また本発明は、上記において、前記第１の設定電圧は前記差動増幅器の出力が前記単相増幅器のしきい値電圧に達するときの前記出力端子の電圧であり、前記電流供給回路は、前記容量へ供給する電流を、前記単相増幅器の出力に応じて前記第１の電流値から第２の電流値に切り替え、前記第１の設定電圧値が前記クランプ電圧より低い電圧であることを特徴とする。

上記において、前記差動増幅器の出力は前記出力端子の電圧に対し単調増加する信号であり、前記トランジスタはゲート端子に前記差動増幅器の出力が入力されるＮチャネルＭＯＳトランジスタである、ことが望ましい。

また本発明は、上記において、前記トランジスタが電流を引く抜く経路に設けられたス
イッチ素子を有し、該スイッチ素子のオンオフを前記外部入力により制御することを特徴とする。

また本発明は、上記において、前記外部入力が過負荷信号であり、該過負荷信号が入力されると前記スイッチ素子がオフすることを特徴とする。

本発明の信号生成回路によれば、回路に設けた容量をソフトスタート機能と共用でき、且つタイマ時間の設定の自由度が高くて精度の良いタイマとして動作させることが簡易な回路構成で容易に実現することができる。

本発明の実施形態に係る信号生成回路の構成を示すブロック図である。 図１に示した信号生成回路の実施例を示す図である。 本発明の実施形態に係る信号生成回路によって電流Issの切り替えが行われる様子を示すイメージ図である。 過負荷判定信号を出力する比較回路の構成例を示す図である。 従来の信号生成回路の構成を示す図である。

以下、本発明の実施の形態について、詳細に説明する。
図１は、本発明の実施の形態に係る信号生成回路の構成を示すブロック図であり、回路に設けた共用する容量への充電を通してソフトスタート機能とタイマ機能を実現可能にするものである。図１において本発明の実施の形態に係る信号生成回路は、ソフトスタート機能とタイマ機能を実現可能とするために、電流供給回路11から供給する電流Issを、回路に設けた共用する容量(Css)12に供給するとともに、差動増幅器21の比較入力としてクランプ回路20に加える。クランプ回路20は、電流供給回路11の出力端子の端子電圧でもある容量(Css)12の電流供給回路11側端子電圧Vss（以下、単に端子電圧Vssともいう）と温度変化の（ほとんど）ない基準電圧であるソフトスタート完了指示電圧（第２の設定電圧）Vc10とを比較して、端子電圧Vssがスタート完了指示電圧Vc10をより上回るほど、スイッチ素子13を介して電流供給回路11の出力端子に接続されたNMOSFET(NチャネルMetal-Oxide-Semiconductor Field-Effect Transistor)22により、容量(Css)12に供給される電流をより多く引き抜く構成とすることにより、クランプ機能を実現する。このような構成を採用することにより、端子電圧Vssがクランプ回路20によりクランプされた電圧であるソフトスタート完了電圧（クランプ電圧）Vc1の温度変動を回避することができる。

またクランプ回路20がクランプ作動状態にあるとき、差動増幅器21の出力Vo1は、端子電圧Vssをソフトスタート完了電圧Vc1に制御するための電圧Vg(ここで電圧Vgは、クランプ回路20の構成要素であるNMOSFET22が電流Iss、より具体的には図２に示す電流値Iss2、を流すときのNMOSFET22のゲート電圧であり、NMOSFET22の特性によって決まる。)となっている。いま差動増幅器21の利得をAとすると、差動増幅器21の出力Vo1はVo1= A・(Vss-Vc10)+Bとなる。ここでBは差動増幅器21の構成により定まる定数であり、上記のソフトスタート完了電圧Vc1は、差動増幅器21の出力Vo1がVo1= A・(Vss-Vc10)+B=Vgとなるときの端子電圧Vssである。差動増幅器21の回路定数を調整してB=Vgとしておけば、ソフトスタート完了電圧Vc1はソフトスタート完了指示電圧Vc10に等しく、Vo1= A・(Vss-Vc10)+Vg= A・(Vss-Vc1)+Vgとなる。以下では、説明の簡単化のためにB=Vgの場合について説明を行うが、本発明はこれに限定されるものではない。

B=Vgで、Vo1= A・(Vss-Vc10)+Vg= A・(Vss-Vc1)+Vgとなる場合、単相増幅器31のしきい値電圧Vtaとすると、関係式 A・(Vss-Vc10) +Vg = Vta が成立するまでは、すなわちVssが電圧Vc10+(Vta-Vg)/A= Vc1-(Vg-Vta)/A（第１の設定電圧）に達するまで、電流Issは電流値Iss1に維持される。しかし端子電圧Vssがこの電圧を超えると、電流Issの切り替え(電流値Iss1から電流値Iss2への切り替え)が起こる。図３はその様子を示すものであり、その横軸ｔは時間であるが、端子電圧VssがVgにクランプされている期間は除いている。図３に示す電流Issの切り替えが、端子電圧 Vss=Vc1-（Vg-Vta）/Aが成立した時点、すなわち信号Vo1が単相増幅器31のしきい値電圧Vta に達した時点(以下、変曲点、と称する)を境にして起こる。そして、Vss=Vc10=Vc1に達するとVo1=Vgとなって、電流供給回路11から供給される電流Iss2とNMOSFET22が引き抜く電流が等しくなって、端子電圧Vssはソフトスタート完了電圧Vc1に維持（クランプ）される。

図３は本発明の実施形態に係る信号生成回路によって電流Issの切り替えが行われる様子を示すイメージ図であり、図３に示されるように、単相増幅器31のしきい値電圧Vtaを、端子電圧Vssがソフトスタート完了電圧Vc1に達した時点においてNMOSFET22に加えられるゲート電圧Vgよりも少し低い電圧になるように設計しておけば、ソフトスタート機能が完了した後、端子電圧Vssをクランプ状態で待機する時点で、電流Issがソフトスタート機能の設定値（電流値Iss1）からタイマ機能の設定値（電流値Iss2）に確実に変更されているようにすることが可能となる。

また比較回路30は、クランプ回路20の構成要素でもある差動増幅器21と、差動増幅器21の出力電圧Vo1を二値化する単相増幅器31とで構成されている。つまり差動増幅器21は、クランプ回路20と比較回路30で共用される構成になっている。そして単相増幅器31から出力される二値信号Vo2を電流供給回路11に切替信号として与えて、上述したように電流値Iss1から電流値Iss2への電流値の切り替えを行わせる。

このように本発明の実施の形態に係る信号生成回路によれば、クランプ回路20と比較回路30とで共用する差動増幅器21を設け、差動増幅器21における比較入力である容量(Css)12の電流供給回路11側端子電圧（電流供給回路11の出力端子の電圧）VssがVc10+(Vta-Vg)/A= Vc1-(Vg-Vta)/A（第１の設定電圧）を上回った場合に、差動増幅器21からの出力電圧Vo1を二値化する比較回路30の単相増幅器31から電流値を切り替え信号であるVo2を出力し、ソフトスタート機能の設定値（電流値Iss1）からタイマ機能の設定値（電流値Iss2）に変更することにより、端子電圧Vssの上限に依らず、タイマ時間を自由に設定する(図３参照)ことが可能になる。またクランプ回路20として、従来技術のようなダイオードの順方向電圧降下を利用してしきい値Vth1を決める構成ではなく、端子電圧Vssと温度変化の（ほとんど）ない基準電圧であるソフトスタート完了電圧Vc10を比較し、端子電圧Vssがこれをより上回るほど容量(Css)12に供給される電流、具体的には定電流源から供給される電流Iss2(図２、図３参照)、をより多く引き抜く構成を採用することにより、ソフトスタート完了電圧Vc1の温度変動を回避することができる。

また、上述のように、クランプ回路20と比較回路30とで差動増幅器21を共用するという簡易な回路構成で、これらの機能を実現することができる。

図２は、図１に示した信号生成回路の実施例を示す図である。図２に示す実施例は、図１に示した電流供給回路11と、クランプ回路20及び比較回路30に共用される差動増幅器21と、比較回路30の構成要素である単相増幅器31の各具体例を示すもので、電流供給回路,差動増幅器および単相増幅器の図示番号は図１に示したものと異ならせている。図２において、電流供給回路110は、単相増幅器130から出力される二値信号Vo2がそれぞれのゲートに相補的に加えられるようにしていずれかのトランジスタが相補的に導通するNMOSFET M00,M01と、PMOSFET(PチャネルMetal-Oxide-Semiconductor Field-Effect Transistor) M02,M03から構成されるカレントミラー回路とで構成されている。

これを具体的にさらに説明すると、NMOSFET M00,M01のドレインは、共通接続され且つカレントミラー回路の構成要素であるPMOSFET M02のゲート及びドレインに接続され、またNMOSFET M00のソースは、電流Iss1を流すことができる電流源を介してアースに接続されている。一方、NMOSFET M01のソースは、電流Iss2を流すことができる電流源を介してアースに接続されている。そしてNMOSFET M00のゲートは、ドライバを介して単相増幅器130の出力Vo2に接続され、またNMOSFET M01のゲートは、反転回路を介して単相増幅器130の出力Vo2に接続されている。

一方、カレントミラー回路を構成するPMOSFET M02,M03のソースは共通接続され且つ電源電圧に接続されている。そして、PMOSFET M02,M03のゲートは共通接続されるとともに上記したようにPMOSFET M02のゲート及びドレインはダイオード接続され且つNMOSFET M00,M01のドレインに共通接続されている。またPMOSFET M03のドレインは、ソフトスタート機能及びタイマ機能で共用する容量(Css)12の一端に接続され且つNMOSFET M21のドレインに接続されている。なお、容量(Css)12の他端はアースに接続され、またNMOSFET M21のソースはNMOSFET M20のドレインに接続され、さらにNMOSFET M20のソースはアースに接続されている。そして、NMOSFET M21のゲートには過負荷信号が印加され、またNMOSFET M20のゲートには、差動増幅器120の出力Vo1が接続されている。ここで、NMOSFET M21は図１のスイッチ素子13に相当し、NMOSFET M20は図１のNMOSFET22に相当する。NMOSFET M21は、過負荷信号によりそのオンオフ（導通／遮断）が制御されている。

また図２に示す差動増幅器120は、電流Ibをコピーして必要なバイアス電流を生成するためのカレントミラー回路の構成要素であるPMOSFET M11、比較段を構成するPMOSFET M13,M14 、及び カレントミラー回路を構成するNMOSFET M15,M16 とで構成されている。

これをさらに具体的に説明すると、カレントミラー回路を構成するPMOSFET M10,M11,M12のソースは共通接続され且つ電源電圧に接続されている。なお、PMOSFET M10,M12は差動増幅器120の構成要素には含めていない。しかしPMOSFET M10,M11,M12により構成されるカレントミラー回路に関して説明すると、PMOSFET M10のドレインは、ゲートにダイオード接続され且つバイアス電流（Ib）を流すことができる電流源を介してアースに接続されるとともに、PMOSFET M11,M12のゲートに共通接続されている。したがってこれらの構成要素はカレントミラー回路を構成してバイアス電流（Ib）を差動増幅器120及び単相増幅器130に供給するバイアス電流供給部を構成しているということができる。またPMOSFET M12は後述する単相増幅器130の構成要素であり、これについては後で説明する。そしてPMOSFET M11のドレインは、端子電圧Vssとソフトスタート完了指示電圧Vc10とが入力される比較段のPMOSFET M13,M14のソースに共通接続されている。PMOSFET M13のゲートには、端子電圧Vssが印加され、またPMOSFET M14のゲートにはソフトスタート完了指示電圧Vc10が印加されるように構成されている。PMOSFET M13のドレインは、ダイオード接続されたNMOSFET M15のドレインとゲートに接続されるともにNMOSFET M16のゲートに接続されている。またPMOSFET M14のドレインは、NMOSFET M16のドレインに接続されるとともに、差動増幅器120の出力信号であるVo1を単相増幅器130の構成要素であるNMOSFET M17のゲートおよび上述したNMOSFET M20のゲートに供給している。NMOSFET M15,M16の各ソースはアースに接続されている。NMOSFET M15,M16 はカレントミラー回路を構成している。

また図２に示す単相増幅器130は、電流Ibをコピーして必要なバイアス電流を単相増幅器130に生成するためのカレントミラー回路の構成要素であるPMOSFET M12と、PMOSFET M12 及び NMOSFET M17で構成される第１のインバータ回路と、PMOSFET M18 及び NMOSFET M19で構成される第２のインバータ回路とで構成されている。

これをさらに具体的に説明すると、PMOSFET M12は、単相増幅器130の構成要素であるが
、単相増幅器130の構成要素外のPMOSFET M10,M11と一緒になってカレントミラー回路を構成する。PMOSFET M12のゲートは、PMOSFET M10のゲートに接続されていて、PMOSFET M10のドレインに接続されたバイアス電流（Ib）をコピーして流すことができる。PMOSFET M12のドレインは、NMOSFET M17のドレインに接続されるとともにPMOSFET M18及びNMOSFET M19のゲートに接続されている。NMOSFET M17のゲートには信号Vo1が入力されている。そして、PMOSFET M12 とNMOSFET M17とのコンプリメンタリー接続は第１のインバータを構成する。またPMOSFET M18 とNMOSFET M19とはコンプリメンタリー接続され第２のインバータを構成する。なお、第２のインバータは通常のCMOSインバータであるが、第１のインバータはNMOSFET M17およびNMOSFET M17のドレインに接続されているプルアップ素子（PMOSFET M12からなる電流源）という構成になっている。そして第１のインバータと第２のインバータは縦続接続されて、インバータ２段で単相増幅器を構成する。PMOSFET M18 のドレインとNMOSFET M19のドレインからは単相増幅器130の出力信号としてVo2を出力する。この出力信号は、上述したように電流供給回路110の構成要素である、NMOSFET M00のゲートにドライバを介して接続され、またNMOSFET M01のゲートに反転回路を介して接続されている。

上記において電流供給回路110は、単相増幅器130の出力である二値信号Vo2に応じて電流Issを可変する。すなわち図３に示されるように初期、つまり端子電圧Vssがソフトスタート完了電圧Vc1を上回る(さらには上記した変曲点を越える)までは、二値信号Vo2の出力がハイレベルになっていて、選択される電流Issは、NMOSFET M00のソースに接続された電流源からの電流値Iss1が選択されるよう構成されている。そして端子電圧Vssがソフトスタート完了電圧Vc1を上回って上記した変曲点を越えた場合、具体的には図３に示すように、Vo1がVtaを越えた場合、には、単相増幅器130の出力である二値信号Vo2がハイレベルからローレベルに変化し、これが電流供給回路11に入力されることにより、NMOSFET M00のソースに接続された電流源からではなくNMOSFET M01のソースに接続された電流源からの電流値Iss2が選択されるようにして電流Issの値を可変する。なお上述したようにVtaは、単相増幅器31のしきい値電圧である。

この様子を図３でさらに説明すると、端子電圧Vssが上記した変曲点を越えてソフトスタート完了電圧Vc1に達した時点で、図３に示すいずれかの直線に沿ってソフトスタート機能とタイマ機能とで共用するために回路に設けた容量(Css)12を電流値Iss2で充電するタイマ機能を作動させる準備が完了している。過負荷信号が入力されてNMOSFET M21がオフするとタイマ機能が作動するが、このとき、仮に図３で急傾斜を辿るような電流値Iss2が設定されていた場合には、回路に設けた容量(Css)12が急速に充電されることになるため急速に端子電圧Vssが増加し、やがて、Vtoに到達してタイムアップとなるため、タイマ機能におけるタイムアップ時間を短く設定することができ、そのため過負荷状態の検出期間を短くすることができる。なお過負荷状態に立ち至った場合には従来と同様に保護機能（図示せず）を働かせることはいうまでもない。なおVtoは過負荷状態が所定時間継続することで保護機能(図示せず)を働かせるためのしきい値であり、従来と同様である。なお保護機能を働かせるためにVssとVtoとの比較を行う比較器の構成を図４に示す。図４において比較器40の出力、すなわち過負荷判定信号がHigh（ハイ）レベルになったら過負荷保護動作を開始させる。

一方、図３で緩い傾斜を辿るような電流値Iss2が設定されていた場合には、回路に設けた容量(Css)12が緩やかに充電されることになるため緩やかに端子電圧Vssが増加し、やがて、Vtoに到達してタイムアップとなるため、タイマ機能におけるタイムアップ時間を長く設定することができ、そのため過負荷状態の検出期間を長くすることができる。なお図３に示した二つの傾きは、あくまでも単なる例示であって、この二つの例に限定されるものではない。

NMOSFET M20は、クランプ回路の役割を担うトランジスタとして設けられており、ソフトスタート機能が完了した後は、そのゲートには差動増幅器120の出力Vo1=Vgが印加され、過負荷信号が入力されてNMOSFET M21がオフするまで、端子電圧Vssを過負荷状態検出待ちのクランプ状態で待機するように動作する。そして上述したように、端子電圧Vssがソフトスタート完了電圧Vc1以下の上記した変曲点に達した時点で、容量(Css)12を充電する電流が電流値Iss1から電流値Iss2に切り換わっている。なお、図２及び図３に示す電流値Iss2を流すときのゲート電圧Vgと単相増幅器31のしきい値電圧Vtaの関係は、図２に示すNMOSFET M17とNMOSFET M20におけるゲートサイズ(ゲート長やゲート幅)を適宜調整することで容易に設定可能である。

なお差動増幅器120や単相増幅器130の構成は、図２に示した実施例の構成に限定されるものではなく、また、差動増幅器120の同相入力範囲等の都合により、端子電圧Vssを分圧器等により低い電圧に変換したものと、ソフトスタート完了指示電圧Vc10に対応する電圧とを差動増幅器120に入力することも、本発明の技術的範囲に含まれる。また、例えば、上記第１のインバータを通常のCMOSインバータの構成としてもよいし、上記第２のインバータを上記第１のインバータと同様の構成にしてもよい。

11 電流供給回路
12 容量(Css)
13 スイッチ素子
20 クランプ回路
21 差動増幅器
22 NMOSFET
30 比較回路
31 単相増幅器
40 比較器
110 電流供給回路
120 差動増幅器
130 単相増幅器
M00,M01 NMOSFET
M02,M03 カレントミラー回路を構成するPMOSFET
M10,M11,M12 カレントミラー回路を構成するPMOSFET
M13,M14 VssとVc10を比較するNMOSFETから成る比較段
M15,M16 NMOSFETから成るカレントミラー回路
M12,M17 コンプリメンタリー接続されたMOSFETから成る第１のインバータ
M18,M19 コンプリメンタリー接続されたMOSFETから成る第２のインバータ

Claims (5)

1. 電流供給回路の出力端子と接地端子の間に接続された容量と、前記出力端子の電圧が第１の設定電圧を超えたか否かを二値信号で出力する比較回路と、該比較回路の出力に応じて前記出力端子に供給する電流値を変更することができる電流供給回路と、前記出力端子の電圧を前記比較回路の中間出力により定められるクランプ電圧にクランプするクランプ回路とを有し、
   前記電流供給回路は前記容量への電流の供給を第１の電流値で開始し、
   前記比較回路は、前記出力端子の電圧と第２の設定電圧との差を増幅する差動増幅器と、該差動増幅器の出力信号を増幅して二値化信号化する単相増幅器とから構成され、
   前記クランプ回路は、前記出力端子に接続されて前記出力端子から電流を引き抜き、引き抜く電流の大きさが前記差動増幅器の出力により制御されるトランジスタを備え、
   前記出力端子の電圧が高いほど前記トランジスタが引き抜く電流を大きくするようにして、前記出力端子の電圧が前記クランプ電圧に達したときに前記第１の電流値と前記トランジスタが引き抜く電流が等しくなるようになす、
   ことを特徴とする信号生成回路。
2. 前記第１の設定電圧は前記差動増幅器の出力が前記単相増幅器のしきい値電圧に達するときの前記出力端子の電圧であり、
   前記電流供給回路は、前記容量へ供給する電流を、前記単相増幅器の出力に応じて前記第１の電流値から第２の電流値に切り替え、
   前記第１の設定電圧値が前記クランプ電圧より低い電圧であることを特徴とする請求項１に記載の信号生成回路。
3. 前記差動増幅器の出力は前記出力端子の電圧に対し単調増加する信号であり、前記トランジスタはゲート端子に前記差動増幅器の出力が入力されるＮチャネルＭＯＳトランジスタであることを特徴とする請求項１または２に記載の信号生成回路。
4. 前記トランジスタが電流を引く抜く経路に設けられたスイッチ素子を有し、該スイッチ素子のオンオフを前記外部入力により制御することを特徴とする請求項１ないし３のいずれか１項に記載の信号生成回路。
5. 前記外部入力が過負荷信号であり、該過負荷信号が入力されると前記スイッチ素子がオフすることを特徴とする請求項４に記載の信号生成回路。

Images