JP2002132359A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2002132359A JP2002132359A JP2000317914A JP2000317914A JP2002132359A JP 2002132359 A JP2002132359 A JP 2002132359A JP 2000317914 A JP2000317914 A JP 2000317914A JP 2000317914 A JP2000317914 A JP 2000317914A JP 2002132359 A JP2002132359 A JP 2002132359A
- Authority
- JP
- Japan
- Prior art keywords
- node
- voltage
- electrode
- channel mos
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Abstract
(57)【要約】
【目的】 第１の電圧の立ち上がり速度が変化しても安
定して動作する半導体集積回路を提供することを目的と
する。 【構成】 半導体集積回路の起動部を、第３のノードＮ
３と、第３のノードＮ３と接続する制御電極と第１の電
圧が供給される第１の電極と第２のノードＮ２と接続す
る第２の電極とを有するＰチャンネルＭＯＳトランジス
タＴ５と、第１のノードＮ１と接続する制御電極と第１
の電圧が供給される第１の電極と第３のノードと接続す
るＰチャンネルＭＯＳトランジスタＴ６と、インバータ
Ｉｎ１と接続される制御電極と第１の電圧が供給される
第１の電極と第３のノードＮ３と接続される第２の電極
とを有するＰチャンネルＭＯＳトランジスタＴ７と、一
方の端子はＰチャンネルＭＯＳトランジスタＴ７の制御
電極と接続され他方の端子は第３のノードＮ３と接続さ
れるインバータＩｎ１と、一方の端子は第３のノードＮ
３と接続され他方の端子は第２の電圧が供給される抵抗
部Ｒ２とにより構成した。
定して動作する半導体集積回路を提供することを目的と
する。 【構成】 半導体集積回路の起動部を、第３のノードＮ
３と、第３のノードＮ３と接続する制御電極と第１の電
圧が供給される第１の電極と第２のノードＮ２と接続す
る第２の電極とを有するＰチャンネルＭＯＳトランジス
タＴ５と、第１のノードＮ１と接続する制御電極と第１
の電圧が供給される第１の電極と第３のノードと接続す
るＰチャンネルＭＯＳトランジスタＴ６と、インバータ
Ｉｎ１と接続される制御電極と第１の電圧が供給される
第１の電極と第３のノードＮ３と接続される第２の電極
とを有するＰチャンネルＭＯＳトランジスタＴ７と、一
方の端子はＰチャンネルＭＯＳトランジスタＴ７の制御
電極と接続され他方の端子は第３のノードＮ３と接続さ
れるインバータＩｎ１と、一方の端子は第３のノードＮ
３と接続され他方の端子は第２の電圧が供給される抵抗
部Ｒ２とにより構成した。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路に
関し、特に、定電流源回路の起動部に関する。
関し、特に、定電流源回路の起動部に関する。
【０００２】
【従来技術】従来の半導体集積回路について、図面を用
いて説明する。
いて説明する。
【０００３】図３は、従来の半導体集積回路の構成を示
すブロック図である。従来の半導体集積回路は、第１の
ノードＮ１と、第２のノードＮ２と、第１のカレントミ
ラー回路３０１と、第２のカレントミラー回路３０２
と、抵抗素子Ｒ１と、起動部３０３とにより構成されて
いる。
すブロック図である。従来の半導体集積回路は、第１の
ノードＮ１と、第２のノードＮ２と、第１のカレントミ
ラー回路３０１と、第２のカレントミラー回路３０２
と、抵抗素子Ｒ１と、起動部３０３とにより構成されて
いる。
【０００４】起動部３０３は、ＰチャンネルＭＯＳトラ
ンジスタＴ５と、抵抗素子Ｒ２と、静電容量素子（コン
デンサ）Ｃ１と、第３のノードＮ３とにより構成されて
いる。ＰチャンネルＭＯＳトランジスタＴ５の制御電極
は第３のノードＮ３と接続し、第１の電極には電源電圧
ＶＤＤが供給され、第２の電極は第２のノードＮ２と接
続している。抵抗素子Ｒ２の一方の端子には電源電圧Ｖ
ＤＤが供給され、他方は第３のノードＮ３と接続してい
る。静電容量素子Ｃ１の一方の端子は第３のノードＮ３
と接続し、他方の端子には接地電圧ＧＮＤが供給されて
いる。
ンジスタＴ５と、抵抗素子Ｒ２と、静電容量素子（コン
デンサ）Ｃ１と、第３のノードＮ３とにより構成されて
いる。ＰチャンネルＭＯＳトランジスタＴ５の制御電極
は第３のノードＮ３と接続し、第１の電極には電源電圧
ＶＤＤが供給され、第２の電極は第２のノードＮ２と接
続している。抵抗素子Ｒ２の一方の端子には電源電圧Ｖ
ＤＤが供給され、他方は第３のノードＮ３と接続してい
る。静電容量素子Ｃ１の一方の端子は第３のノードＮ３
と接続し、他方の端子には接地電圧ＧＮＤが供給されて
いる。
【０００５】以上のように構成された従来の半導体集積
回路は、以下のように動作する。
回路は、以下のように動作する。
【０００６】電源立ち上げ時において、第１のノードＮ
１の電圧レベルは電源電圧ＶＤＤレベルであり、第２の
ノードＮ２の電圧レベルは接地電圧ＧＮＤレベルであ
り、第３のノードＮ３の電圧レベルは接地電圧ＧＮＤレ
ベルである。よって、起動部３０３のＰチャンネルＭＯ
ＳトランジスタＴ５は導通状態となり、ＰチャンネルＭ
ＯＳトランジスタＴ５を介して第２のノードＮ２に電流
が流れる。それにより、第２のノードＮ２の電圧レベル
は上昇し、第２のカレントミラー回路１０２のＮチャン
ネルＭＯＳトランジスタＴ３及びＮチャンネルＭＯＳト
ランジスタＴ４は導通状態となる。よって、第１のノー
ドＮ１に電流が流れ、第１のノードＮ１の電圧レベルが
降下する。第１のノードＮ１の電圧レベルが降下するこ
とにより、第１のカレントミラー回路３０１のＰチャン
ネルＭＯＳトランジスタＴ１及びＰチャンネルＭＯＳト
ランジスタＴ２は導通状態となる。よって、第２のノー
ドＮ２に電流が流れる。
１の電圧レベルは電源電圧ＶＤＤレベルであり、第２の
ノードＮ２の電圧レベルは接地電圧ＧＮＤレベルであ
り、第３のノードＮ３の電圧レベルは接地電圧ＧＮＤレ
ベルである。よって、起動部３０３のＰチャンネルＭＯ
ＳトランジスタＴ５は導通状態となり、ＰチャンネルＭ
ＯＳトランジスタＴ５を介して第２のノードＮ２に電流
が流れる。それにより、第２のノードＮ２の電圧レベル
は上昇し、第２のカレントミラー回路１０２のＮチャン
ネルＭＯＳトランジスタＴ３及びＮチャンネルＭＯＳト
ランジスタＴ４は導通状態となる。よって、第１のノー
ドＮ１に電流が流れ、第１のノードＮ１の電圧レベルが
降下する。第１のノードＮ１の電圧レベルが降下するこ
とにより、第１のカレントミラー回路３０１のＰチャン
ネルＭＯＳトランジスタＴ１及びＰチャンネルＭＯＳト
ランジスタＴ２は導通状態となる。よって、第２のノー
ドＮ２に電流が流れる。
【０００７】一方、第１の電圧が立ち上がることによ
り、静電容量素子Ｃ１に電荷が徐々に蓄えられる。よっ
て、第３のノードＮ３の電圧レベルは、徐々に上昇し、
電源電圧ＶＤＤレベルとほぼ等しくなる。従って、Ｐチ
ャンネルＭＯＳトランジスタＴ５は、非導通状態とな
る。このとき、第１のノードＮ１及び第２のノードＮ２
には、電流が流れているため、半導体集積回路は安定し
て動作する。
り、静電容量素子Ｃ１に電荷が徐々に蓄えられる。よっ
て、第３のノードＮ３の電圧レベルは、徐々に上昇し、
電源電圧ＶＤＤレベルとほぼ等しくなる。従って、Ｐチ
ャンネルＭＯＳトランジスタＴ５は、非導通状態とな
る。このとき、第１のノードＮ１及び第２のノードＮ２
には、電流が流れているため、半導体集積回路は安定し
て動作する。
【０００８】
【発明が解決しようとする課題】ここで、従来の半導体
集積回路の起動部３０３は、図４（ａ）のように、電源
電圧ＶＤＤ（実線）が抵抗素子Ｒ２及び静電容量素子Ｃ
１の時定数（点線）よりも速く立ち上がったとき、電源
電圧ＶＤＤ（ＰチャンネルＭＯＳトランジスタＴ５の第
１の電極）と第３のノードＮ３との間には、Ｐチャンネ
ルＭＯＳトランジスタＴ５が導通状態となる程度の電位
差が生じる。そのため、ＰチャンネルＭＯＳトランジス
タＴ５は、導通状態となる。
集積回路の起動部３０３は、図４（ａ）のように、電源
電圧ＶＤＤ（実線）が抵抗素子Ｒ２及び静電容量素子Ｃ
１の時定数（点線）よりも速く立ち上がったとき、電源
電圧ＶＤＤ（ＰチャンネルＭＯＳトランジスタＴ５の第
１の電極）と第３のノードＮ３との間には、Ｐチャンネ
ルＭＯＳトランジスタＴ５が導通状態となる程度の電位
差が生じる。そのため、ＰチャンネルＭＯＳトランジス
タＴ５は、導通状態となる。
【０００９】しかしながら、従来の半導体集積回路の起
動部３０３は、図４（ｂ）のように、電源電圧ＶＤＤ
（実線）が抵抗素子Ｒ２及び静電容量素子Ｃ１の時定数
（点線）よりも遅く立ち上がったとき（時定数に追従し
て立ち上がったとき）、電源電圧ＶＤＤ（Ｐチャンネル
ＭＯＳトランジスタＴ５の第１の電極）と第３のノード
Ｎ３との間には、ＰチャンネルＭＯＳトランジスタＴ５
が導通状態となる程度の電位差が生じない。そのため、
ＰチャンネルＭＯＳトランジスタＴ５は、非導通状態を
維持する。よって、第１のノードＮ１及び第２のノード
Ｎ２には電流が流れないため、半導体集積回路は動作す
ることができない。ここで、電源電圧ＶＤＤが遅く立ち
上がった場合を考慮して、抵抗素子Ｒ２及び静電容量素
子C１を大きくし、電位差を生じさせるように構成して
も良い。しかし、例えば、第１の電圧の立ち上がり速度
が５００ｍｓの場合、抵抗素子Ｒ２は５ＧΩ（ギガオー
ム）、静電容量素子Ｃ１は１００ＰＦ（ピコファラッ
ド）となり、かなり大きな抵抗素子や静電容量素子を準
備しなければならない。
動部３０３は、図４（ｂ）のように、電源電圧ＶＤＤ
（実線）が抵抗素子Ｒ２及び静電容量素子Ｃ１の時定数
（点線）よりも遅く立ち上がったとき（時定数に追従し
て立ち上がったとき）、電源電圧ＶＤＤ（Ｐチャンネル
ＭＯＳトランジスタＴ５の第１の電極）と第３のノード
Ｎ３との間には、ＰチャンネルＭＯＳトランジスタＴ５
が導通状態となる程度の電位差が生じない。そのため、
ＰチャンネルＭＯＳトランジスタＴ５は、非導通状態を
維持する。よって、第１のノードＮ１及び第２のノード
Ｎ２には電流が流れないため、半導体集積回路は動作す
ることができない。ここで、電源電圧ＶＤＤが遅く立ち
上がった場合を考慮して、抵抗素子Ｒ２及び静電容量素
子C１を大きくし、電位差を生じさせるように構成して
も良い。しかし、例えば、第１の電圧の立ち上がり速度
が５００ｍｓの場合、抵抗素子Ｒ２は５ＧΩ（ギガオー
ム）、静電容量素子Ｃ１は１００ＰＦ（ピコファラッ
ド）となり、かなり大きな抵抗素子や静電容量素子を準
備しなければならない。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１１】すなわち、本発明の半導体集積回路は、第
１の電圧が供給されるノードと接続する第１のカレント
ミラー回路と、前記第１の電圧よりも低い第２の電圧が
供給されるノードと接続し第１及び第２のノードを介し
て前記第１のカレントミラー回路と接続する第２のカレ
ントミラー回路と、前記第１のノードの電圧レベルに応
じて前記第２のノードに電圧を供給する起動部とを有す
るものである。
１の電圧が供給されるノードと接続する第１のカレント
ミラー回路と、前記第１の電圧よりも低い第２の電圧が
供給されるノードと接続し第１及び第２のノードを介し
て前記第１のカレントミラー回路と接続する第２のカレ
ントミラー回路と、前記第１のノードの電圧レベルに応
じて前記第２のノードに電圧を供給する起動部とを有す
るものである。
【００１２】上記の手段によれば、第１の電圧の立ち上
がり速度が変化しても安定して動作する半導体集積回路
を提供することができる。
がり速度が変化しても安定して動作する半導体集積回路
を提供することができる。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、本発明の実施の形態
を説明するための全図において、同一機能を有するもの
は同一符号を付与し、その繰り返しの説明は省略する。
に基づいて詳細に説明する。なお、本発明の実施の形態
を説明するための全図において、同一機能を有するもの
は同一符号を付与し、その繰り返しの説明は省略する。
【００１４】（第１の実施の形態）図１は、本発明の第
１の実施の形態の半導体集積回路に係わる回路図であ
る。
１の実施の形態の半導体集積回路に係わる回路図であ
る。
【００１５】初めに、本発明の第１の実施の形態の半導
体集積回路の構成を説明する。本発明の第１の実施の形
態の半導体集積回路は、第１の電圧（例えば、５Ｖの電
源電圧ＶＤＤ若しくは駆動電圧ＶＤＤ）が供給されるノ
ードと、第１の電圧よりも低い第２の電圧（例えば、０
Ｖの基準電圧ＧＮＤ若しくは接地電圧ＧＮＤ）が供給さ
れるノードと、第１のノードＮ１と、第２のノードＮ２
と、第１のカレントミラー回路１０１と、第２のカレン
トミラー回路１０２と、抵抗部Ｒ１と、起動部１０３と
により構成されている。
体集積回路の構成を説明する。本発明の第１の実施の形
態の半導体集積回路は、第１の電圧（例えば、５Ｖの電
源電圧ＶＤＤ若しくは駆動電圧ＶＤＤ）が供給されるノ
ードと、第１の電圧よりも低い第２の電圧（例えば、０
Ｖの基準電圧ＧＮＤ若しくは接地電圧ＧＮＤ）が供給さ
れるノードと、第１のノードＮ１と、第２のノードＮ２
と、第１のカレントミラー回路１０１と、第２のカレン
トミラー回路１０２と、抵抗部Ｒ１と、起動部１０３と
により構成されている。
【００１６】第１のカレントミラー回路１０１は、２つ
の第１導電型のトランジスタ（ＰチャンネルＭＯＳトラ
ンジスタ）Ｔ１、Ｔ２により構成されている。Ｐチャン
ネルＭＯＳトランジスタは、制御電極（ゲート電極）
と、第１の電極（ソース電極若しくはドレイン電極）
と、第２の電極（ドレイン電極若しくはソース電極）と
により構成されている。ＰチャンネルＭＯＳトランジス
タＴ１及びＰチャンネルＭＯＳトランジスタＴ２の各制
御電極は、お互いに接続されている。ＰチャンネルＭＯ
ＳトランジスタＴ１及びＰチャンネルＭＯＳトランジス
タＴ２の各第１の電極は、第１の電圧が供給されるノー
ドと接続されている。ＰチャンネルＭＯＳトランジスタ
Ｔ１の第２の電極は第１のノードＮ１と接続され、Ｐチ
ャンネルＭＯＳトランジスタＴ２の第２の電極は第２の
ノードＮ２と接続されている。なお、ＰチャンネルＭＯ
ＳトランジスタＴ１の制御電極は、第２の電極と接続
（短絡）されている。ここで、第１のカレントミラー回
路１０１は、制御電極に第１の電圧レベルの電圧が供給
されると非導通状態となり、第２の電圧レベルの電圧が
供給されると導通状態となる。
の第１導電型のトランジスタ（ＰチャンネルＭＯＳトラ
ンジスタ）Ｔ１、Ｔ２により構成されている。Ｐチャン
ネルＭＯＳトランジスタは、制御電極（ゲート電極）
と、第１の電極（ソース電極若しくはドレイン電極）
と、第２の電極（ドレイン電極若しくはソース電極）と
により構成されている。ＰチャンネルＭＯＳトランジス
タＴ１及びＰチャンネルＭＯＳトランジスタＴ２の各制
御電極は、お互いに接続されている。ＰチャンネルＭＯ
ＳトランジスタＴ１及びＰチャンネルＭＯＳトランジス
タＴ２の各第１の電極は、第１の電圧が供給されるノー
ドと接続されている。ＰチャンネルＭＯＳトランジスタ
Ｔ１の第２の電極は第１のノードＮ１と接続され、Ｐチ
ャンネルＭＯＳトランジスタＴ２の第２の電極は第２の
ノードＮ２と接続されている。なお、ＰチャンネルＭＯ
ＳトランジスタＴ１の制御電極は、第２の電極と接続
（短絡）されている。ここで、第１のカレントミラー回
路１０１は、制御電極に第１の電圧レベルの電圧が供給
されると非導通状態となり、第２の電圧レベルの電圧が
供給されると導通状態となる。
【００１７】第２のカレントミラー回路１０２は、２つ
の第２導電型のトランジスタ（ＮチャンネルＭＯＳトラ
ンジスタ）Ｔ３、Ｔ４により構成されている。Ｎチャン
ネルＭＯＳトランジスタは、制御電極（ゲート電極）
と、第１の電極（ソース電極若しくはドレイン電極）
と、第２の電極（ドレイン電極若しくはソース電極）と
により構成されている。ＮチャンネルＭＯＳトランジス
タＴ３及びＮチャンネルＭＯＳトランジスタＴ４の各制
御電極は、お互いに接続されている。ＮチャンネルＭＯ
ＳトランジスタＴ３の第１の電極は抵抗部Ｒ１の一方の
端子と接続され、第２の電極は第１のノードＮ１と接続
されている。ＮチャンネルＭＯＳトランジスタＴ４の第
１の電極は第１の電圧よりも低い第２の電圧が供給され
るノードと接続され、第２の電極は第２のノードＮ２と
接続されている。なお、ＮチャンネルＭＯＳトランジス
タＴ４の制御電極は、第２の電極と接続（短絡）されて
いる。ここで、第２のカレントミラー回路１０２は、制
御電極に第１の電圧レベルの電圧が供給されると導通状
態となり、第２の電圧レベルの電圧が供給されると非導
通状態となる。
の第２導電型のトランジスタ（ＮチャンネルＭＯＳトラ
ンジスタ）Ｔ３、Ｔ４により構成されている。Ｎチャン
ネルＭＯＳトランジスタは、制御電極（ゲート電極）
と、第１の電極（ソース電極若しくはドレイン電極）
と、第２の電極（ドレイン電極若しくはソース電極）と
により構成されている。ＮチャンネルＭＯＳトランジス
タＴ３及びＮチャンネルＭＯＳトランジスタＴ４の各制
御電極は、お互いに接続されている。ＮチャンネルＭＯ
ＳトランジスタＴ３の第１の電極は抵抗部Ｒ１の一方の
端子と接続され、第２の電極は第１のノードＮ１と接続
されている。ＮチャンネルＭＯＳトランジスタＴ４の第
１の電極は第１の電圧よりも低い第２の電圧が供給され
るノードと接続され、第２の電極は第２のノードＮ２と
接続されている。なお、ＮチャンネルＭＯＳトランジス
タＴ４の制御電極は、第２の電極と接続（短絡）されて
いる。ここで、第２のカレントミラー回路１０２は、制
御電極に第１の電圧レベルの電圧が供給されると導通状
態となり、第２の電圧レベルの電圧が供給されると非導
通状態となる。
【００１８】抵抗部Ｒ１の一方の端子は第３のＮチャン
ネルＭＯＳトランジスタＴ３の第１の電極と接続され、
他方の端子は第２の電圧が供給されるノードと接続され
ている。第１のノードＮ１と第２のノードＮ２とに流れ
る電流は、第２のカレントミラー回路１０２の電流利得
により定まり、抵抗部Ｒ１によって決定されている。
ネルＭＯＳトランジスタＴ３の第１の電極と接続され、
他方の端子は第２の電圧が供給されるノードと接続され
ている。第１のノードＮ１と第２のノードＮ２とに流れ
る電流は、第２のカレントミラー回路１０２の電流利得
により定まり、抵抗部Ｒ１によって決定されている。
【００１９】起動部１０３は、ＰチャンネルＭＯＳトラ
ンジスタＴ５、Ｔ６、Ｔ７と、インバータＩｎ１と、抵
抗部Ｒ２と、第３のノードＮ３とにより構成されてい
る。
ンジスタＴ５、Ｔ６、Ｔ７と、インバータＩｎ１と、抵
抗部Ｒ２と、第３のノードＮ３とにより構成されてい
る。
【００２０】ＰチャンネルＭＯＳトランジスタＴ５の制
御電極は第３のノードＮ３と接続され、第１の電極は第
１の電圧が供給されるノードと接続され、第２の電極は
第２のノードＮ２と接続されている。ここで、Ｐチャン
ネルＭＯＳトランジスタＴ５は、制御電極に第１の電圧
レベルの電圧が供給されると非導通状態となり、第２の
電圧レベルの電圧が供給されると導通状態となる。Ｐチ
ャンネルＭＯＳトランジスタＴ６の制御電極は第１のカ
レントミラー回路１０１の制御電極（第１のノードＮ１
でも良い）と接続され、ＰチャンネルＭＯＳトランジス
タＴ１とＰチャンネルＭＯＳトランジスタＴ６とはカレ
ントミラー回路を構成している。ＰチャンネルＭＯＳト
ランジスタＴ６の第１の電極は第１の電圧が供給される
ノードと接続され、第２の電極は第３のノードＮ３と接
続されている。ここで、ＰチャンネルＭＯＳトランジス
タＴ６は、制御電極に第１の電圧レベルの電圧が供給さ
れると非導通状態となり、第２の電圧レベルの電圧が供
給されると導通状態となる。ＰチャンネルＭＯＳトラン
ジスタＴ７の制御電極はインバータＩｎ１の一方の端子
と接続され、第１の電極は第１の電圧が供給されるノー
ドと接続され、第２の電極は第３のノードＮ３と接続さ
れている。ここで、ＰチャンネルＭＯＳトランジスタＴ
７は、制御電極に第１の電圧レベルの電圧が供給される
と非導通状態となり、第２の電圧レベルの電圧が供給さ
れると導通状態となる。インバータＩｎ１の一方の端子
はＰチャンネルＭＯＳトランジスタＴ７の制御電極と接
続され、他方の端子は第３のノードＮ３と接続されてい
る。抵抗部Ｒ２の一方の端子は第３のノードＮ３と接続
され、他方の端子には第２の電圧が供給されている。な
お、抵抗部Ｒ２は、ＰチャンネルＭＯＳトランジスタ若
しくはＮチャンネルＭＯＳトランジスタにより構成して
も良い。
御電極は第３のノードＮ３と接続され、第１の電極は第
１の電圧が供給されるノードと接続され、第２の電極は
第２のノードＮ２と接続されている。ここで、Ｐチャン
ネルＭＯＳトランジスタＴ５は、制御電極に第１の電圧
レベルの電圧が供給されると非導通状態となり、第２の
電圧レベルの電圧が供給されると導通状態となる。Ｐチ
ャンネルＭＯＳトランジスタＴ６の制御電極は第１のカ
レントミラー回路１０１の制御電極（第１のノードＮ１
でも良い）と接続され、ＰチャンネルＭＯＳトランジス
タＴ１とＰチャンネルＭＯＳトランジスタＴ６とはカレ
ントミラー回路を構成している。ＰチャンネルＭＯＳト
ランジスタＴ６の第１の電極は第１の電圧が供給される
ノードと接続され、第２の電極は第３のノードＮ３と接
続されている。ここで、ＰチャンネルＭＯＳトランジス
タＴ６は、制御電極に第１の電圧レベルの電圧が供給さ
れると非導通状態となり、第２の電圧レベルの電圧が供
給されると導通状態となる。ＰチャンネルＭＯＳトラン
ジスタＴ７の制御電極はインバータＩｎ１の一方の端子
と接続され、第１の電極は第１の電圧が供給されるノー
ドと接続され、第２の電極は第３のノードＮ３と接続さ
れている。ここで、ＰチャンネルＭＯＳトランジスタＴ
７は、制御電極に第１の電圧レベルの電圧が供給される
と非導通状態となり、第２の電圧レベルの電圧が供給さ
れると導通状態となる。インバータＩｎ１の一方の端子
はＰチャンネルＭＯＳトランジスタＴ７の制御電極と接
続され、他方の端子は第３のノードＮ３と接続されてい
る。抵抗部Ｒ２の一方の端子は第３のノードＮ３と接続
され、他方の端子には第２の電圧が供給されている。な
お、抵抗部Ｒ２は、ＰチャンネルＭＯＳトランジスタ若
しくはＮチャンネルＭＯＳトランジスタにより構成して
も良い。
【００２１】次に、本発明の第１の実施の形態の半導体
集積回路の動作を説明する。
集積回路の動作を説明する。
【００２２】電源立ち上げ時において、第１のノードＮ
１の電圧レベルは第１の電圧レベルであり、第２のノー
ドＮ２の電圧レベルは第２の電圧レベルであり、第３の
ノードＮ３の電圧レベルは第２の電圧レベルである。よ
って、インバータＩｎ１は、第２の電圧レベルを反転
し、第１の電圧レベルを出力している。従って、Ｐチャ
ンネルＭＯＳトランジスタＴ７は非導通状態となり、Ｐ
チャンネルＭＯＳトランジスタＴ７を介して第３のノー
ドＮ３に電流が流れない。そのため、第３のノードＮ３
の電圧レベルは、第２の電圧レベルを維持する。
１の電圧レベルは第１の電圧レベルであり、第２のノー
ドＮ２の電圧レベルは第２の電圧レベルであり、第３の
ノードＮ３の電圧レベルは第２の電圧レベルである。よ
って、インバータＩｎ１は、第２の電圧レベルを反転
し、第１の電圧レベルを出力している。従って、Ｐチャ
ンネルＭＯＳトランジスタＴ７は非導通状態となり、Ｐ
チャンネルＭＯＳトランジスタＴ７を介して第３のノー
ドＮ３に電流が流れない。そのため、第３のノードＮ３
の電圧レベルは、第２の電圧レベルを維持する。
【００２３】ここで、第３のノードＮ３の電圧レベルが
第２の電圧レベルであることより、起動部１０３のＰチ
ャンネルＭＯＳトランジスタＴ５の制御電極には、第２
の電圧が供給される。従って、ＰチャンネルＭＯＳトラ
ンジスタＴ５は導通状態となり、ＰチャンネルＭＯＳト
ランジスタＴ５を介して、第２のノードＮ２に電流が流
れる。それにより、第２のノードＮ２の電圧レベルは上
昇し、第２のカレントミラー回路１０２のＮチャンネル
ＭＯＳトランジスタＴ３及びＮチャンネルＭＯＳトラン
ジスタＴ４は導通状態となる。よって、第１のノードＮ
１に電流が流れ、第１のノードＮ１の電圧レベルが降下
する。第１のノードＮ１の電圧レベルがＰチャンネルＭ
ＯＳトランジスタＴ１及びＰチャンネルＭＯＳトランジ
スタＴ２が導通状態となる程度まで降下すると、Ｐチャ
ンネルＭＯＳトランジスタＴ１を介して第１のノードＮ
１に電流が流れ、ＰチャンネルＭＯＳトランジスタＴ２
を介して第２のノードＮ２に電流が流れる。
第２の電圧レベルであることより、起動部１０３のＰチ
ャンネルＭＯＳトランジスタＴ５の制御電極には、第２
の電圧が供給される。従って、ＰチャンネルＭＯＳトラ
ンジスタＴ５は導通状態となり、ＰチャンネルＭＯＳト
ランジスタＴ５を介して、第２のノードＮ２に電流が流
れる。それにより、第２のノードＮ２の電圧レベルは上
昇し、第２のカレントミラー回路１０２のＮチャンネル
ＭＯＳトランジスタＴ３及びＮチャンネルＭＯＳトラン
ジスタＴ４は導通状態となる。よって、第１のノードＮ
１に電流が流れ、第１のノードＮ１の電圧レベルが降下
する。第１のノードＮ１の電圧レベルがＰチャンネルＭ
ＯＳトランジスタＴ１及びＰチャンネルＭＯＳトランジ
スタＴ２が導通状態となる程度まで降下すると、Ｐチャ
ンネルＭＯＳトランジスタＴ１を介して第１のノードＮ
１に電流が流れ、ＰチャンネルＭＯＳトランジスタＴ２
を介して第２のノードＮ２に電流が流れる。
【００２４】一方、第１のノードＮ１の電圧レベルが降
下することにより、起動部１０３のＰチャンネルＭＯＳ
トランジスタＴ６の制御電極に供給される電圧レベルも
降下する。第１のノードＮ１の電圧レベルがＰチャンネ
ルＭＯＳトランジスタＴ６が導通状態となる程度まで降
下すると、ＰチャンネルＭＯＳトランジスタＴ６を介し
て第３のノードＮ３に電流が流れる。よって、第３のノ
ードＮ３の電圧レベルは、上昇する。ここで、インバー
タＩｎ１の入力電圧レベルを反転する電圧レベルは、Ｐ
チャンネルＭＯＳトランジスタＴ５が非導通状態となる
電圧レベルよりも低く構成されている。そのため、イン
バータＩｎ１は、ＰチャンネルＭＯＳトランジスタＴ７
が導通状態となる電圧レベルを出力し、ＰチャンネルＭ
ＯＳトランジスタＴ７を介して第３のノードＮ３に電流
が流れる。よって、第３のノードＮ３の電圧レベルは上
昇し、ＰチャンネルＭＯＳトランジスタＴ５は非導通状
態となり、ＰチャンネルＭＯＳトランジスタＴ５を介し
て第２のノードＮ２に電圧を供給しなくなる。このと
き、第１のノードＮ１及び第２のノードＮ２には、すで
に電流が流れている。そのため、半導体集積回路は、以
降、安定して動作することができる。
下することにより、起動部１０３のＰチャンネルＭＯＳ
トランジスタＴ６の制御電極に供給される電圧レベルも
降下する。第１のノードＮ１の電圧レベルがＰチャンネ
ルＭＯＳトランジスタＴ６が導通状態となる程度まで降
下すると、ＰチャンネルＭＯＳトランジスタＴ６を介し
て第３のノードＮ３に電流が流れる。よって、第３のノ
ードＮ３の電圧レベルは、上昇する。ここで、インバー
タＩｎ１の入力電圧レベルを反転する電圧レベルは、Ｐ
チャンネルＭＯＳトランジスタＴ５が非導通状態となる
電圧レベルよりも低く構成されている。そのため、イン
バータＩｎ１は、ＰチャンネルＭＯＳトランジスタＴ７
が導通状態となる電圧レベルを出力し、ＰチャンネルＭ
ＯＳトランジスタＴ７を介して第３のノードＮ３に電流
が流れる。よって、第３のノードＮ３の電圧レベルは上
昇し、ＰチャンネルＭＯＳトランジスタＴ５は非導通状
態となり、ＰチャンネルＭＯＳトランジスタＴ５を介し
て第２のノードＮ２に電圧を供給しなくなる。このと
き、第１のノードＮ１及び第２のノードＮ２には、すで
に電流が流れている。そのため、半導体集積回路は、以
降、安定して動作することができる。
【００２５】本発明の第1の実施の形態の半導体集積回
路によれば、以下の効果を奏する。
路によれば、以下の効果を奏する。
【００２６】（１）本発明の第１の実施の形態の半導体
集積回路において、第３のノードＮ３は、Ｐチャンネル
ＭＯＳトランジスタＴ６を介して第１の電圧が供給され
る。そして、ＰチャンネルＭＯＳトランジスタＴ６は、
第１のノードＮ１の電圧レベルにより導通状態／非導通
状態となる。よって、本発明の第１の実施の形態の半導
体集積回路は、第１のノードＮ１及び第２のノードＮ２
に電流が流れ、安定動作状態となった後、第３のノード
Ｎ３の電圧レベルをＰチャンネルＭＯＳトランジスタＴ
５が非導通状態となる程度まで上昇させる。そのため、
本発明の第１の実施の形態の半導体集積回路は、第１の
電圧の立ち上がりが変化しても、抵抗部Ｒ２の時定数に
より調整する必要はなく、安定した動作を行うことがで
きる。
集積回路において、第３のノードＮ３は、Ｐチャンネル
ＭＯＳトランジスタＴ６を介して第１の電圧が供給され
る。そして、ＰチャンネルＭＯＳトランジスタＴ６は、
第１のノードＮ１の電圧レベルにより導通状態／非導通
状態となる。よって、本発明の第１の実施の形態の半導
体集積回路は、第１のノードＮ１及び第２のノードＮ２
に電流が流れ、安定動作状態となった後、第３のノード
Ｎ３の電圧レベルをＰチャンネルＭＯＳトランジスタＴ
５が非導通状態となる程度まで上昇させる。そのため、
本発明の第１の実施の形態の半導体集積回路は、第１の
電圧の立ち上がりが変化しても、抵抗部Ｒ２の時定数に
より調整する必要はなく、安定した動作を行うことがで
きる。
【００２７】（２）また、本発明の第１の実施の形態の
半導体集積回路の起動部１０３を図２（ａ）に示すよう
に構成したとする。図２（ａ）に示すように、Ｐチャン
ネルＭＯＳトランジスタＴ６は、Ｎ型の基板にＰ型の電
極（拡散層）を設けることより、第１の電極及び第２の
電極を形成している。ここで、第２の電極は静電容量素
子Ｃ１と接続され、静電容量素子Ｃ１は接地電圧ＧＮＤ
が供給されるノードと接続されている。また、第１の電
極には電源電圧ＶＤＤが供給されるノードと接続され、
Ｎ型の基板も電源電圧ＶＤＤが供給されるノードと接続
されている。そのため、第２の電極のＰウエルとＮ型の
基板との間には、寄生ダイオードが形成される。よっ
て、図２（ｂ）に示すように、半導体集積回路が安定状
態において電源電圧の電圧レベルが急激に降下すると、
電源電圧がもとの電圧レベルに復活するまでの間に、Ｐ
チャンネルＭＯＳトランジスタＴ５が導通状態となるの
に充分な電位差が生じる。そのため、第１のノードＮ１
及び第２のノードＮ２にさらに電流が流れてしまう。そ
のため、過剰な電流を発生することにより、この半導体
集積回路を利用した他の回路に不具合を発生させる可能
性が生じてしまう。
半導体集積回路の起動部１０３を図２（ａ）に示すよう
に構成したとする。図２（ａ）に示すように、Ｐチャン
ネルＭＯＳトランジスタＴ６は、Ｎ型の基板にＰ型の電
極（拡散層）を設けることより、第１の電極及び第２の
電極を形成している。ここで、第２の電極は静電容量素
子Ｃ１と接続され、静電容量素子Ｃ１は接地電圧ＧＮＤ
が供給されるノードと接続されている。また、第１の電
極には電源電圧ＶＤＤが供給されるノードと接続され、
Ｎ型の基板も電源電圧ＶＤＤが供給されるノードと接続
されている。そのため、第２の電極のＰウエルとＮ型の
基板との間には、寄生ダイオードが形成される。よっ
て、図２（ｂ）に示すように、半導体集積回路が安定状
態において電源電圧の電圧レベルが急激に降下すると、
電源電圧がもとの電圧レベルに復活するまでの間に、Ｐ
チャンネルＭＯＳトランジスタＴ５が導通状態となるの
に充分な電位差が生じる。そのため、第１のノードＮ１
及び第２のノードＮ２にさらに電流が流れてしまう。そ
のため、過剰な電流を発生することにより、この半導体
集積回路を利用した他の回路に不具合を発生させる可能
性が生じてしまう。
【００２８】そこで、本発明の第１の実施の形態の半導
体集積回路の起動部１０３のように、Ｐチャンネルトラ
ンジスタＴ５が非導通状態となるのに充分な電圧レベル
よりも低い電圧レベルで入力電圧を反転するインバータ
Ｉｎ１を設けた。よって、ＰチャンネルトランジスタＴ
６が導通状態となるよりも速く、ＰチャンネルＭＯＳト
ランジスタＴ７を介して第３のノードＮ３にすばやく電
流を流すことができ、第３のノードＮ３の電圧レベルを
上昇させることができる。そのため、第１の発明の実施
の形態の半導体集積回路は、急激な電圧レベルの降下の
際にも安定した動作を行うことができる。
体集積回路の起動部１０３のように、Ｐチャンネルトラ
ンジスタＴ５が非導通状態となるのに充分な電圧レベル
よりも低い電圧レベルで入力電圧を反転するインバータ
Ｉｎ１を設けた。よって、ＰチャンネルトランジスタＴ
６が導通状態となるよりも速く、ＰチャンネルＭＯＳト
ランジスタＴ７を介して第３のノードＮ３にすばやく電
流を流すことができ、第３のノードＮ３の電圧レベルを
上昇させることができる。そのため、第１の発明の実施
の形態の半導体集積回路は、急激な電圧レベルの降下の
際にも安定した動作を行うことができる。
【００２９】（３）また、起動部１０３のＰチャンネル
ＭＯＳトランジスタＴ６の第１の電極に直接第１の電圧
を供給するように構成すると、起動部１０３は高速に動
作することが可能となる。
ＭＯＳトランジスタＴ６の第１の電極に直接第１の電圧
を供給するように構成すると、起動部１０３は高速に動
作することが可能となる。
【００３０】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は上記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
の形態に基づき具体的に説明したが、本発明は上記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【００３１】例えば、抵抗部を介してＰチャンネルトラ
ンジスタＴ６の第１の電極に、第1の電圧を供給するよ
うに構成しても良い。このように構成することにより、
ＰチャンネルＭＯＳトランジスタＴ６には少しずつ電流
が流れ、カレントミラー回路に多くの電流を流すことが
できる。
ンジスタＴ６の第１の電極に、第1の電圧を供給するよ
うに構成しても良い。このように構成することにより、
ＰチャンネルＭＯＳトランジスタＴ６には少しずつ電流
が流れ、カレントミラー回路に多くの電流を流すことが
できる。
【００３２】また、抵抗部Ｒ１を介してＮチャンネルＭ
ＯＳトランジスタＴ３に第２の電圧を供給する代わり
に、抵抗部を介してＰチャンネルＭＯＳトランジスタＴ
２に第１の電圧を供給するように構成しても第１の実施
の形態と同様な効果を得ることができる。
ＯＳトランジスタＴ３に第２の電圧を供給する代わり
に、抵抗部を介してＰチャンネルＭＯＳトランジスタＴ
２に第１の電圧を供給するように構成しても第１の実施
の形態と同様な効果を得ることができる。
【００３３】さらに、起動部１０３を構成するＰチャン
ネルＭＯＳトランジスタＴ５、Ｔ６、Ｔ７をＮチャンネ
ルＭＯＳトランジスタで構成しても良い。この場合、Ｎ
チャンネルＭＯＳトランジスタＴ５、Ｔ６、Ｔ７の各第
１の電極には第２の電圧が供給され、ＮチャンネルＭＯ
ＳトランジスタＴ５の第２の電極は第１のノードＮ１と
接続され、ＮチャンネルＭＯＳトランジスタＴ６の制御
電極は第２のノードＮ２と接続される。
ネルＭＯＳトランジスタＴ５、Ｔ６、Ｔ７をＮチャンネ
ルＭＯＳトランジスタで構成しても良い。この場合、Ｎ
チャンネルＭＯＳトランジスタＴ５、Ｔ６、Ｔ７の各第
１の電極には第２の電圧が供給され、ＮチャンネルＭＯ
ＳトランジスタＴ５の第２の電極は第１のノードＮ１と
接続され、ＮチャンネルＭＯＳトランジスタＴ６の制御
電極は第２のノードＮ２と接続される。
【００３４】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、以
下のとおりである。
的なものによって得られる効果を簡単に説明すれば、以
下のとおりである。
【００３５】本発明は、、第１の電圧の立ち上がり速度
が変化しても安定して動作する半導体集積回路を提供す
ることができる。
が変化しても安定して動作する半導体集積回路を提供す
ることができる。
【図１】本発明の第１の実施の形態の半導体集積回路の
構造を示す回路図である。
構造を示す回路図である。
【図２】本発明の第１の実施の形態の半導体集積回路の
起動部の接続関係及び電源電圧の変化を示す図である。
起動部の接続関係及び電源電圧の変化を示す図である。
【図３】従来の半導体集積回路の構造を示す回路図であ
る。
る。
【図４】従来の半導体集積回路の電源電圧の変化を示す
図である。
図である。
１０１ 第１のカレントミラー回路 １０２ 第２のカレントミラー回路 １０３ 起動部 Ｔ５、Ｔ６、Ｔ７ ＰチャンネルＭＯＳトランジスタ Ｉｎ１ インバータ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中拾石 政彦 宮崎県宮崎郡清武町大字木原7083番地 株 式会社沖マイクロデザイン内 Ｆターム(参考） 5F038 AV06 BB01 BB08 DF06 EZ20 5H420 NB36 NE03 5J091 AA03 AA44 AA59 CA48 CA85 FA10 FA17 HA10 HA17 HA25 HA29 KA04 KA10 KA12 KA17 KA25 KA47 MA11 MA21 TA01 TA06 5J092 AA03 AA44 AA59 CA48 CA85 FA10 FA17 FR11 FR12 HA10 HA17 HA25 HA29 KA04 KA10 KA12 KA17 KA25 KA47 MA11 MA21 TA01 TA06
Claims (7)
- 【請求項１】 第１の電圧が供給されるノードと接続す
る第１のカレントミラー回路と、 前記第１の電圧よりも低い第２の電圧が供給されるノー
ドと接続し、第１及び第２のノードを介して前記第１の
カレントミラー回路と接続する第２のカレントミラー回
路と、 前記第１のノードの電圧レベルを用いて第３のノードに
電圧を供給し、該第３のノードの電圧レベルを反転した
電圧レベルを用いて該第３のノードに電圧を供給し、該
第３のノードの電圧レベルによって前記第２のノードに
電圧を供給する起動部とにより構成されることを特徴と
する半導体集積回路。 - 【請求項２】 請求項１記載の半導体集積回路であっ
て、 前記起動部は、 前記第１のノードの電圧が供給される制御電極と、前記
第１の電圧が供給される第１の電極と、前記第３のノー
ドと接続する第２の電極とを有する第１のトランジスタ
と、 前記第３のノードと接続する制御電極と、前記第１の電
圧が供給される第１の電極と、前記第２のノードと接続
する第２の電極とを有する第２のトランジスタと、 インバータの一方の端子と接続する制御電極と、前記第
１の電圧が供給される第１の電極と、前記第３のノード
と接続する第２の電極とを有する第３のトランジスタ
と、 前記インバータであって、一方の端子は前記第３のトラ
ンジスタと接続し、他方の端子は前記第３のノードと接
続するインバータと、 一方の端子は前記第３のノードと接続し、他方の端子に
は前記第２の電圧が供給される抵抗部とにより構成され
ることを特徴とする半導体集積回路。 - 【請求項３】 請求項２記載の半導体集積回路であっ
て、 前記第１、第２及び第３のトランジスタは、Ｐチャンネ
ルＭＯＳトランジスタであることを特徴とする半導体集
積回路。 - 【請求項４】 請求項１、２、３のいずれか一つに記載
された半導体集積回路であって、 前記第１のカレントミラー回路は、 制御電極と第１の電極とを短絡した第４のトランジスタ
と、該第４のトランジスタの制御電極と接続する制御電
極を有する第５のトランジスタとにより構成され、 前記第２のカレントミラー回路は、 制御電極を有する第６のトランジスタと、該第６のトラ
ンジスタの制御電極と接続する制御電極を有し該制御電
極と第１の電極とを短絡した第７のトランジスタとによ
り構成されることを特徴とする半導体集積回路。 - 【請求項５】 請求項４記載の半導体集積回路であっ
て、 前記第６のトランジスタは、抵抗部を介して前記第２の
電圧が供給される電極を有することを特徴とする半導体
集積回路。 - 【請求項６】 請求項４記載の半導体集積回路であっ
て、 前記第５のトランジスタは、抵抗部を介して前記第１の
電圧が供給される電極を有することを特徴とする半導体
集積回路。 - 【請求項７】 請求項４記載の半導体集積回路であっ
て、 前記第４及び第５のトランジスタはＰチャンネルＭＯＳ
トランジスタであり、前記第６及び第７のトランジスタ
はＮチャンネルＭＯＳトランジスタであることを特徴と
する半導体集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000317914A JP3423282B2 (ja) | 2000-10-18 | 2000-10-18 | 半導体集積回路 |
| US09/977,491 US6586975B2 (en) | 2000-10-18 | 2001-10-16 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000317914A JP3423282B2 (ja) | 2000-10-18 | 2000-10-18 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002132359A true JP2002132359A (ja) | 2002-05-10 |
| JP3423282B2 JP3423282B2 (ja) | 2003-07-07 |
Family
ID=18796624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000317914A Expired - Fee Related JP3423282B2 (ja) | 2000-10-18 | 2000-10-18 | 半導体集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6586975B2 (ja) |
| JP (1) | JP3423282B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008197994A (ja) * | 2007-02-14 | 2008-08-28 | Oki Electric Ind Co Ltd | 起動回路 |
| US7560980B2 (en) | 2004-09-30 | 2009-07-14 | Citizen Holdings Co., Ltd. | Constant voltage generating circuit |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6759852B1 (en) * | 2002-09-24 | 2004-07-06 | Xilinx, Inc. | VDD detection path in power-up circuit |
| JP4047689B2 (ja) * | 2002-10-03 | 2008-02-13 | 沖電気工業株式会社 | パワーオンリセット回路 |
| JP3811141B2 (ja) * | 2003-06-06 | 2006-08-16 | 東光株式会社 | 出力可変型定電流源回路 |
| FR2860307B1 (fr) * | 2003-09-26 | 2005-11-18 | Atmel Grenoble Sa | Circuit integre avec fonction de demarrage automatique |
| US7339410B1 (en) * | 2003-12-15 | 2008-03-04 | National Semiconductor Corporation | Method and system for providing startup delay |
| JP2006121448A (ja) * | 2004-10-22 | 2006-05-11 | Matsushita Electric Ind Co Ltd | 電流源回路 |
| KR100629619B1 (ko) * | 2005-08-23 | 2006-10-02 | 삼성전자주식회사 | 기준전류 생성회로, 바이어스 전압 생성회로 및 이들을이용한 바이어스 회로 |
| US7583107B2 (en) * | 2006-09-27 | 2009-09-01 | Atmel Corporation | Sense amplifier circuit for low voltage applications |
| CN101056099B (zh) * | 2007-04-13 | 2010-07-07 | 中兴通讯股份有限公司 | 电流源启动装置 |
| JP2012252508A (ja) * | 2011-06-02 | 2012-12-20 | Lapis Semiconductor Co Ltd | 半導体集積回路 |
| US9407254B1 (en) * | 2014-10-15 | 2016-08-02 | Xilinx, Inc. | Power on-reset with built-in hysteresis |
| US11257542B2 (en) * | 2018-06-27 | 2022-02-22 | Jiangsu Advanced Memory Technology Co., Ltd. | Memory driving device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3149992B2 (ja) | 1992-08-06 | 2001-03-26 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路 |
| JP3037031B2 (ja) * | 1993-08-02 | 2000-04-24 | 日本電気アイシーマイコンシステム株式会社 | パワーオン信号発生回路 |
| JP3318105B2 (ja) * | 1993-08-17 | 2002-08-26 | 三菱電機株式会社 | 起動回路 |
| KR100237623B1 (ko) * | 1996-10-24 | 2000-01-15 | 김영환 | 기준 전압 회로의 전류 감지 스타트 업 회로 |
-
2000
- 2000-10-18 JP JP2000317914A patent/JP3423282B2/ja not_active Expired - Fee Related
-
2001
- 2001-10-16 US US09/977,491 patent/US6586975B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7560980B2 (en) | 2004-09-30 | 2009-07-14 | Citizen Holdings Co., Ltd. | Constant voltage generating circuit |
| JP2008197994A (ja) * | 2007-02-14 | 2008-08-28 | Oki Electric Ind Co Ltd | 起動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020050855A1 (en) | 2002-05-02 |
| US6586975B2 (en) | 2003-07-01 |
| JP3423282B2 (ja) | 2003-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4462743B2 (ja) | パワーオンリセット回路 | |
| JP7000187B2 (ja) | 基準電圧回路及び半導体装置 | |
| CN112527042B (zh) | 衬底偏压产生电路 | |
| JP2002132359A (ja) | 半導体集積回路 | |
| US7466187B2 (en) | Booster circuit | |
| JP2002124637A (ja) | 半導体集積回路 | |
| KR100218078B1 (ko) | 외부전원전압의 변동이나 환경온도의 변화에 대한 출력전압의 변동을 억제할 수 있는 기판전위발생회로 | |
| US5635869A (en) | Current reference circuit | |
| JP2004086750A (ja) | バンドギャップ回路 | |
| JP2003318270A (ja) | バイアス電圧発生回路および半導体集積回路装置 | |
| JP2012034101A (ja) | 半導体装置 | |
| JP5090884B2 (ja) | 半導体集積回路 | |
| JP2000242347A (ja) | 半導体集積回路のバイアス回路 | |
| US5252909A (en) | Constant-voltage generating circuit | |
| JP2005079828A (ja) | 降圧電圧出力回路 | |
| JP2006041175A (ja) | 半導体集積回路装置 | |
| JP7465200B2 (ja) | 遅延回路 | |
| JP5842475B2 (ja) | 電圧生成回路およびパワーオンリセット回路 | |
| JP2007142698A (ja) | スタートアップ回路 | |
| JP5245871B2 (ja) | 基準電圧発生回路 | |
| JP2021153259A (ja) | 放電制御回路および電流源回路 | |
| JP2000163970A (ja) | バックバイアス回路 | |
| JP3527971B2 (ja) | バイアス回路 | |
| JP4415352B2 (ja) | スタートアップ回路及びこれを用いた定電流回路 | |
| JP2002099336A (ja) | バンド・ギャップ・レファレンス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030408 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |