JP3811141B2 - 出力可変型定電流源回路 - Google Patents
出力可変型定電流源回路 Download PDFInfo
- Publication number
- JP3811141B2 JP3811141B2 JP2003162262A JP2003162262A JP3811141B2 JP 3811141 B2 JP3811141 B2 JP 3811141B2 JP 2003162262 A JP2003162262 A JP 2003162262A JP 2003162262 A JP2003162262 A JP 2003162262A JP 3811141 B2 JP3811141 B2 JP 3811141B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- constant current
- current
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、出力電流を段階的に変化させることのできる出力可変型の定電流源回路に係り、その電流値を大きく異ならせることを可能とする技術に関する。
【０００２】
【従来の技術】
様々な電子回路が高密度で形成された集積回路においては、しばしば、各電子回路の動作が供給電圧やその他の外乱の影響を受けないようにするために、各回路に安定した電流を流すことが必要になる。
電子回路に安定した電流を提供するための定電流源回路としては、従来において図２、図３に示すようなものがあった。
【０００３】
図２に示す従来の一例による定電流源回路は以下のように構成されている。
それぞれＮチャネル型ＭＯＳＦＥＴによるトランジスタＭ１とＭ２の各ゲートを共通接続し、トランジスタＭ２のドレイン、ゲート間を短絡する。トランジスタＭ１のソースは抵抗ＲＳを介してグランドに接続し、トランジスタＭ２のソースはグランドに直接接続する。Ｐチャネル型ＭＯＳＦＥＴによるトランジスタＭ３とＭ４の各ゲートを共通接続し、トランジスタＭ３のドレイン、ゲート間を短絡する。トランジスタＭ３とＭ４の各ソースは電源供給ポイントＶＣＣに直接接続する。
【０００４】
トランジスタＭ３とトランジスタＭ１のドレインを共通接続し、トランジスタＭ４とトランジスタＭ２のドレインを共通接続する。これらトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４および抵抗ＲＳにより自己バイアス方式の定電流回路３ｂが構成されている。
ここで、トランジスタＭ１は、そのチャネルサイズ（幅Ｗ／長さＬの比）がトランジスタＭ２のＮ倍となるように形成されているものとする。なお、トランジスタＭ３とＭ４のチャネルサイズについては、実際にはそれぞれ適当な大きさに自由に設定して良いのであるが、回路動作の説明の便宜上、同一であると仮定する。（他の回路図に示されるトランジスタＭ３とＭ４も同様とする。）
【０００５】
そして、Ｎチャネル型ＭＯＳＦＥＴによる出力トランジスタＭ６を設け、そのゲートはトランジスタＭ２のゲートに共通接続し、そのソースはグランドに接続し、そのドレインは第１の出力端子１に接続する。また、Ｐチャネル型ＭＯＳＦＥＴによる出力トランジスタＭ７を設け、そのゲートはトランジスタＭ４のゲートと共通接続し、そのソースは電源供給ポイントＶＣＣに接続し、そのドレインは第２の出力端子２に接続する。
【０００６】
この図２に示す定電流源回路では、トランジスタＭ３とＭ４により、チャネルサイズの異なるトランジスタＭ１とＭ２に等しい大きさの電流が流れるように仕向ける。そして、電流密度の異なった状態で連携動作するトランジスタＭ１とＭ２により、抵抗ＲＳの両端に所定の電圧を発現させ、抵抗ＲＳとトランジスタＭ１とＭ３のラインに、安定度の高い電流ＩR （便宜上、安定化電流と呼ぶ）を流す。この安定化電流ＩR と等しい基準電流Ｉref をトランジスタＭ２とＭ４のラインに流し、基準電流Ｉref （＝安定化電流ＩR ）に応じた出力電流を出力トランジスタＭ６、Ｍ７から取り出すといった動作を行う。（非特許文献１のｐ．２６３−２６５と非特許文献２のｐ．３０８−３０９と特許文献１の図４と特許文献２の図４参照。）
【０００７】
一方、図３に示す従来の他の例による定電流源回路は以下のように構成されている。
それぞれＮチャネル型ＭＯＳＦＥＴによるトランジスタＭ８のゲートとトランジスタＭ９のドレインを接続し、トランジスタＭ８のソースとトランジスタＭ９のゲートを接続する。トランジスタＭ９のソースはグランドに直接接続し、トランジスタＭ８のソースは抵抗ＲＳを介してグランドに接続する。Ｐチャネル型ＭＯＳＦＥＴによるトランジスタＭ３とＭ４の各ゲートを共通接続し、トランジスタＭ３のドレイン、ゲート間を短絡する。トランジスタＭ３とＭ４の各ソースは電源供給ポイントＶＣＣに直接接続する。
【０００８】
トランジスタＭ３とトランジスタＭ８のドレインを共通接続し、トランジスタＭ４とトランジスタＭ９のドレインを共通接続する。これらトランジスタＭ３、Ｍ４、Ｍ８、Ｍ９および抵抗ＲＳにより、自己バイアス方式の定電流回路３ｃが構成されている。
【０００９】
この図３に示す定電流源回路では、連携動作するトランジスタＭ８とＭ９により、抵抗ＲＳの両端にトランジスタＭ９のしきい値電圧Ｖthにほぼ等しい電圧を発現させ、抵抗ＲＳが設けられたライン上のトランジスタＭ８、Ｍ３に安定化電流ＩR を流す。そして、この安定化電流ＩR に等しい基準電流Ｉref をトランジスタＭ９、Ｍ４のラインに流し、基準電流Ｉref （＝安定化電流ＩR ）に応じた出力電流を出力トランジスタＭ６、Ｍ７から取り出すといった動作を行う。（非特許文献１のｐ．２５９−２６３と非特許文献２のｐ．３０５−３０７と特許文献２の図５参照。）
【００１０】
【非特許文献１】
Ｐ．Ｒ．グレイ、Ｐ．Ｇ．メイヤー共著「アナログ集積回路設計技術（上）」培風館、１９９０年１２月１５日
【非特許文献２】
Ｐ．Ｒ．グレイ、Ｐ．Ｇ．メイヤー共著「アナログ集積回路設計技術（下）」培風館、１９９０年１２月１５日
【特許文献１】
特開平０８−２２８１１４号公報
【特許文献２】
特開２００２−１１６８３１号公報
【特許文献３】
特開平０８−２４１１４０号公報
【００１１】
【発明が解決しようとする課題】
図２、図３に示す構成の定電流源回路は、自己バイアス方式、換言すると、トランジスタＭ３とＭ４のカレントミラー動作によって、トランジスタＭ１（あるいはＭ８）を流れる安定化電流ＩR でトランジスタＭ２（あるいはＭ９）を流れる基準電流Ｉref が決定されるようにした帰還制御方式、によって回路動作を安定化させている。このような自己バイアス方式の定電流源回路では、回路の安定動作を可能とする動作点（以下、安定動作点と呼ぶ）が、“安定化電流＝ゼロ”の所と“安定化電流＝所定の電流値”の所の２箇所に形成される。ここで図２、図３の回路を使用する場合、安定動作点の一方が安定化電流＝ゼロの所にあることにより、以下のような問題が生じる。
【００１２】
先ず、起動時において、図２、図３の各回路に電源供給ポイントＶＣＣから電源が供給されても、安定化電流＝ゼロに安定動作点があるため、そのままではトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４（あるいはＭ８、Ｍ９、Ｍ３、Ｍ４）に電流が流れず、回路が動作を開始しない可能性が有る。そこで通常は、回路中の接点Ｐ１（図２）あるいはＰ２（図３）に電流を注入するような起動回路を追加して設けなければならない。なお、この起動回路は、定電流源回路の起動後には接点Ｐ１、Ｐ２への電流の注入を自動的に停止し、定電流回路３ｂ、３ｃの通常動作を妨害しないような構成とする必要が有る。
【００１３】
次に、近年の電子機器には一定時間操作されないと通常動作時よりも電力消費量の少ない動作状態（以下、省電力動作という）に移行させるものが多く、時として定電流源回路に対し、通常動作時には出力電流を大きく、省電力動作時には出力電流を小さく切り替えられるようにする要請がある。しかし、図２、図３の各回路は安定動作点が安定化電流＝ゼロの他に１箇所しかないため、そのままでは出力電流の大きさを変化させることは出来ない。そこで出力電流の大きさを変化させるには、特許文献３の図３に開示されているように、出力電流切り替えのための制御回路を出力トランジスタＭ６、Ｍ７と定電流回路３ｂ（あるいは３ｃ）との間に新たに設けなければならなかった。
【００１４】
また、図２、図３の回路において、その出力電流を小さくするには抵抗ＲＳの抵抗値を大きくすれば良いのであるが、例えば出力電流を数百ｎＡ程度の微小電流にするには抵抗ＲＳを数ＭΩもの高抵抗にしなければならない。数ＭΩの高抵抗素子を半導体基板上に形成しようとすると、かなり大きな素子面積が必要になってしまう。
そこで本発明は、回路の複雑化とそれを搭載する半導体基板の大型化を生じさせることなく、出力電流を段階的に変化させることのできる可変出力型の定電流源回路を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記課題を解決するための本発明は、直列接続された抵抗と第１のトランジスタと、第１のトランジスタと連携して抵抗の両端に所定の電圧を供給し、基準となる電流を発生させるための第２のトランジスタと、第１のトランジスタに直列接続された第３のトランジスタと、第２のトランジスタに直列接続され、第３のトランジスタとカレントミラー回路を構成する第４のトランジスタと、を備えた自己バイアス式の第１の定電流回路と、； 抵抗に直列に接続された第５のトランジスタを備えるスイッチ回路と、； 第１のトランジスタと抵抗と第５のトランジスタの直列回路に対して並列接続された第２の定電流回路と、； を具備し、第５のトランジスタの状態によって第２のトランジスタと第４のトランジスタを通過する電流を変化させ、出力電流を変化させることを特徴とする。
【００１６】
【発明の実施の形態】
第１と第２のトランジスタの連携動作によって第１のトランジスタに直列接続された抵抗の両端に所定の電圧を供給し、安定化電流を発生させると共に、当該第１と第２のトランジスタにそれぞれ直列に接続された第３と第４のトランジスタにより安定化電流と基準電流に相関性を持たせ、これにより自己バイアス方式の第１の定電流回路を構成する。また、第２のトランジスタとカレントミラー回路を構成する第１の出力トランジスタ、第４のトランジスタとカレントミラー回路を構成する第２の出力トランジスタをそれぞれ設ける。
【００１７】
この第１の定電流回路内に、第１のトランジスタと抵抗の直列回路と直列になるようにスイッチ回路としての第５のトランジスタを追加して設置する。さらに第２の定電流回路を別途構成し、第１のトランジスタと抵抗と第５のトランジスタの直列回路に対して並列接続する。
ここでスイッチ回路は、第５のトランジスタが制御端子に外部からの制御信号でオン、オフされるよう構成されている。また第２の定電流回路は、具体的にはドレイン、ゲート間が短絡されたデプレッション型ＭＯＳＦＥＴにより構成されるものとする。
【００１８】
このようにして構成された定電流源回路では、外部からの制御信号により第５のトランジスタがオン状態になると、第１の定電流回路は通常の動作を行う。この時に第１と第２の出力トランジスタから得られる出力電流は、第１の定電流回路と第２の定電流回路の各安定化電流の加算値に応じた大きさになる。
一方、外部からの制御信号により第５のトランジスタがオフ状態になると、第１の定電流回路は安定化電流を発生する機能を失う。この時に第１と第２の出力トランジスタから得られる出力電流は、実質的に第２の定電流回路の安定化電流に応じた大きさとなる。
なお、第２の定電流回路は、定電流源回路の動作開始時において、第１の定電流回路の起動回路としても機能する。
【００１９】
【実施例】
出力電流を段階的に変化させることを可能とした、本発明の実施例による可変出力型の定電流源回路を図１に示した。
図１において、それぞれＮチャネル型ＭＯＳＦＥＴによるトランジスタＭ１とＭ２の各ゲートを共通接続し、トランジスタＭ２のドレイン、ゲート間を短絡する。トランジスタＭ１のソースは直列接続された抵抗ＲＳとトランジスタＭ５の主電流路を介してグランドに接続し、トランジスタＭ２のソースはグランドに直接接続する。トランジスタＭ５のゲートは信号入力端子３に接続する。Ｐチャネル型ＭＯＳＦＥＴによるトランジスタＭ３とＭ４の各ゲートを共通接続し、トランジスタＭ３のドレイン、ゲート間を短絡する。トランジスタＭ３とＭ４の各ソースは電源供給ポイントＶＣＣに直接接続する。
【００２０】
トランジスタＭ３とトランジスタＭ１のドレインを共通接続し、トランジスタＭ４とトランジスタＭ２のドレインを共通接続する。Ｎチャネル型ＭＯＳＦＥＴによる出力トランジスタＭ６のゲートはトランジスタＭ２のゲートに共通接続し、そのソースはグランドに接続し、そのドレインは第１の出力端子１に接続する。また、Ｐチャネル型ＭＯＳＦＥＴによる出力トランジスタＭ７のゲートはトランジスタＭ４のゲートと共通接続し、そのソースは電源供給ポイントＶＣＣに接続し、そのドレインは第２の出力端子２に接続する。そして、ゲート、ソース間を短絡したデプレッション・Ｎチャネル型ＭＯＳＦＥＴによるトランジスタＭＤのドレインをトランジスタＭ１のドレインに接続し、そのソースをグランドに接続する。
【００２１】
ここで、トランジスタＭ５はスイッチ回路５を構成し、トランジスタＭ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５および抵抗ＲＳは第１の定電流回路３ａを構成し、トランジスタＭＤは第２の定電流回路４を構成している。なお、図１の回路のトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４、Ｍ６、Ｍ７の各チャネルサイズの関係は、図２の従来回路と同じものとする。
以上に述べた図１の回路の構成は、抵抗ＲＳとグランドの間にトランジスタＭ５を直列接続したことと、トランジスタＭＤの主電流路をトランジスタＭ１と抵抗ＲＳとトランジスタＭ５の直列回路に対して並列接続したことを除けば、実質的に図２の回路と同じである。しかし、このような回路構成とすると、以下のように出力電流を変化させることが可能になる。
【００２２】
信号入力端子３を介して供給される制御信号がハイレベルであるとスイッチ回路５のトランジスタＭ５はオン状態になる。この時、第１の定電流回路３ａは図２の定電流回路３ｂと実質的に同じ構成となり、トランジスタＭ１とＭ２は電流密度の異なる状態で連携動作し、抵抗ＲＳの両端に所定の電圧を発生させる。その結果、トランジスタＭ１と抵抗ＲＳとトランジスタＭ５の直列回路には抵抗ＲＳの抵抗値と所定の電圧値で決まる第１の安定化電流ＩR1が流れるようになる。
【００２３】
ここで、第２の定電流回路４のトランジスタＭＤはゲート、ソース間電圧ＶGSが常にゼロの状態で動作するため、デプレッション型のトランジスタＭＤの特性で決まる第２の安定化電流ＩR2が第２の定電流回路４に流入するようになる。
すると、トランジスタＭ３には、トランジスタＭ１に流入する第１の安定化電流ＩR1とトランジスタＭＤに流入する第２の安定化電流ＩR2を合わせた合成電流が流れ、この合成電流に等しい電流が各トランジスタＭ２、Ｍ４を流れるようになる。当然のことながら、この時の出力トランジスタＭ６、Ｍ７から取り出される出力電流は、合成電流（＝ＩR1＋ＩR2）に応じた大きさになる。
【００２４】
一方、外部からの制御信号によりトランジスタＭ５がオフ状態になると、トランジスタＭ１と抵抗ＲＳには電流が流れ得ず、第１の定電流回路３ａから第１の安定化電流ＩR1を発生する機能が失われる。この時、トランジスタＭ３にはトランジスタＭＤに流入する第２の安定化電流ＩR2のみが流れ、この安定化電流ＩR2に等しい電流が各トランジスタＭ２、Ｍ４を流れる。当然、この時に出力トランジスタＭ６、Ｍ７から取り出される出力電流は第２の安定化電流ＩR2のみに応じた大きさになる。
【００２５】
このように図１の回路は、スイッチ回路５のトランジスタＭ５をオン、オフすることにより、出力電流の大きさを二段階に変化させることできる。
ここで、デプレッション型のトランジスタＭＤの特性で決まる第２の安定化電流ＩR2を非常に小さい値、例えば数百ｎＡ程度、となるようにすれば、抵抗ＲＳを高抵抗にする必要が無く、半導体基板を大型化せずとも微小な出力電流を得ることが可能となる。当然、回路が複雑化することもない。
【００２６】
また、図１の回路において、第２の定電流回路４を構成するトランジスタＭＤは、負のしきい値を有するデプレッション型ＭＯＳＦＥＴのため、そのゲート、ソース間が短絡されたことにより常に動作状態にある。このため、図１の回路に電源供給ポイントＶＣＣから電源が供給された時、トランジスタＭＤはトランジスタＭ３を介して電流を引き込み、第１の定電流回路３ａを動作状態に移行させる。つまり、第２の定電流回路４は第１の定電流回路３ａの起動回路としても機能し、別途、起動回路を設ける必要が無なる。しかも、図１の実施例の回路は、出力電流を可変にするための機構として第２の定電流回路４（トランジスタＭＤ）とスイッチ回路５（トランジスタＭ５）を追加しただけであり、定電流源回路の回路構成が複雑化することも無い。
【００２７】
なお、以上までに説明した図１の本発明の実施例による定電流源回路は、実質的には図２の定電流源回路にスイッチ回路５と第２の定電流回路を追加した構成となっている。しかし、本発明はこれに限定されず、例えば図３の定電流源回路にスイッチ回路と第２の定電流回路を追加した構成としても良い。ただしこの場合にも、スイッチ回路を構成するトランジスタはトランジスタＭ８と抵抗ＲＳの直列回路に対して直列接続され、第２の定電流回路４はトランジスタＭ８と抵抗ＲＳとスイッチ回路の直列回路に対して並列に接続されなければならない。
【００２８】
また、図１の本発明の実施例による定電流源回路は、第２の定電流回路４を、回路構成の簡素化と半導体基板の小型化の観点で最も有利なデプレッション型のトランジスタＭＤで構成している。しかし、本発明はこれに限定されず、他の構成による定電流回路であっても良い。ただし、第１の定電流回路の起動回路を省略するためには、電源供給ポイントＶＣＣに電源が供給されたときに直ちに動作状態となる定電流回路が望ましいことは言うまでも無い。
【００２９】
【発明の効果】
以上に説明したように本発明による定電流源回路は、第１と第２のトランジスタの連携動作によって第１のトランジスタに直列接続された抵抗の両端に所定の電圧を供給し、安定化電流を発生させる形態の自己バイアス方式の第１の定電流回路を構成する。そして、出力電流を可変にするための機構として、当該第１のトランジスタと抵抗の直列回路に対して直列にスイッチ回路を設けると共に、第１のトランジスタ、抵抗、スイッチ回路の直列回路に対して並列に第２の定電流回路を設けることを特徴としている。
【００３０】
このような本発明によれば、スイッチ回路の状態により、容易に出力電流の大きさを二段階に変化させることできる。ここで、例えば第２の定電流回路をデプレッション型のトランジスタで構成し、そこを流れる電流を微小な値となるように設定すれば、回路の複雑化や半導体基板の大型化を防止できる。また、第２の定電流回路に第１の定電流回路の起動回路としての機能を持たせることにより、さらに回路の複雑化や半導体基板の大型化を防止できる。
従って本発明によれば、回路の複雑化とそれを搭載する半導体基板の大型化を生じない可変出力型の定電流源回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施例による可変出力型の定電流源回路の回路図。
【図２】従来の基本的な定電流源回路の一例の回路図。
【図３】従来の基本的な定電流源回路の別の例の回路図。
【符号の説明】
１、２：出力端子 ３ａ：第１の定電流回路 ３ｂ、３ｃ：（従来における基本的な）定電流回路 ４：第２の定電流回路 ５：スイッチ回路
Ｍ１：第１のトランジスタ Ｍ２：第２のトランジスタ Ｍ３：第３のトランジスタ Ｍ４：第４のトランジスタ Ｍ５：第５のトランジスタ Ｍ６：第１の出力トランジスタ Ｍ７：第２の出力トランジスタ ＭＤ：デプレッション型の第６のトランジスタ ＲＳ：抵抗
【発明の属する技術分野】
本発明は、出力電流を段階的に変化させることのできる出力可変型の定電流源回路に係り、その電流値を大きく異ならせることを可能とする技術に関する。
【０００２】
【従来の技術】
様々な電子回路が高密度で形成された集積回路においては、しばしば、各電子回路の動作が供給電圧やその他の外乱の影響を受けないようにするために、各回路に安定した電流を流すことが必要になる。
電子回路に安定した電流を提供するための定電流源回路としては、従来において図２、図３に示すようなものがあった。
【０００３】
図２に示す従来の一例による定電流源回路は以下のように構成されている。
それぞれＮチャネル型ＭＯＳＦＥＴによるトランジスタＭ１とＭ２の各ゲートを共通接続し、トランジスタＭ２のドレイン、ゲート間を短絡する。トランジスタＭ１のソースは抵抗ＲＳを介してグランドに接続し、トランジスタＭ２のソースはグランドに直接接続する。Ｐチャネル型ＭＯＳＦＥＴによるトランジスタＭ３とＭ４の各ゲートを共通接続し、トランジスタＭ３のドレイン、ゲート間を短絡する。トランジスタＭ３とＭ４の各ソースは電源供給ポイントＶＣＣに直接接続する。
【０００４】
トランジスタＭ３とトランジスタＭ１のドレインを共通接続し、トランジスタＭ４とトランジスタＭ２のドレインを共通接続する。これらトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４および抵抗ＲＳにより自己バイアス方式の定電流回路３ｂが構成されている。
ここで、トランジスタＭ１は、そのチャネルサイズ（幅Ｗ／長さＬの比）がトランジスタＭ２のＮ倍となるように形成されているものとする。なお、トランジスタＭ３とＭ４のチャネルサイズについては、実際にはそれぞれ適当な大きさに自由に設定して良いのであるが、回路動作の説明の便宜上、同一であると仮定する。（他の回路図に示されるトランジスタＭ３とＭ４も同様とする。）
【０００５】
そして、Ｎチャネル型ＭＯＳＦＥＴによる出力トランジスタＭ６を設け、そのゲートはトランジスタＭ２のゲートに共通接続し、そのソースはグランドに接続し、そのドレインは第１の出力端子１に接続する。また、Ｐチャネル型ＭＯＳＦＥＴによる出力トランジスタＭ７を設け、そのゲートはトランジスタＭ４のゲートと共通接続し、そのソースは電源供給ポイントＶＣＣに接続し、そのドレインは第２の出力端子２に接続する。
【０００６】
この図２に示す定電流源回路では、トランジスタＭ３とＭ４により、チャネルサイズの異なるトランジスタＭ１とＭ２に等しい大きさの電流が流れるように仕向ける。そして、電流密度の異なった状態で連携動作するトランジスタＭ１とＭ２により、抵抗ＲＳの両端に所定の電圧を発現させ、抵抗ＲＳとトランジスタＭ１とＭ３のラインに、安定度の高い電流ＩR （便宜上、安定化電流と呼ぶ）を流す。この安定化電流ＩR と等しい基準電流Ｉref をトランジスタＭ２とＭ４のラインに流し、基準電流Ｉref （＝安定化電流ＩR ）に応じた出力電流を出力トランジスタＭ６、Ｍ７から取り出すといった動作を行う。（非特許文献１のｐ．２６３−２６５と非特許文献２のｐ．３０８−３０９と特許文献１の図４と特許文献２の図４参照。）
【０００７】
一方、図３に示す従来の他の例による定電流源回路は以下のように構成されている。
それぞれＮチャネル型ＭＯＳＦＥＴによるトランジスタＭ８のゲートとトランジスタＭ９のドレインを接続し、トランジスタＭ８のソースとトランジスタＭ９のゲートを接続する。トランジスタＭ９のソースはグランドに直接接続し、トランジスタＭ８のソースは抵抗ＲＳを介してグランドに接続する。Ｐチャネル型ＭＯＳＦＥＴによるトランジスタＭ３とＭ４の各ゲートを共通接続し、トランジスタＭ３のドレイン、ゲート間を短絡する。トランジスタＭ３とＭ４の各ソースは電源供給ポイントＶＣＣに直接接続する。
【０００８】
トランジスタＭ３とトランジスタＭ８のドレインを共通接続し、トランジスタＭ４とトランジスタＭ９のドレインを共通接続する。これらトランジスタＭ３、Ｍ４、Ｍ８、Ｍ９および抵抗ＲＳにより、自己バイアス方式の定電流回路３ｃが構成されている。
【０００９】
この図３に示す定電流源回路では、連携動作するトランジスタＭ８とＭ９により、抵抗ＲＳの両端にトランジスタＭ９のしきい値電圧Ｖthにほぼ等しい電圧を発現させ、抵抗ＲＳが設けられたライン上のトランジスタＭ８、Ｍ３に安定化電流ＩR を流す。そして、この安定化電流ＩR に等しい基準電流Ｉref をトランジスタＭ９、Ｍ４のラインに流し、基準電流Ｉref （＝安定化電流ＩR ）に応じた出力電流を出力トランジスタＭ６、Ｍ７から取り出すといった動作を行う。（非特許文献１のｐ．２５９−２６３と非特許文献２のｐ．３０５−３０７と特許文献２の図５参照。）
【００１０】
【非特許文献１】
Ｐ．Ｒ．グレイ、Ｐ．Ｇ．メイヤー共著「アナログ集積回路設計技術（上）」培風館、１９９０年１２月１５日
【非特許文献２】
Ｐ．Ｒ．グレイ、Ｐ．Ｇ．メイヤー共著「アナログ集積回路設計技術（下）」培風館、１９９０年１２月１５日
【特許文献１】
特開平０８−２２８１１４号公報
【特許文献２】
特開２００２−１１６８３１号公報
【特許文献３】
特開平０８−２４１１４０号公報
【００１１】
【発明が解決しようとする課題】
図２、図３に示す構成の定電流源回路は、自己バイアス方式、換言すると、トランジスタＭ３とＭ４のカレントミラー動作によって、トランジスタＭ１（あるいはＭ８）を流れる安定化電流ＩR でトランジスタＭ２（あるいはＭ９）を流れる基準電流Ｉref が決定されるようにした帰還制御方式、によって回路動作を安定化させている。このような自己バイアス方式の定電流源回路では、回路の安定動作を可能とする動作点（以下、安定動作点と呼ぶ）が、“安定化電流＝ゼロ”の所と“安定化電流＝所定の電流値”の所の２箇所に形成される。ここで図２、図３の回路を使用する場合、安定動作点の一方が安定化電流＝ゼロの所にあることにより、以下のような問題が生じる。
【００１２】
先ず、起動時において、図２、図３の各回路に電源供給ポイントＶＣＣから電源が供給されても、安定化電流＝ゼロに安定動作点があるため、そのままではトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４（あるいはＭ８、Ｍ９、Ｍ３、Ｍ４）に電流が流れず、回路が動作を開始しない可能性が有る。そこで通常は、回路中の接点Ｐ１（図２）あるいはＰ２（図３）に電流を注入するような起動回路を追加して設けなければならない。なお、この起動回路は、定電流源回路の起動後には接点Ｐ１、Ｐ２への電流の注入を自動的に停止し、定電流回路３ｂ、３ｃの通常動作を妨害しないような構成とする必要が有る。
【００１３】
次に、近年の電子機器には一定時間操作されないと通常動作時よりも電力消費量の少ない動作状態（以下、省電力動作という）に移行させるものが多く、時として定電流源回路に対し、通常動作時には出力電流を大きく、省電力動作時には出力電流を小さく切り替えられるようにする要請がある。しかし、図２、図３の各回路は安定動作点が安定化電流＝ゼロの他に１箇所しかないため、そのままでは出力電流の大きさを変化させることは出来ない。そこで出力電流の大きさを変化させるには、特許文献３の図３に開示されているように、出力電流切り替えのための制御回路を出力トランジスタＭ６、Ｍ７と定電流回路３ｂ（あるいは３ｃ）との間に新たに設けなければならなかった。
【００１４】
また、図２、図３の回路において、その出力電流を小さくするには抵抗ＲＳの抵抗値を大きくすれば良いのであるが、例えば出力電流を数百ｎＡ程度の微小電流にするには抵抗ＲＳを数ＭΩもの高抵抗にしなければならない。数ＭΩの高抵抗素子を半導体基板上に形成しようとすると、かなり大きな素子面積が必要になってしまう。
そこで本発明は、回路の複雑化とそれを搭載する半導体基板の大型化を生じさせることなく、出力電流を段階的に変化させることのできる可変出力型の定電流源回路を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記課題を解決するための本発明は、直列接続された抵抗と第１のトランジスタと、第１のトランジスタと連携して抵抗の両端に所定の電圧を供給し、基準となる電流を発生させるための第２のトランジスタと、第１のトランジスタに直列接続された第３のトランジスタと、第２のトランジスタに直列接続され、第３のトランジスタとカレントミラー回路を構成する第４のトランジスタと、を備えた自己バイアス式の第１の定電流回路と、； 抵抗に直列に接続された第５のトランジスタを備えるスイッチ回路と、； 第１のトランジスタと抵抗と第５のトランジスタの直列回路に対して並列接続された第２の定電流回路と、； を具備し、第５のトランジスタの状態によって第２のトランジスタと第４のトランジスタを通過する電流を変化させ、出力電流を変化させることを特徴とする。
【００１６】
【発明の実施の形態】
第１と第２のトランジスタの連携動作によって第１のトランジスタに直列接続された抵抗の両端に所定の電圧を供給し、安定化電流を発生させると共に、当該第１と第２のトランジスタにそれぞれ直列に接続された第３と第４のトランジスタにより安定化電流と基準電流に相関性を持たせ、これにより自己バイアス方式の第１の定電流回路を構成する。また、第２のトランジスタとカレントミラー回路を構成する第１の出力トランジスタ、第４のトランジスタとカレントミラー回路を構成する第２の出力トランジスタをそれぞれ設ける。
【００１７】
この第１の定電流回路内に、第１のトランジスタと抵抗の直列回路と直列になるようにスイッチ回路としての第５のトランジスタを追加して設置する。さらに第２の定電流回路を別途構成し、第１のトランジスタと抵抗と第５のトランジスタの直列回路に対して並列接続する。
ここでスイッチ回路は、第５のトランジスタが制御端子に外部からの制御信号でオン、オフされるよう構成されている。また第２の定電流回路は、具体的にはドレイン、ゲート間が短絡されたデプレッション型ＭＯＳＦＥＴにより構成されるものとする。
【００１８】
このようにして構成された定電流源回路では、外部からの制御信号により第５のトランジスタがオン状態になると、第１の定電流回路は通常の動作を行う。この時に第１と第２の出力トランジスタから得られる出力電流は、第１の定電流回路と第２の定電流回路の各安定化電流の加算値に応じた大きさになる。
一方、外部からの制御信号により第５のトランジスタがオフ状態になると、第１の定電流回路は安定化電流を発生する機能を失う。この時に第１と第２の出力トランジスタから得られる出力電流は、実質的に第２の定電流回路の安定化電流に応じた大きさとなる。
なお、第２の定電流回路は、定電流源回路の動作開始時において、第１の定電流回路の起動回路としても機能する。
【００１９】
【実施例】
出力電流を段階的に変化させることを可能とした、本発明の実施例による可変出力型の定電流源回路を図１に示した。
図１において、それぞれＮチャネル型ＭＯＳＦＥＴによるトランジスタＭ１とＭ２の各ゲートを共通接続し、トランジスタＭ２のドレイン、ゲート間を短絡する。トランジスタＭ１のソースは直列接続された抵抗ＲＳとトランジスタＭ５の主電流路を介してグランドに接続し、トランジスタＭ２のソースはグランドに直接接続する。トランジスタＭ５のゲートは信号入力端子３に接続する。Ｐチャネル型ＭＯＳＦＥＴによるトランジスタＭ３とＭ４の各ゲートを共通接続し、トランジスタＭ３のドレイン、ゲート間を短絡する。トランジスタＭ３とＭ４の各ソースは電源供給ポイントＶＣＣに直接接続する。
【００２０】
トランジスタＭ３とトランジスタＭ１のドレインを共通接続し、トランジスタＭ４とトランジスタＭ２のドレインを共通接続する。Ｎチャネル型ＭＯＳＦＥＴによる出力トランジスタＭ６のゲートはトランジスタＭ２のゲートに共通接続し、そのソースはグランドに接続し、そのドレインは第１の出力端子１に接続する。また、Ｐチャネル型ＭＯＳＦＥＴによる出力トランジスタＭ７のゲートはトランジスタＭ４のゲートと共通接続し、そのソースは電源供給ポイントＶＣＣに接続し、そのドレインは第２の出力端子２に接続する。そして、ゲート、ソース間を短絡したデプレッション・Ｎチャネル型ＭＯＳＦＥＴによるトランジスタＭＤのドレインをトランジスタＭ１のドレインに接続し、そのソースをグランドに接続する。
【００２１】
ここで、トランジスタＭ５はスイッチ回路５を構成し、トランジスタＭ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５および抵抗ＲＳは第１の定電流回路３ａを構成し、トランジスタＭＤは第２の定電流回路４を構成している。なお、図１の回路のトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４、Ｍ６、Ｍ７の各チャネルサイズの関係は、図２の従来回路と同じものとする。
以上に述べた図１の回路の構成は、抵抗ＲＳとグランドの間にトランジスタＭ５を直列接続したことと、トランジスタＭＤの主電流路をトランジスタＭ１と抵抗ＲＳとトランジスタＭ５の直列回路に対して並列接続したことを除けば、実質的に図２の回路と同じである。しかし、このような回路構成とすると、以下のように出力電流を変化させることが可能になる。
【００２２】
信号入力端子３を介して供給される制御信号がハイレベルであるとスイッチ回路５のトランジスタＭ５はオン状態になる。この時、第１の定電流回路３ａは図２の定電流回路３ｂと実質的に同じ構成となり、トランジスタＭ１とＭ２は電流密度の異なる状態で連携動作し、抵抗ＲＳの両端に所定の電圧を発生させる。その結果、トランジスタＭ１と抵抗ＲＳとトランジスタＭ５の直列回路には抵抗ＲＳの抵抗値と所定の電圧値で決まる第１の安定化電流ＩR1が流れるようになる。
【００２３】
ここで、第２の定電流回路４のトランジスタＭＤはゲート、ソース間電圧ＶGSが常にゼロの状態で動作するため、デプレッション型のトランジスタＭＤの特性で決まる第２の安定化電流ＩR2が第２の定電流回路４に流入するようになる。
すると、トランジスタＭ３には、トランジスタＭ１に流入する第１の安定化電流ＩR1とトランジスタＭＤに流入する第２の安定化電流ＩR2を合わせた合成電流が流れ、この合成電流に等しい電流が各トランジスタＭ２、Ｍ４を流れるようになる。当然のことながら、この時の出力トランジスタＭ６、Ｍ７から取り出される出力電流は、合成電流（＝ＩR1＋ＩR2）に応じた大きさになる。
【００２４】
一方、外部からの制御信号によりトランジスタＭ５がオフ状態になると、トランジスタＭ１と抵抗ＲＳには電流が流れ得ず、第１の定電流回路３ａから第１の安定化電流ＩR1を発生する機能が失われる。この時、トランジスタＭ３にはトランジスタＭＤに流入する第２の安定化電流ＩR2のみが流れ、この安定化電流ＩR2に等しい電流が各トランジスタＭ２、Ｍ４を流れる。当然、この時に出力トランジスタＭ６、Ｍ７から取り出される出力電流は第２の安定化電流ＩR2のみに応じた大きさになる。
【００２５】
このように図１の回路は、スイッチ回路５のトランジスタＭ５をオン、オフすることにより、出力電流の大きさを二段階に変化させることできる。
ここで、デプレッション型のトランジスタＭＤの特性で決まる第２の安定化電流ＩR2を非常に小さい値、例えば数百ｎＡ程度、となるようにすれば、抵抗ＲＳを高抵抗にする必要が無く、半導体基板を大型化せずとも微小な出力電流を得ることが可能となる。当然、回路が複雑化することもない。
【００２６】
また、図１の回路において、第２の定電流回路４を構成するトランジスタＭＤは、負のしきい値を有するデプレッション型ＭＯＳＦＥＴのため、そのゲート、ソース間が短絡されたことにより常に動作状態にある。このため、図１の回路に電源供給ポイントＶＣＣから電源が供給された時、トランジスタＭＤはトランジスタＭ３を介して電流を引き込み、第１の定電流回路３ａを動作状態に移行させる。つまり、第２の定電流回路４は第１の定電流回路３ａの起動回路としても機能し、別途、起動回路を設ける必要が無なる。しかも、図１の実施例の回路は、出力電流を可変にするための機構として第２の定電流回路４（トランジスタＭＤ）とスイッチ回路５（トランジスタＭ５）を追加しただけであり、定電流源回路の回路構成が複雑化することも無い。
【００２７】
なお、以上までに説明した図１の本発明の実施例による定電流源回路は、実質的には図２の定電流源回路にスイッチ回路５と第２の定電流回路を追加した構成となっている。しかし、本発明はこれに限定されず、例えば図３の定電流源回路にスイッチ回路と第２の定電流回路を追加した構成としても良い。ただしこの場合にも、スイッチ回路を構成するトランジスタはトランジスタＭ８と抵抗ＲＳの直列回路に対して直列接続され、第２の定電流回路４はトランジスタＭ８と抵抗ＲＳとスイッチ回路の直列回路に対して並列に接続されなければならない。
【００２８】
また、図１の本発明の実施例による定電流源回路は、第２の定電流回路４を、回路構成の簡素化と半導体基板の小型化の観点で最も有利なデプレッション型のトランジスタＭＤで構成している。しかし、本発明はこれに限定されず、他の構成による定電流回路であっても良い。ただし、第１の定電流回路の起動回路を省略するためには、電源供給ポイントＶＣＣに電源が供給されたときに直ちに動作状態となる定電流回路が望ましいことは言うまでも無い。
【００２９】
【発明の効果】
以上に説明したように本発明による定電流源回路は、第１と第２のトランジスタの連携動作によって第１のトランジスタに直列接続された抵抗の両端に所定の電圧を供給し、安定化電流を発生させる形態の自己バイアス方式の第１の定電流回路を構成する。そして、出力電流を可変にするための機構として、当該第１のトランジスタと抵抗の直列回路に対して直列にスイッチ回路を設けると共に、第１のトランジスタ、抵抗、スイッチ回路の直列回路に対して並列に第２の定電流回路を設けることを特徴としている。
【００３０】
このような本発明によれば、スイッチ回路の状態により、容易に出力電流の大きさを二段階に変化させることできる。ここで、例えば第２の定電流回路をデプレッション型のトランジスタで構成し、そこを流れる電流を微小な値となるように設定すれば、回路の複雑化や半導体基板の大型化を防止できる。また、第２の定電流回路に第１の定電流回路の起動回路としての機能を持たせることにより、さらに回路の複雑化や半導体基板の大型化を防止できる。
従って本発明によれば、回路の複雑化とそれを搭載する半導体基板の大型化を生じない可変出力型の定電流源回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施例による可変出力型の定電流源回路の回路図。
【図２】従来の基本的な定電流源回路の一例の回路図。
【図３】従来の基本的な定電流源回路の別の例の回路図。
【符号の説明】
１、２：出力端子 ３ａ：第１の定電流回路 ３ｂ、３ｃ：（従来における基本的な）定電流回路 ４：第２の定電流回路 ５：スイッチ回路
Ｍ１：第１のトランジスタ Ｍ２：第２のトランジスタ Ｍ３：第３のトランジスタ Ｍ４：第４のトランジスタ Ｍ５：第５のトランジスタ Ｍ６：第１の出力トランジスタ Ｍ７：第２の出力トランジスタ ＭＤ：デプレッション型の第６のトランジスタ ＲＳ：抵抗
Claims (4)
- 直列接続された抵抗と第１のトランジスタと、該第１のトランジスタと連携して該抵抗の両端に所定の電圧を供給し、基準となる電流を発生させるための第２のトランジスタと、該第１のトランジスタに直列接続された第３のトランジスタと、該第２のトランジスタに直列接続され、該第３のトランジスタとカレントミラー回路を構成する第４のトランジスタと、を備えた自己バイアス式の第１の定電流回路と、
該抵抗に直列に接続された第５のトランジスタを備えるスイッチ回路と、
該第１のトランジスタと該抵抗と該第５のトランジスタの直列回路に対して並列接続された第２の定電流回路と、
を具備し、該第５のトランジスタの状態によって該第２のトランジスタと該第４のトランジスタを通過する電流を変化させ、出力電流を変化させることを特徴とする出力可変型定電流源回路。 - 前記第２のトランジスタとカレントミラー動作をするように接続された第１の出力トランジスタと、前記第４のトランジスタとカレントミラー動作をするように接続された第２の出力トランジスタと、
を具備することを特徴とする、請求項１に記載した出力可変型定電流源回路。 - 前記第２の定電流回路が、ゲート、ソース間を短絡したデプレッション型ＭＯＳＦＥＴによる第６のトランジスタからなることを特徴とする、請求項１あるいは請求項２に記載した出力可変型定電流源回路。
- 前記自己バイアス式定電流回路が、前記第１と第２のトランジスタにゲート面積がそれぞれ異なる素子を使用し、該第２のトランジスタのドレイン、ゲート間を短絡し、該第１と第２のトランジスタの各ゲートを共通接続し、該第２のトランジスタのソースをグランドに接続し、該第１のトランジスタのソースを前記抵抗と前記第５のトランジスタを介してグランドに接続したことを特徴とする、請求項１から請求項３のいずれかに記載した出力可変型定電流回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003162262A JP3811141B2 (ja) | 2003-06-06 | 2003-06-06 | 出力可変型定電流源回路 |
| US10/858,760 US7057448B2 (en) | 2003-06-06 | 2004-06-01 | Variable output-type constant current source circuit |
| EP04013166A EP1484659B1 (en) | 2003-06-06 | 2004-06-03 | Variable output-type current source circuit |
| DE602004008533T DE602004008533T2 (de) | 2003-06-06 | 2004-06-03 | Variable Ausgangstypstromquellenschaltung |
| KR1020040040885A KR20040110987A (ko) | 2003-06-06 | 2004-06-04 | 출력가변형 정전류원 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003162262A JP3811141B2 (ja) | 2003-06-06 | 2003-06-06 | 出力可変型定電流源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004364118A JP2004364118A (ja) | 2004-12-24 |
| JP3811141B2 true JP3811141B2 (ja) | 2006-08-16 |
Family
ID=33157219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003162262A Expired - Fee Related JP3811141B2 (ja) | 2003-06-06 | 2003-06-06 | 出力可変型定電流源回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7057448B2 (ja) |
| EP (1) | EP1484659B1 (ja) |
| JP (1) | JP3811141B2 (ja) |
| KR (1) | KR20040110987A (ja) |
| DE (1) | DE602004008533T2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3905734B2 (ja) * | 2001-10-02 | 2007-04-18 | 浜松ホトニクス株式会社 | 発光素子駆動回路 |
| JP2006121448A (ja) * | 2004-10-22 | 2006-05-11 | Matsushita Electric Ind Co Ltd | 電流源回路 |
| JP4923864B2 (ja) * | 2006-08-28 | 2012-04-25 | サンケン電気株式会社 | スイッチング電源装置 |
| JP5657853B2 (ja) | 2007-10-02 | 2015-01-21 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 定電流源回路 |
| US7944271B2 (en) * | 2009-02-10 | 2011-05-17 | Standard Microsystems Corporation | Temperature and supply independent CMOS current source |
| JP5237853B2 (ja) * | 2009-02-23 | 2013-07-17 | セイコーインスツル株式会社 | 定電流回路 |
| JP5411029B2 (ja) * | 2010-03-11 | 2014-02-12 | ルネサスエレクトロニクス株式会社 | 基準電流生成回路 |
| CN102385411A (zh) * | 2011-09-22 | 2012-03-21 | 钜泉光电科技(上海)股份有限公司 | 参考电流产生电路 |
| JP2013097551A (ja) * | 2011-10-31 | 2013-05-20 | Seiko Instruments Inc | 定電流回路及び基準電圧回路 |
| US9563222B2 (en) * | 2014-05-08 | 2017-02-07 | Varian Medical Systems, Inc. | Differential reference signal distribution method and system |
| JP2016042557A (ja) * | 2014-08-19 | 2016-03-31 | ソニー株式会社 | 固体撮像素子および電子機器 |
| CN104536503A (zh) * | 2014-12-12 | 2015-04-22 | 长沙景嘉微电子股份有限公司 | 一种芯片内部偏置电流校正电路 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4769589A (en) * | 1987-11-04 | 1988-09-06 | Teledyne Industries, Inc. | Low-voltage, temperature compensated constant current and voltage reference circuit |
| US5083079A (en) * | 1989-05-09 | 1992-01-21 | Advanced Micro Devices, Inc. | Current regulator, threshold voltage generator |
| JPH04111008A (ja) * | 1990-08-30 | 1992-04-13 | Oki Electric Ind Co Ltd | 定電流源回路 |
| KR940004026Y1 (ko) * | 1991-05-13 | 1994-06-17 | 금성일렉트론 주식회사 | 바이어스의 스타트업회로 |
| JP2900207B2 (ja) | 1992-04-02 | 1999-06-02 | シャープ株式会社 | 定電流回路 |
| US5404096A (en) * | 1993-06-17 | 1995-04-04 | Texas Instruments Incorporated | Switchable, uninterruptible reference generator with low bias current |
| JP3318105B2 (ja) * | 1993-08-17 | 2002-08-26 | 三菱電機株式会社 | 起動回路 |
| KR960004573B1 (ko) * | 1994-02-15 | 1996-04-09 | 금성일렉트론주식회사 | 기동회로를 갖는 기준전압발생회로 |
| JP2705610B2 (ja) | 1995-02-21 | 1998-01-28 | 日本電気株式会社 | 定電流源回路 |
| JPH08241140A (ja) | 1995-03-06 | 1996-09-17 | Fuji Electric Co Ltd | 可変出力型直流定電流回路装置 |
| KR100237623B1 (ko) * | 1996-10-24 | 2000-01-15 | 김영환 | 기준 전압 회로의 전류 감지 스타트 업 회로 |
| US5949227A (en) * | 1997-12-22 | 1999-09-07 | Advanced Micro Devices, Inc. | Low power circuit for disabling startup circuitry in a voltage Reference circuit |
| GB2336960B (en) * | 1998-05-01 | 2003-08-27 | Sgs Thomson Microelectronics | Start up circuits and bias generators |
| KR100368982B1 (ko) * | 1999-11-30 | 2003-01-24 | 주식회사 하이닉스반도체 | 씨모스 정전류 레퍼런스 회로 |
| US6496057B2 (en) * | 2000-08-10 | 2002-12-17 | Sanyo Electric Co., Ltd. | Constant current generation circuit, constant voltage generation circuit, constant voltage/constant current generation circuit, and amplification circuit |
| JP2002116831A (ja) | 2000-10-05 | 2002-04-19 | Sharp Corp | 定電流発生回路 |
| JP2002124637A (ja) * | 2000-10-18 | 2002-04-26 | Oki Micro Design Co Ltd | 半導体集積回路 |
| JP3423282B2 (ja) * | 2000-10-18 | 2003-07-07 | 株式会社 沖マイクロデザイン | 半導体集積回路 |
| US6441680B1 (en) * | 2001-03-29 | 2002-08-27 | The Hong Kong University Of Science And Technology | CMOS voltage reference |
| US6734719B2 (en) * | 2001-09-13 | 2004-05-11 | Kabushiki Kaisha Toshiba | Constant voltage generation circuit and semiconductor memory device |
| JP4034126B2 (ja) * | 2002-06-07 | 2008-01-16 | Ｎｅｃエレクトロニクス株式会社 | リファレンス電圧回路 |
-
2003
- 2003-06-06 JP JP2003162262A patent/JP3811141B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-01 US US10/858,760 patent/US7057448B2/en not_active Expired - Fee Related
- 2004-06-03 EP EP04013166A patent/EP1484659B1/en not_active Expired - Fee Related
- 2004-06-03 DE DE602004008533T patent/DE602004008533T2/de not_active Expired - Lifetime
- 2004-06-04 KR KR1020040040885A patent/KR20040110987A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| DE602004008533D1 (de) | 2007-10-11 |
| JP2004364118A (ja) | 2004-12-24 |
| US20040246046A1 (en) | 2004-12-09 |
| DE602004008533T2 (de) | 2007-12-27 |
| EP1484659B1 (en) | 2007-08-29 |
| EP1484659A2 (en) | 2004-12-08 |
| KR20040110987A (ko) | 2004-12-31 |
| EP1484659A3 (en) | 2005-07-06 |
| US7057448B2 (en) | 2006-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4774247B2 (ja) | 電圧レギュレータ | |
| US7550958B2 (en) | Bandgap voltage generating circuit and relevant device using the same | |
| US7564289B2 (en) | Voltage level shift circuit and semiconductor integrated circuit | |
| US7755419B2 (en) | Low power beta multiplier start-up circuit and method | |
| JP3811141B2 (ja) | 出力可変型定電流源回路 | |
| JPH06204838A (ja) | 基準電圧発生器及び基準電圧の発生方法 | |
| CN110134175B (zh) | 基准电压电路以及半导体装置 | |
| JP4714353B2 (ja) | 基準電圧回路 | |
| JP2008211707A (ja) | 入力回路 | |
| US7932712B2 (en) | Current-mirror circuit | |
| JP2000114891A (ja) | 電流源回路 | |
| JP2013054535A (ja) | 定電圧発生回路 | |
| TWI641219B (zh) | 電源啟動控制電路以及輸入／出控制電路 | |
| JP2007142698A (ja) | スタートアップ回路 | |
| US7782124B2 (en) | Voltage supply circuit of semiconductor device | |
| JP4256338B2 (ja) | 定電流源回路 | |
| US7652523B2 (en) | Ratioed feedback body voltage bias generator | |
| JP3855810B2 (ja) | 差動増幅回路 | |
| JP3799775B2 (ja) | 出力バッファ回路 | |
| JP2004080550A (ja) | 電圧制御発振器 | |
| KR100276268B1 (ko) | 기동회로 | |
| JP2005332164A (ja) | バイアス回路 | |
| JP4719077B2 (ja) | 半導体装置 | |
| JP3788202B2 (ja) | 基準電圧発生回路 | |
| JP2010093318A (ja) | 半導体集積回路及びｌｓｉシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060407 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060525 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140602 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |