JP3788202B2 - 基準電圧発生回路 - Google Patents
基準電圧発生回路 Download PDFInfo
- Publication number
- JP3788202B2 JP3788202B2 JP2000176195A JP2000176195A JP3788202B2 JP 3788202 B2 JP3788202 B2 JP 3788202B2 JP 2000176195 A JP2000176195 A JP 2000176195A JP 2000176195 A JP2000176195 A JP 2000176195A JP 3788202 B2 JP3788202 B2 JP 3788202B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- type transistor
- circuit
- voltage
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Amplifiers (AREA)
- Dram (AREA)
- Control Of Electrical Variables (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、トランジスタのしきい値電圧や動作温度等に依存して特性が変化する回路に電源電圧を供給する電源供給システム等に使用して好適な基準電圧発生回路に関する。
【０００２】
近年、携帯電話等の小型電子機器に搭載される半導体集積回路に対する低消費電力化の要求は強く、特に、発振回路を内蔵したシステムでは、総消費電力中に占める発振回路の消費電力が比較的大きな割合を占めている。このため、半導体集積回路の外部から供給される電源電圧より低い電圧を半導体集積回路の内部で発生し、これを電源電圧として発振回路に供給する方法が用いられている。
【０００３】
【従来の技術】
図７は発振回路に電源電圧を供給する電源供給システムの一例を示す回路図である。図７中、１は発振回路、２は発振回路１に電源電圧を供給する電源供給システムであり、３は基準電圧発生回路、４はオペアンプ５からなるインピーダンス変換回路である。
【０００４】
すなわち、この電源供給システム２は、基準電圧発生回路３が出力する基準電圧Ｖref をインピーダンス変換回路４を介して発振回路１に供給するというものであり、オペアンプ５の出力電圧Ｖreg の電圧値は、基準電圧Ｖref の電圧値と一致する。
【０００５】
図８は第１従来例の基準電圧発生回路を示す回路図である。図８中、４は基準電圧発生回路に電源電圧ＶＤＤを供給する第１の電源をなす電源線、５は定電流源、６は基準電圧出力端子、Ｐ１はＰ型トランジスタ（ＰチャネルＭＯＳトランジスタ）、Ｎ１はＮ型トランジスタ（ＮチャネルＭＯＳトランジスタ）である。なお、Ｐ型トランジスタＰ１とＮ型トランジスタＮ１とで、電流が流れることによって電圧降下を生じる電圧降下回路が構成されている。
【０００６】
この例では、Ｐ型トランジスタＰ１及びＮ型トランジスタＮ１は、基準電圧出力端子６と第２の電源をなす接地との間に直列接続され、Ｐ型トランジスタＰ１のドレインとＮ型トランジスタＮ１のドレインとの接続点は、Ｐ型トランジスタＰ１のゲート及びＮ型トランジスタＮ１のゲートに接続されている。この結果、Ｐ型トランジスタＰ１及びＮ型トランジスタＮ１は、共にドレイン・ソース間電圧Ｖdsとゲート・ソース間電圧Ｖgsとが等しく、常に飽和領域で動作することになる。
【０００７】
そこで、定電流源５が出力する電流Ｉ５の電流値をＰ型トランジスタＰ１及びＮ型トランジスタＮ１がそれぞれそのしきい値電圧の近傍で動作するように設定すると、Ｐ型トランジスタＰ１のドレイン・ソース間電圧Ｖdsは、ほぼＰ型トランジスタのしきい値電圧｜ＶthＰ｜に一致し、Ｎ型トランジスタＮ１のドレイン・ソース間電圧Ｖdsは、ほぼＮ型トランジスタのしきい値電圧ＶthＮに一致することになる。
【０００８】
この場合、Ｐ型トランジスタのしきい値電圧｜ＶthＰ｜とＮ型トランジスタのしきい値電圧ＶthＮとの和をΣＶthとすると、基準電圧Ｖref は、
となり、基準電圧Ｖref はΣＶthと同様の特性を持つことが分かる。
【０００９】
図９は第１従来例の基準電圧発生回路を図７に示す基準電圧発生回路３に使用した場合における基準電圧Ｖref 、発振回路１の発振維持電圧Ｖhold及び発振回路１の消費電流Ｉosc とΣＶthとの関係を示す図である。但し、発振回路１は、図１０に示すような水晶発振回路を使用するものとしている。図１０中、７は水晶振動子、８、９はコンデンサ、１０、１１はインバータ・アンプ、１２、１３は抵抗である。
【００１０】
図９から分かるように、発振回路１の消費電流Ｉosc は、基準電圧Ｖref と発振維持電圧Ｖholdとの電位差が広がるにつれて増大する傾向にある。そこで、基準電圧Ｖref に正のΣＶth依存性を持たせ、基準電圧Ｖref の特性を発振維持電圧Ｖholdの特性に近づけるようにする場合には、より広範囲なＶthマージン（しきい値電圧マージン）での発振回路１の消費電流Ｉosc の低減化を図ることができそうである。しかし、実際の発振維持電圧ＶholdのΣＶth依存性は本回路の基準電圧Ｖref よりも緩やかな傾斜にあるため、ΣＶthが大きくなるにつれ、発振回路１の消費電流Ｉosc が増大することを避けることができない。
【００１１】
図１１は第２従来例の基準電圧発生回路を示す回路図である。第２従来例の基準電圧発生回路は、図８に示す第１従来例の基準電圧発生回路にＮ型トランジスタＮ２を追加したものである。この例では、Ｎ型トランジスタＮ２は、ドレインをＮ型トランジスタＮ１のソースに接続し、ソースを接地し、ゲートを基準電圧出力端子６に接続しているので、Ｎ型トランジスタＮ２のドレイン・ソース間電圧をＶdsＮ２とすると、基準電圧Ｖref は、
Ｖref ≒ΣＶth＋ＶdsＮ２
となる。
【００１２】
この第２従来例の基準電圧発生回路においては、ΣＶthがプロセス要因により上昇すると、Ｐ型トランジスタＰ１とＮ型トランジスタＮ１のドレイン・ソース間電圧Ｖdsの和は増大するが、これにより、Ｎ型トランジスタＮ２のゲート・ソース間電圧ＶgsＮ２も増大し、Ｎ型トランジスタＮ２のドレイン・ソース間電圧ＶdsＮ２は減少することになる。
【００１３】
図１２は第２従来例の基準電圧発生回路を図７に示す基準電圧発生回路３に使用した場合における基準電圧Ｖref 及び発振回路１の発振維持電圧ＶholdとΣＶthとの関係を示す図である。但し、発振回路１は、前例と同様に、図１０に示すような水晶発振回路を使用するものとしている。
【００１４】
ここで、Ｐ型トランジスタのしきい値電圧｜ＶthＰ｜とＮ型トランジスタのしきい値電圧ＶthＮのプロセス上の狙い目をＣ、高めをＨ、低めをＬとして、Ｐ型トランジスタのしきい値電圧が｜ＶthＰ｜、Ｎ型トランジスタのしきい値電圧がＶthＮであるＶthポイントを｜ＶthＰ｜／ＶthＮと表記すると、しきい値電圧のバラツキが｜ＶthＰ｜≒ＶthＮであるＶthポイントＬ／Ｌ、Ｃ／Ｃ、Ｈ／Ｈにあれば、Ｐ型トランジスタ及びＮ型トランジスタの設計値を調整することにより、図１２に点線で示したＶref 特性のように基準電圧Ｖref のΣＶth依存性を緩慢にし、基準電圧Ｖref の傾斜を発振維持電圧Ｖholdの傾斜に近づけることができ、発振回路１の消費電流Ｉosc のΣＶth依存性をなくし、発振回路１の消費電流Ｉosc の低減化を図ることができる。
【００１５】
しかし、Ｐ型トランジスタのしきい値電圧｜ＶthＰ｜とＮ型トランジスタのしきい値電圧ＶthＮが異なるＶthポイントでは、基準電圧Ｖref のＶthＮ依存性が大きく、ＶthポイントＬ／Ｈでは発振回路１の消費電流Ｉosc の増加が避けられず、ＶthポイントＨ／Ｌでは、最悪の場合、発振回路１が停止してしまうおそれがある。
【００１６】
図１３は第３従来例の基準電圧発生回路を示す回路図である。第３従来例の基準電圧発生回路は図８に示す基準電圧発生回路が備えるＰ型トランジスタＰ１及びＮ型トランジスタＮ１を抵抗１４に置き換えたものである。この例では、抵抗１４の抵抗値をＲ１４とすると、基準電圧Ｖref は、
Ｖref ＝Ｒ１４×Ｉ５
となり、基準電圧Ｖref がΣＶthに関係なく一定となる。したがって、第３従来例の基準電圧発生回路は、発振維持電圧ＶholdがΣＶthに依存性を持つ水晶発振回路の電源に使用することは適当でなく、発振維持電圧ＶholdのΣＶth依存性が少ないＣＲ発振回路の電源として使用される。
【００１７】
しかし、抵抗１４は、半導体基板上に形成される拡散層や金属配線で構成されることから、負の温度特性を持つことになり、この結果、基準電圧Ｖref も負の温度特性を持ってしまう。そこで、発振回路１がＣＲ発振回路であるとしても、第３従来例の基準電圧発生回路を基準電圧発生回路３に使用した場合には、発振回路１の消費電流Ｉosc の低減化を図ることができないという問題点があった。なお、第３従来例の基準電圧発生回路に、第２従来例の基準電圧発生回路のようにＮ型トランジスタＮ２を追加しても、ＶthポイントＬ／Ｈ、Ｈ／Ｌにおいて、第２従来例の基準電圧発生回路と同様の問題が生じてしまう。
【００１８】
【発明が解決しようとする課題】
以上のように、第１従来例、第２従来例及び第３従来例の基準電圧発生回路では、幅広いＶthマージン範囲や動作温度範囲において、所望の基準電圧Ｖref を得ることが困難であり、これらを図７に示す基準電圧発生回路３に使用しても、発振回路１の低消費電力化を図ることができないという問題点があった。
【００１９】
本発明は、かかる点に鑑み、トランジスタの設計値の調整のみで、プロセス要因によるトランジスタのしきい値電圧のバラツキや動作温度変化等に起因する基準電圧の変動を補正することができ、これを、例えば、発振回路に電源電圧を供給する電源供給システムに使用する場合には、幅広いＶthマージン範囲や動作温度範囲において所望の基準電圧を得ることができ、発振回路の低消費電力化を図ることができるようにした基準電圧発生回路を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明の基準電圧発生回路は、第１の電源と基準電圧出力端子との間に定電流源を接続すると共に、基準電圧出力端子と第２の電源との間に、第１導電型のトランジスタと、電流が流れることによって電圧降下を生じる電圧降下回路と、第２導電型のトランジスタとを直列接続し、第１導電型のトランジスタのゲートを第２の電源又は電圧降下回路の第２の電源側に接続し、第２導電型のトランジスタのゲートを基準電圧出力端子又は電圧降下回路の基準電圧出力端子側に接続しているというものである。
【００２１】
本発明によれば、基準電圧出力端子と第２の電源との間に、第１導電型のトランジスタと電圧降下回路と第２導電型のトランジスタとを直列接続し、第１導電型のトランジスタのゲートを第２の電源又は電圧降下回路の第２の電源側に接続し、第２導電型のトランジスタのゲートを基準電圧出力端子又は電圧降下回路の基準電圧出力端子側に接続しているので、トランジスタの設計値の調整のみで、プロセス要因によるトランジスタのしきい値電圧のバラツキや動作温度変化等に起因する基準電圧の変動を補正することができる。
【００２２】
【発明の実施の形態】
以下、図１〜図６を参照して、本発明の第１実施形態〜第４実施形態について説明する。なお、図１、図３、図４、図６において、図８、図１１、図１３に対応する部分には同一符号を付し、その重複説明は省略する。
【００２３】
第１実施形態・・図１、図２
図１は本発明の第１実施形態を示す回路図である。本発明の第１実施形態は、図８に示す第１従来例の基準電圧発生回路にＰ型トランジスタＰ２及びＮ型トランジスタＮ２を追加したものである。
【００２４】
この例では、Ｐ型トランジスタＰ２は、ソースを基準電圧出力端子６に接続し、ドレインをＰ型トランジスタＰ１のソースに接続し、ゲートを接地しており、Ｎ型トランジスタＮ２は、ドレインをＮ型トランジスタＮ１のソースに接続し、ソースを接地し、ゲートを基準電圧出力端子６に接続している。
【００２５】
この結果、Ｐ型トランジスタＰ２のドレイン・ソース間電圧を｜ＶdsＰ２｜、Ｎ型トランジスタＮ２のドレイン・ソース間電圧をＶdsＮ２とすると、基準電圧Ｖref は、
Ｖref ≒ΣＶth＋｜ＶdsＰ２｜＋ＶdsＮ２
となる。
【００２６】
ここで、例えば、ΣＶthがプロセス要因により上昇すると、Ｐ型トランジスタＰ１とＮ型トランジスタＮ１のドレイン・ソース間電圧Ｖdsの和は増大するが、これによって、Ｐ型トランジスタＰ２のゲート・ソース間電圧｜ＶgsＰ２｜が増大し、Ｐ型トランジスタＰ２のドレイン・ソース間電圧｜ＶdsＰ２｜が減少すると共に、Ｎ型トランジスタＮ２のゲート・ソース間電圧ＶgsＮ２が増大し、Ｎ型トランジスタＮ２のドレイン・ソース間電圧ＶdsＮ２が減少する。
【００２７】
すなわち、Ｐ型トランジスタＰ２とＮ型トランジスタＮ２のドレイン・ソース間電圧Ｖdsは、プロセス要因によるＰ型トランジスタＰ１とＮ型トランジスタＮ１のドレイン・ソース間電圧Ｖdsの変動分を相殺する方向に働くことになる。この結果、基準電圧Ｖref のΣＶthに対する変動を抑制し、ΣＶthの変動に対する基準電圧Ｖref の変動割合を発振維持電圧Ｖholdの変動割合とほぼ同等にすることができる。
【００２８】
図２は本発明の第１実施形態を図７に示す基準電圧発生回路３に使用した場合における基準電圧Ｖref 、発振回路１の発振維持電圧Ｖhold及び発振回路１の消費電流Ｉosc とΣＶthとの関係を示す図であり、Ｐ型トランジスタ及びＮ型トランジスタの設計値を調整することで、幅広いＶthマージン範囲において、基準電圧Ｖref の傾斜を発振維持電圧Ｖholdの傾斜とほぼ同様にすることができることを示している。第２従来例の基準電圧発生回路と異なるのは、基準電圧Ｖref のＶthポイントＬ／Ｈ、Ｈ／ＬにおけるＶthＮの依存性が小さく、基準電圧Ｖref がＶthポイントＣ／Ｃとほぼ一致することにある。
【００２９】
このように、本発明の第１実施形態によれば、基準電圧Ｖref の｜ＶthＰ｜依存性とＶthＮ依存性をほぼ同等にすることができ、これを、例えば、図７に示す基準電圧発生回路３に使用する場合には、幅広いＶthマージン範囲において基準電圧Ｖref の傾斜を発振維持電圧Ｖholdの傾斜とほぼ同様にすることができ、これにより、幅広いＶthマージン範囲において発振回路１の消費電流Ｉosc を一定とし、発振回路１の低消費電力化を図ることができる。
【００３０】
第２実施形態・・図３
図３は本発明の第２実施形態を示す回路図である。本発明の第２実施形態は、Ｐ型トランジスタＰ２のゲートを接地しないで、Ｎ型トランジスタＮ２のドレインに接続し、Ｎ型トランジスタＮ２のゲートを基準電圧出力端子６に接続しないで、Ｐ型トランジスタＰ１のソースに接続し、その他については、図１に示す本発明の第１実施形態と同様に構成したものである。
【００３１】
本発明の第２実施形態においても、ΣＶthがプロセス要因により上昇すると、Ｐ型トランジスタＰ１とＮ型トランジスタＮ１のドレイン・ソース間電圧Ｖdsは増大するが、これにより、Ｐ型トランジスタＰ２のゲート・ソース間電圧｜ＶgsＰ２｜が増大し、Ｐ型トランジスタＰ２のドレイン・ソース間電圧｜ＶdsＰ２｜が減少すると共に、Ｎ型トランジスタＮ２のゲート・ソース間電圧ＶgsＮ２が増大し、Ｎ型トランジスタＮ２のドレイン・ソース間電圧ＶdsＮ２が減少する。
【００３２】
したがって、本発明の第２実施形態によっても、基準電圧Ｖref の｜ＶthＰ｜依存性とＶthＮ依存性をほぼ同等にすることができ、これを、例えば、図７に示す基準電圧発生回路３に使用する場合には、幅広いＶthマージン範囲において基準電圧Ｖref の傾斜を発振維持電圧Ｖholdの傾斜とほぼ同様にすることができ、これにより、幅広いＶthマージン範囲において発振回路１の消費電流Ｉosc を一定とし、発振回路１の低消費電力化を図ることができる。
【００３３】
また、Ｐ型トランジスタＰ２及びＮ型トランジスタＮ２のゲート・ソース間電圧が小さくなり、Ｐ型トランジスタＰ２及びＮ型トランジスタＮ２のドレイン・ソース間電圧が稼ぎやすくなるので、Ｐ型トランジスタＰ２及びＮ型トランジスタＮ２のチャネル長を縮小することができる。
【００３４】
第３実施形態・・図４、図５
図４は本発明の第３実施形態を示す回路図である。本発明の第３実施形態は、図１３に示す第３従来例の基準電圧発生回路にＰ型トランジスタＰ２及びＮ型トランジスタＮ２を追加したものである。
【００３５】
この例では、Ｐ型トランジスタＰ２は、ソースを基準電圧出力端子６に接続し、ドレインを抵抗１４の一端に接続し、ゲートを接地しており、Ｎ型トランジスタＮ２は、ドレインを抵抗１４の他端に接続し、ソースを接地し、ゲートを基準電圧出力端子６に接続している。この結果、基準電圧Ｖref は、
Ｖref ＝Ｒ１４×Ｉ５＋｜ＶdsＰ２｜＋ＶdsＮ２
となる。
【００３６】
ここで、抵抗１４は、基準電圧Ｖref に負の温度依存性を持たせるのに対し、Ｐ型トランジスタＰ２のドレイン・ソース間電圧｜ＶdsＰ２｜及びＮ型トランジスタＮ２のドレイン・ソース間電圧ＶdsＮ２は、基準電圧Ｖref に正の温度依存性を持たせることになる。この結果、温度変化の影響によって抵抗１４に生じる基準電圧Ｖref の変動分をＰ型トランジスタＰ２及びＮ型トランジスタＮ２の設計値を調整することにより相殺することができる。
【００３７】
図５は本発明の第３実施形態及び第３従来例の基準電圧発生回路における基準電圧Ｖref と動作温度Ｔemp との関係を示す図であり、Ｐ型トランジスタＰ２及びＮ型トランジスタＮ２の設計値を調整することにより、基準電圧Ｖref を温度依存性のないものとすることができることを示している。
【００３８】
したがって、図７に示す発振回路１がＣＲ発振回路である場合において、本発明の第３実施形態を図７に示す基準電圧発生回路３に使用する場合には、幅広い動作温度範囲において発振回路１の消費電流Ｉosc を一定とし、発振回路１の低消費電力化を図ることができる。
【００３９】
第４実施形態・・図６
図６は本発明の第４実施形態を示す回路図である。本発明の第４実施形態は、Ｐ型トランジスタＰ２のゲートを接地しないで、Ｎ型トランジスタＮ２のドレインに接続し、Ｎ型トランジスタＮ２のゲートを基準電圧出力端子６に接続しないで、Ｐ型トランジスタＰ２のドレインに接続し、その他については、本発明の第４実施形態と同様に構成したものである。
【００４０】
本発明の第４実施形態においても、抵抗１４は、基準電圧Ｖref に負の温度依存性を持たせるのに対し、Ｐ型トランジスタＰ２のドレイン・ソース間電圧｜ＶdsＰ２｜及びＮ型トランジスタＮ２のドレイン・ソース間電圧ＶdsＮ２は、基準電圧Ｖref に正の温度依存性を持たせることになる。したがって、温度変化の影響によって抵抗１４に生じた基準電圧Ｖref の変動分をＰ型トランジスタＰ２及びＮ型トランジスタＮ２の設計値を調整することにより相殺することができる。
【００４１】
したがって、図７に示す発振回路１がＣＲ発振回路である場合において、本発明の第４実施形態を図７に示す基準電圧発生回路３に使用する場合には、幅広い動作温度範囲において発振回路１の消費電流Ｉosc を一定とし、発振回路１の低消費電力化を図ることができる。
【００４２】
なお、本発明の第１実施形態〜第４実施形態においては、基準電圧発生回路に供給される電源電圧ＶＤＤが正電圧である場合について説明したが、本発明は、電源電圧ＶＤＤが負電圧である場合にも適用することができるし、また、電源線４と接地とが逆の場合にも適用することができる。
【００４３】
【発明の効果】
以上のように、本発明によれば、トランジスタの設計値の調整のみで、プロセス要因であるトランジスタのしきい値電圧のバラツキや動作温度変化等に起因する基準電圧の変動を補正することができ、これを、例えば、発振回路に電源電圧を供給する電源供給システムに使用する場合には、幅広いＶthマージン範囲や動作温度範囲において所望の基準電圧を得ることができ、発振回路の低消費電力化を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態を示す回路図である。
【図２】本発明の第１実施形態を図７に示す基準電圧発生回路に使用した場合における基準電圧、発振回路の発振維持電圧及び発振回路の消費電流とΣＶth（Ｐ型トランジスタのしきい値電圧とＮ型トランジスタのしきい値電圧との和）との関係を示す図である。
【図３】本発明の第２実施形態を示す回路図である。
【図４】本発明の第３実施形態を示す回路図である。
【図５】本発明の第３実施形態及び第３従来例の基準電圧発生回路における基準電圧と動作温度との関係を示す図である。
【図６】本発明の第４実施形態を示す回路図である。
【図７】発振回路に電源電圧を供給する電源供給システムの一例を示す回路図である。
【図８】第１従来例の基準電圧発生回路を示す回路図である。
【図９】第１従来例の基準電圧発生回路を図７に示す基準電圧発生回路に使用した場合における基準電圧、発振回路の発振維持電圧及び発振回路の消費電流とΣＶth（Ｐ型トランジスタのしきい値電圧とＮ型トランジスタのしきい値電圧との和）との関係を示す図である。
【図１０】水晶発振回路の一例を示す回路図である。
【図１１】第２従来例の基準電圧発生回路を示す回路図である。
【図１２】第２従来例の基準電圧発生回路を図７に示す基準電圧発生回路に使用した場合における基準電圧及び発振回路の発振維持電圧とΣＶth（Ｐ型トランジスタのしきい値電圧とＮ型トランジスタのしきい値電圧との和）との関係を示す図である。
【図１３】第３従来例の基準電圧発生回路を示す回路図である。
【符号の説明】
Ｐ１、Ｐ２ Ｐ型トランジスタ
Ｎ１、Ｎ２ Ｎ型トランジスタ
Ｖref 基準電圧
【発明の属する技術分野】
本発明は、トランジスタのしきい値電圧や動作温度等に依存して特性が変化する回路に電源電圧を供給する電源供給システム等に使用して好適な基準電圧発生回路に関する。
【０００２】
近年、携帯電話等の小型電子機器に搭載される半導体集積回路に対する低消費電力化の要求は強く、特に、発振回路を内蔵したシステムでは、総消費電力中に占める発振回路の消費電力が比較的大きな割合を占めている。このため、半導体集積回路の外部から供給される電源電圧より低い電圧を半導体集積回路の内部で発生し、これを電源電圧として発振回路に供給する方法が用いられている。
【０００３】
【従来の技術】
図７は発振回路に電源電圧を供給する電源供給システムの一例を示す回路図である。図７中、１は発振回路、２は発振回路１に電源電圧を供給する電源供給システムであり、３は基準電圧発生回路、４はオペアンプ５からなるインピーダンス変換回路である。
【０００４】
すなわち、この電源供給システム２は、基準電圧発生回路３が出力する基準電圧Ｖref をインピーダンス変換回路４を介して発振回路１に供給するというものであり、オペアンプ５の出力電圧Ｖreg の電圧値は、基準電圧Ｖref の電圧値と一致する。
【０００５】
図８は第１従来例の基準電圧発生回路を示す回路図である。図８中、４は基準電圧発生回路に電源電圧ＶＤＤを供給する第１の電源をなす電源線、５は定電流源、６は基準電圧出力端子、Ｐ１はＰ型トランジスタ（ＰチャネルＭＯＳトランジスタ）、Ｎ１はＮ型トランジスタ（ＮチャネルＭＯＳトランジスタ）である。なお、Ｐ型トランジスタＰ１とＮ型トランジスタＮ１とで、電流が流れることによって電圧降下を生じる電圧降下回路が構成されている。
【０００６】
この例では、Ｐ型トランジスタＰ１及びＮ型トランジスタＮ１は、基準電圧出力端子６と第２の電源をなす接地との間に直列接続され、Ｐ型トランジスタＰ１のドレインとＮ型トランジスタＮ１のドレインとの接続点は、Ｐ型トランジスタＰ１のゲート及びＮ型トランジスタＮ１のゲートに接続されている。この結果、Ｐ型トランジスタＰ１及びＮ型トランジスタＮ１は、共にドレイン・ソース間電圧Ｖdsとゲート・ソース間電圧Ｖgsとが等しく、常に飽和領域で動作することになる。
【０００７】
そこで、定電流源５が出力する電流Ｉ５の電流値をＰ型トランジスタＰ１及びＮ型トランジスタＮ１がそれぞれそのしきい値電圧の近傍で動作するように設定すると、Ｐ型トランジスタＰ１のドレイン・ソース間電圧Ｖdsは、ほぼＰ型トランジスタのしきい値電圧｜ＶthＰ｜に一致し、Ｎ型トランジスタＮ１のドレイン・ソース間電圧Ｖdsは、ほぼＮ型トランジスタのしきい値電圧ＶthＮに一致することになる。
【０００８】
この場合、Ｐ型トランジスタのしきい値電圧｜ＶthＰ｜とＮ型トランジスタのしきい値電圧ＶthＮとの和をΣＶthとすると、基準電圧Ｖref は、
【０００９】
図９は第１従来例の基準電圧発生回路を図７に示す基準電圧発生回路３に使用した場合における基準電圧Ｖref 、発振回路１の発振維持電圧Ｖhold及び発振回路１の消費電流Ｉosc とΣＶthとの関係を示す図である。但し、発振回路１は、図１０に示すような水晶発振回路を使用するものとしている。図１０中、７は水晶振動子、８、９はコンデンサ、１０、１１はインバータ・アンプ、１２、１３は抵抗である。
【００１０】
図９から分かるように、発振回路１の消費電流Ｉosc は、基準電圧Ｖref と発振維持電圧Ｖholdとの電位差が広がるにつれて増大する傾向にある。そこで、基準電圧Ｖref に正のΣＶth依存性を持たせ、基準電圧Ｖref の特性を発振維持電圧Ｖholdの特性に近づけるようにする場合には、より広範囲なＶthマージン（しきい値電圧マージン）での発振回路１の消費電流Ｉosc の低減化を図ることができそうである。しかし、実際の発振維持電圧ＶholdのΣＶth依存性は本回路の基準電圧Ｖref よりも緩やかな傾斜にあるため、ΣＶthが大きくなるにつれ、発振回路１の消費電流Ｉosc が増大することを避けることができない。
【００１１】
図１１は第２従来例の基準電圧発生回路を示す回路図である。第２従来例の基準電圧発生回路は、図８に示す第１従来例の基準電圧発生回路にＮ型トランジスタＮ２を追加したものである。この例では、Ｎ型トランジスタＮ２は、ドレインをＮ型トランジスタＮ１のソースに接続し、ソースを接地し、ゲートを基準電圧出力端子６に接続しているので、Ｎ型トランジスタＮ２のドレイン・ソース間電圧をＶdsＮ２とすると、基準電圧Ｖref は、
Ｖref ≒ΣＶth＋ＶdsＮ２
となる。
【００１２】
この第２従来例の基準電圧発生回路においては、ΣＶthがプロセス要因により上昇すると、Ｐ型トランジスタＰ１とＮ型トランジスタＮ１のドレイン・ソース間電圧Ｖdsの和は増大するが、これにより、Ｎ型トランジスタＮ２のゲート・ソース間電圧ＶgsＮ２も増大し、Ｎ型トランジスタＮ２のドレイン・ソース間電圧ＶdsＮ２は減少することになる。
【００１３】
図１２は第２従来例の基準電圧発生回路を図７に示す基準電圧発生回路３に使用した場合における基準電圧Ｖref 及び発振回路１の発振維持電圧ＶholdとΣＶthとの関係を示す図である。但し、発振回路１は、前例と同様に、図１０に示すような水晶発振回路を使用するものとしている。
【００１４】
ここで、Ｐ型トランジスタのしきい値電圧｜ＶthＰ｜とＮ型トランジスタのしきい値電圧ＶthＮのプロセス上の狙い目をＣ、高めをＨ、低めをＬとして、Ｐ型トランジスタのしきい値電圧が｜ＶthＰ｜、Ｎ型トランジスタのしきい値電圧がＶthＮであるＶthポイントを｜ＶthＰ｜／ＶthＮと表記すると、しきい値電圧のバラツキが｜ＶthＰ｜≒ＶthＮであるＶthポイントＬ／Ｌ、Ｃ／Ｃ、Ｈ／Ｈにあれば、Ｐ型トランジスタ及びＮ型トランジスタの設計値を調整することにより、図１２に点線で示したＶref 特性のように基準電圧Ｖref のΣＶth依存性を緩慢にし、基準電圧Ｖref の傾斜を発振維持電圧Ｖholdの傾斜に近づけることができ、発振回路１の消費電流Ｉosc のΣＶth依存性をなくし、発振回路１の消費電流Ｉosc の低減化を図ることができる。
【００１５】
しかし、Ｐ型トランジスタのしきい値電圧｜ＶthＰ｜とＮ型トランジスタのしきい値電圧ＶthＮが異なるＶthポイントでは、基準電圧Ｖref のＶthＮ依存性が大きく、ＶthポイントＬ／Ｈでは発振回路１の消費電流Ｉosc の増加が避けられず、ＶthポイントＨ／Ｌでは、最悪の場合、発振回路１が停止してしまうおそれがある。
【００１６】
図１３は第３従来例の基準電圧発生回路を示す回路図である。第３従来例の基準電圧発生回路は図８に示す基準電圧発生回路が備えるＰ型トランジスタＰ１及びＮ型トランジスタＮ１を抵抗１４に置き換えたものである。この例では、抵抗１４の抵抗値をＲ１４とすると、基準電圧Ｖref は、
Ｖref ＝Ｒ１４×Ｉ５
となり、基準電圧Ｖref がΣＶthに関係なく一定となる。したがって、第３従来例の基準電圧発生回路は、発振維持電圧ＶholdがΣＶthに依存性を持つ水晶発振回路の電源に使用することは適当でなく、発振維持電圧ＶholdのΣＶth依存性が少ないＣＲ発振回路の電源として使用される。
【００１７】
しかし、抵抗１４は、半導体基板上に形成される拡散層や金属配線で構成されることから、負の温度特性を持つことになり、この結果、基準電圧Ｖref も負の温度特性を持ってしまう。そこで、発振回路１がＣＲ発振回路であるとしても、第３従来例の基準電圧発生回路を基準電圧発生回路３に使用した場合には、発振回路１の消費電流Ｉosc の低減化を図ることができないという問題点があった。なお、第３従来例の基準電圧発生回路に、第２従来例の基準電圧発生回路のようにＮ型トランジスタＮ２を追加しても、ＶthポイントＬ／Ｈ、Ｈ／Ｌにおいて、第２従来例の基準電圧発生回路と同様の問題が生じてしまう。
【００１８】
【発明が解決しようとする課題】
以上のように、第１従来例、第２従来例及び第３従来例の基準電圧発生回路では、幅広いＶthマージン範囲や動作温度範囲において、所望の基準電圧Ｖref を得ることが困難であり、これらを図７に示す基準電圧発生回路３に使用しても、発振回路１の低消費電力化を図ることができないという問題点があった。
【００１９】
本発明は、かかる点に鑑み、トランジスタの設計値の調整のみで、プロセス要因によるトランジスタのしきい値電圧のバラツキや動作温度変化等に起因する基準電圧の変動を補正することができ、これを、例えば、発振回路に電源電圧を供給する電源供給システムに使用する場合には、幅広いＶthマージン範囲や動作温度範囲において所望の基準電圧を得ることができ、発振回路の低消費電力化を図ることができるようにした基準電圧発生回路を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明の基準電圧発生回路は、第１の電源と基準電圧出力端子との間に定電流源を接続すると共に、基準電圧出力端子と第２の電源との間に、第１導電型のトランジスタと、電流が流れることによって電圧降下を生じる電圧降下回路と、第２導電型のトランジスタとを直列接続し、第１導電型のトランジスタのゲートを第２の電源又は電圧降下回路の第２の電源側に接続し、第２導電型のトランジスタのゲートを基準電圧出力端子又は電圧降下回路の基準電圧出力端子側に接続しているというものである。
【００２１】
本発明によれば、基準電圧出力端子と第２の電源との間に、第１導電型のトランジスタと電圧降下回路と第２導電型のトランジスタとを直列接続し、第１導電型のトランジスタのゲートを第２の電源又は電圧降下回路の第２の電源側に接続し、第２導電型のトランジスタのゲートを基準電圧出力端子又は電圧降下回路の基準電圧出力端子側に接続しているので、トランジスタの設計値の調整のみで、プロセス要因によるトランジスタのしきい値電圧のバラツキや動作温度変化等に起因する基準電圧の変動を補正することができる。
【００２２】
【発明の実施の形態】
以下、図１〜図６を参照して、本発明の第１実施形態〜第４実施形態について説明する。なお、図１、図３、図４、図６において、図８、図１１、図１３に対応する部分には同一符号を付し、その重複説明は省略する。
【００２３】
第１実施形態・・図１、図２
図１は本発明の第１実施形態を示す回路図である。本発明の第１実施形態は、図８に示す第１従来例の基準電圧発生回路にＰ型トランジスタＰ２及びＮ型トランジスタＮ２を追加したものである。
【００２４】
この例では、Ｐ型トランジスタＰ２は、ソースを基準電圧出力端子６に接続し、ドレインをＰ型トランジスタＰ１のソースに接続し、ゲートを接地しており、Ｎ型トランジスタＮ２は、ドレインをＮ型トランジスタＮ１のソースに接続し、ソースを接地し、ゲートを基準電圧出力端子６に接続している。
【００２５】
この結果、Ｐ型トランジスタＰ２のドレイン・ソース間電圧を｜ＶdsＰ２｜、Ｎ型トランジスタＮ２のドレイン・ソース間電圧をＶdsＮ２とすると、基準電圧Ｖref は、
Ｖref ≒ΣＶth＋｜ＶdsＰ２｜＋ＶdsＮ２
となる。
【００２６】
ここで、例えば、ΣＶthがプロセス要因により上昇すると、Ｐ型トランジスタＰ１とＮ型トランジスタＮ１のドレイン・ソース間電圧Ｖdsの和は増大するが、これによって、Ｐ型トランジスタＰ２のゲート・ソース間電圧｜ＶgsＰ２｜が増大し、Ｐ型トランジスタＰ２のドレイン・ソース間電圧｜ＶdsＰ２｜が減少すると共に、Ｎ型トランジスタＮ２のゲート・ソース間電圧ＶgsＮ２が増大し、Ｎ型トランジスタＮ２のドレイン・ソース間電圧ＶdsＮ２が減少する。
【００２７】
すなわち、Ｐ型トランジスタＰ２とＮ型トランジスタＮ２のドレイン・ソース間電圧Ｖdsは、プロセス要因によるＰ型トランジスタＰ１とＮ型トランジスタＮ１のドレイン・ソース間電圧Ｖdsの変動分を相殺する方向に働くことになる。この結果、基準電圧Ｖref のΣＶthに対する変動を抑制し、ΣＶthの変動に対する基準電圧Ｖref の変動割合を発振維持電圧Ｖholdの変動割合とほぼ同等にすることができる。
【００２８】
図２は本発明の第１実施形態を図７に示す基準電圧発生回路３に使用した場合における基準電圧Ｖref 、発振回路１の発振維持電圧Ｖhold及び発振回路１の消費電流Ｉosc とΣＶthとの関係を示す図であり、Ｐ型トランジスタ及びＮ型トランジスタの設計値を調整することで、幅広いＶthマージン範囲において、基準電圧Ｖref の傾斜を発振維持電圧Ｖholdの傾斜とほぼ同様にすることができることを示している。第２従来例の基準電圧発生回路と異なるのは、基準電圧Ｖref のＶthポイントＬ／Ｈ、Ｈ／ＬにおけるＶthＮの依存性が小さく、基準電圧Ｖref がＶthポイントＣ／Ｃとほぼ一致することにある。
【００２９】
このように、本発明の第１実施形態によれば、基準電圧Ｖref の｜ＶthＰ｜依存性とＶthＮ依存性をほぼ同等にすることができ、これを、例えば、図７に示す基準電圧発生回路３に使用する場合には、幅広いＶthマージン範囲において基準電圧Ｖref の傾斜を発振維持電圧Ｖholdの傾斜とほぼ同様にすることができ、これにより、幅広いＶthマージン範囲において発振回路１の消費電流Ｉosc を一定とし、発振回路１の低消費電力化を図ることができる。
【００３０】
第２実施形態・・図３
図３は本発明の第２実施形態を示す回路図である。本発明の第２実施形態は、Ｐ型トランジスタＰ２のゲートを接地しないで、Ｎ型トランジスタＮ２のドレインに接続し、Ｎ型トランジスタＮ２のゲートを基準電圧出力端子６に接続しないで、Ｐ型トランジスタＰ１のソースに接続し、その他については、図１に示す本発明の第１実施形態と同様に構成したものである。
【００３１】
本発明の第２実施形態においても、ΣＶthがプロセス要因により上昇すると、Ｐ型トランジスタＰ１とＮ型トランジスタＮ１のドレイン・ソース間電圧Ｖdsは増大するが、これにより、Ｐ型トランジスタＰ２のゲート・ソース間電圧｜ＶgsＰ２｜が増大し、Ｐ型トランジスタＰ２のドレイン・ソース間電圧｜ＶdsＰ２｜が減少すると共に、Ｎ型トランジスタＮ２のゲート・ソース間電圧ＶgsＮ２が増大し、Ｎ型トランジスタＮ２のドレイン・ソース間電圧ＶdsＮ２が減少する。
【００３２】
したがって、本発明の第２実施形態によっても、基準電圧Ｖref の｜ＶthＰ｜依存性とＶthＮ依存性をほぼ同等にすることができ、これを、例えば、図７に示す基準電圧発生回路３に使用する場合には、幅広いＶthマージン範囲において基準電圧Ｖref の傾斜を発振維持電圧Ｖholdの傾斜とほぼ同様にすることができ、これにより、幅広いＶthマージン範囲において発振回路１の消費電流Ｉosc を一定とし、発振回路１の低消費電力化を図ることができる。
【００３３】
また、Ｐ型トランジスタＰ２及びＮ型トランジスタＮ２のゲート・ソース間電圧が小さくなり、Ｐ型トランジスタＰ２及びＮ型トランジスタＮ２のドレイン・ソース間電圧が稼ぎやすくなるので、Ｐ型トランジスタＰ２及びＮ型トランジスタＮ２のチャネル長を縮小することができる。
【００３４】
第３実施形態・・図４、図５
図４は本発明の第３実施形態を示す回路図である。本発明の第３実施形態は、図１３に示す第３従来例の基準電圧発生回路にＰ型トランジスタＰ２及びＮ型トランジスタＮ２を追加したものである。
【００３５】
この例では、Ｐ型トランジスタＰ２は、ソースを基準電圧出力端子６に接続し、ドレインを抵抗１４の一端に接続し、ゲートを接地しており、Ｎ型トランジスタＮ２は、ドレインを抵抗１４の他端に接続し、ソースを接地し、ゲートを基準電圧出力端子６に接続している。この結果、基準電圧Ｖref は、
Ｖref ＝Ｒ１４×Ｉ５＋｜ＶdsＰ２｜＋ＶdsＮ２
となる。
【００３６】
ここで、抵抗１４は、基準電圧Ｖref に負の温度依存性を持たせるのに対し、Ｐ型トランジスタＰ２のドレイン・ソース間電圧｜ＶdsＰ２｜及びＮ型トランジスタＮ２のドレイン・ソース間電圧ＶdsＮ２は、基準電圧Ｖref に正の温度依存性を持たせることになる。この結果、温度変化の影響によって抵抗１４に生じる基準電圧Ｖref の変動分をＰ型トランジスタＰ２及びＮ型トランジスタＮ２の設計値を調整することにより相殺することができる。
【００３７】
図５は本発明の第３実施形態及び第３従来例の基準電圧発生回路における基準電圧Ｖref と動作温度Ｔemp との関係を示す図であり、Ｐ型トランジスタＰ２及びＮ型トランジスタＮ２の設計値を調整することにより、基準電圧Ｖref を温度依存性のないものとすることができることを示している。
【００３８】
したがって、図７に示す発振回路１がＣＲ発振回路である場合において、本発明の第３実施形態を図７に示す基準電圧発生回路３に使用する場合には、幅広い動作温度範囲において発振回路１の消費電流Ｉosc を一定とし、発振回路１の低消費電力化を図ることができる。
【００３９】
第４実施形態・・図６
図６は本発明の第４実施形態を示す回路図である。本発明の第４実施形態は、Ｐ型トランジスタＰ２のゲートを接地しないで、Ｎ型トランジスタＮ２のドレインに接続し、Ｎ型トランジスタＮ２のゲートを基準電圧出力端子６に接続しないで、Ｐ型トランジスタＰ２のドレインに接続し、その他については、本発明の第４実施形態と同様に構成したものである。
【００４０】
本発明の第４実施形態においても、抵抗１４は、基準電圧Ｖref に負の温度依存性を持たせるのに対し、Ｐ型トランジスタＰ２のドレイン・ソース間電圧｜ＶdsＰ２｜及びＮ型トランジスタＮ２のドレイン・ソース間電圧ＶdsＮ２は、基準電圧Ｖref に正の温度依存性を持たせることになる。したがって、温度変化の影響によって抵抗１４に生じた基準電圧Ｖref の変動分をＰ型トランジスタＰ２及びＮ型トランジスタＮ２の設計値を調整することにより相殺することができる。
【００４１】
したがって、図７に示す発振回路１がＣＲ発振回路である場合において、本発明の第４実施形態を図７に示す基準電圧発生回路３に使用する場合には、幅広い動作温度範囲において発振回路１の消費電流Ｉosc を一定とし、発振回路１の低消費電力化を図ることができる。
【００４２】
なお、本発明の第１実施形態〜第４実施形態においては、基準電圧発生回路に供給される電源電圧ＶＤＤが正電圧である場合について説明したが、本発明は、電源電圧ＶＤＤが負電圧である場合にも適用することができるし、また、電源線４と接地とが逆の場合にも適用することができる。
【００４３】
【発明の効果】
以上のように、本発明によれば、トランジスタの設計値の調整のみで、プロセス要因であるトランジスタのしきい値電圧のバラツキや動作温度変化等に起因する基準電圧の変動を補正することができ、これを、例えば、発振回路に電源電圧を供給する電源供給システムに使用する場合には、幅広いＶthマージン範囲や動作温度範囲において所望の基準電圧を得ることができ、発振回路の低消費電力化を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態を示す回路図である。
【図２】本発明の第１実施形態を図７に示す基準電圧発生回路に使用した場合における基準電圧、発振回路の発振維持電圧及び発振回路の消費電流とΣＶth（Ｐ型トランジスタのしきい値電圧とＮ型トランジスタのしきい値電圧との和）との関係を示す図である。
【図３】本発明の第２実施形態を示す回路図である。
【図４】本発明の第３実施形態を示す回路図である。
【図５】本発明の第３実施形態及び第３従来例の基準電圧発生回路における基準電圧と動作温度との関係を示す図である。
【図６】本発明の第４実施形態を示す回路図である。
【図７】発振回路に電源電圧を供給する電源供給システムの一例を示す回路図である。
【図８】第１従来例の基準電圧発生回路を示す回路図である。
【図９】第１従来例の基準電圧発生回路を図７に示す基準電圧発生回路に使用した場合における基準電圧、発振回路の発振維持電圧及び発振回路の消費電流とΣＶth（Ｐ型トランジスタのしきい値電圧とＮ型トランジスタのしきい値電圧との和）との関係を示す図である。
【図１０】水晶発振回路の一例を示す回路図である。
【図１１】第２従来例の基準電圧発生回路を示す回路図である。
【図１２】第２従来例の基準電圧発生回路を図７に示す基準電圧発生回路に使用した場合における基準電圧及び発振回路の発振維持電圧とΣＶth（Ｐ型トランジスタのしきい値電圧とＮ型トランジスタのしきい値電圧との和）との関係を示す図である。
【図１３】第３従来例の基準電圧発生回路を示す回路図である。
【符号の説明】
Ｐ１、Ｐ２ Ｐ型トランジスタ
Ｎ１、Ｎ２ Ｎ型トランジスタ
Ｖref 基準電圧
Claims (1)
- 第１の電源と基準電圧出力端子との間に定電流源を接続すると共に、前記基準電圧出力端子と第２の電源との間に、第１導電型のトランジスタと、電流が流れることによって電圧降下を生じる電圧降下回路と、第２導電型のトランジスタとを直列接続し、前記第１導電型のトランジスタのゲートを前記第２の電源又は前記電圧降下回路の前記第２の電源側に接続し、前記第２導電型のトランジスタのゲートを前記基準電圧出力端子又は前記電圧降下回路の前記基準電圧出力端子側に接続していることを特徴とする基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000176195A JP3788202B2 (ja) | 2000-06-13 | 2000-06-13 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000176195A JP3788202B2 (ja) | 2000-06-13 | 2000-06-13 | 基準電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001356828A JP2001356828A (ja) | 2001-12-26 |
| JP3788202B2 true JP3788202B2 (ja) | 2006-06-21 |
Family
ID=18677943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000176195A Expired - Fee Related JP3788202B2 (ja) | 2000-06-13 | 2000-06-13 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3788202B2 (ja) |
-
2000
- 2000-06-13 JP JP2000176195A patent/JP3788202B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001356828A (ja) | 2001-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7042299B2 (en) | Crystal oscillation circuit | |
| US7764123B2 (en) | Rail to rail buffer amplifier | |
| JPH06204838A (ja) | 基準電圧発生器及び基準電圧の発生方法 | |
| JP2008015925A (ja) | 基準電圧発生回路 | |
| CN108351662B (zh) | 具有曲率补偿的带隙参考电路 | |
| US20090201006A1 (en) | Constant current circuit | |
| US8134814B2 (en) | Semiconductor device having an ESD protection circuit | |
| US20070080743A1 (en) | Current bias circuit and current bias start-up circuit thereof | |
| JP2004086750A (ja) | バンドギャップ回路 | |
| US5945821A (en) | Reference voltage generating circuit | |
| US8237502B2 (en) | Amplifier with bias stabilizer | |
| JP3195770B2 (ja) | 基準電圧発生回路 | |
| CN111443753B (zh) | 一种带软启动的耗尽管基准电路 | |
| US7053596B2 (en) | Constant voltage generating circuit and reference voltage generating circuit | |
| US7830207B2 (en) | Amplifier circuit | |
| JP2010003115A (ja) | 定電流回路 | |
| JP3788202B2 (ja) | 基準電圧発生回路 | |
| TW202001472A (zh) | 逆流防止電路以及電源電路 | |
| JP5040397B2 (ja) | 基準電圧回路 | |
| CN110365293B (zh) | 振荡装置 | |
| US20020057100A1 (en) | Threshold invariant voltage detecting device | |
| JPH0983344A (ja) | インバータ回路 | |
| CN112003611A (zh) | 一种环形振荡器及电路实现方法 | |
| KR950008792B1 (ko) | 온도변동으로 인한 임계치 레벨의 변화를 억제하는 수단을 갖는 반도체 집적회로 | |
| JP4620522B2 (ja) | 半導体回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040903 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060320 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3788202 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140407 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |