TW202001472A

TW202001472A - 逆流防止電路以及電源電路

Info

Publication number: TW202001472A
Application number: TW108120572A
Authority: TW
Inventors: 冨岡勉; 黒田忠克
Original assignee: 日商艾普凌科有限公司
Priority date: 2018-06-25
Filing date: 2019-06-14
Publication date: 2020-01-01
Also published as: US11025047B2; CN110632967B; JP2020003859A; JP7043139B2; US20190393692A1; CN110632967A; KR20200000809A; TWI818034B

Abstract

本發明提供一種逆流防止電路，不追加製程的追加/管理步驟而抑制製程或溫度特性對輸出級電晶體（以下簡稱為Tr）的寄生二極體的正向電壓、檢測輸出電壓的反相器電路的臨限值電壓的影響，防止逆流電流。本發明包括：逆流防止Tr，串聯地插入供給電源電壓的輸入端子與自輸出端子輸出輸出電壓的p型MOSTr的輸出級Tr之間，且為p型MOSTr；以及逆流防止控制電路，於輸出電壓超過電源電壓的情況下，將逆流防止Tr設為斷開狀態，逆流防止控制部為p型MOSTr，具有：第一Tr，源極連接於輸出端子；第一恆電流電路，一端連接於第一Tr的汲極及逆流防止Tr的閘極，另一端接地；位準移位電路，插入輸入端子與第一Tr的閘極之間，將控制訊號輸出至第一Tr的閘極，藉由第一Tr的汲極電壓進行逆流防止Tr的導通斷開控制。

Description

逆流防止電路以及電源電路

本發明是有關於一種逆流防止電路以及電源電路。

降壓型的電壓調節器於輸入電壓高於輸出電壓的狀態下使用。但是，根據使用條件及電路構成的不同，有時輸出電壓高於輸入電壓。於此情況下，電流有可能自輸出端子逆流。因此，存在如下的構成：當偵測到輸出電壓高於輸入電壓時，將p通道型金屬氧化物半導體（metal oxide semiconductor，MOS）電晶體（以下稱為PMOS電晶體）設為斷開狀態，以使即使輸出電壓高於輸入電壓，逆流電流亦不流過電壓調節器的輸出級的所述p通道型MOS電晶體。該構成例如記載於日本專利特開平10-341141號公報。

圖11所示的先前的電壓調節器包括：包含PMOS電晶體10及n通道型MOS電晶體（以下稱為NMOS電晶體）11的反相器電路、誤差放大電路101、輸出級電晶體102、基準電源103、以及逆流防止電晶體106。PMOS電晶體10的閘極、NMOS電晶體11的閘極及作為逆流防止電晶體106的PMOS電晶體的閘極分別與輸入端子104連接。誤差放大電路101的非反相輸入端子、輸出級電晶體102的汲極及PMOS電晶體的源極分別與輸出端子105連接。輸入端子104的電壓為電源電壓VDD。輸出端子105的電壓為輸出電壓VOUT。先前的電壓調節器中，若為p通道型MOS電晶體的逆流防止電晶體106導通，則於輸出電壓VOUT高於將作為輸入電壓的電源電壓VDD與為p通道型MOS電晶體的輸出級電晶體102的汲極-後閘極間的寄生二極體的正向電壓Vf相加而得的電壓的情況下，即於以下的（i）式 VOUT＞VDD＋Vf …（i）成立的情況下，逆流電流經由寄生二極體流入電壓調節器內部。

因此，先前的電壓調節器構成為：於將反相器電路的輸出供給至逆流防止電晶體106的閘極，以下的（ii）式 VOUT＞VDD＋VTH（inv） …（ii）成立的情況下，將逆流防止電晶體106斷開。所述（ii）式中，臨限值電壓VTH（inv）是包含PMOS電晶體10及NMOS電晶體11的反相器電路的臨限值電壓。

根據所述構成，即使輸出電壓VOUT高於作為輸入電壓的電源電壓VDD，亦可以防止相對於電壓調節器內部的逆流電流。

[發明所欲解決之課題]

所述專利文獻1設計為將正向電壓Vf與臨限值電壓VTH（inv）看作相同的電壓。但是，因製程或溫度特性的偏差，有時臨限值電壓VTH（inv）成為高於正向電壓Vf的電壓。於此情況下，可認為以下的（iii）式 VDD＋Vf＜VOUT＜VDD＋VTH（inv） …（iii）表示的條件成立。

即，即使輸出電壓VOUT超過電源電壓VDD與正向電壓Vf的相加值，該輸出電壓VOUT亦為低於電源電壓VDD與臨限值電壓VTH（inv）的相加值的狀態。

於所述（iii）式的狀態下，即使輸出電壓VOUT超過電源電壓VDD與正向電壓Vf的相加值，由於逆流防止電晶體106成為導通狀態，因此亦無法防止逆流電流的流入，從而逆流電流流入電壓調節器內部。

為了應對此狀態，以防止由製程或溫度特性引起的（iii）式所示的狀態的產生，需要追加控制臨限值電壓VTH（inv）低於正向電壓Vf的步驟，從而導致電壓調節器的製造成本上升。

本發明是鑒於所述情況而成，其目的在於提供一種逆流防止電路以及電源電路，不追加進行製程的控制或管理的步驟，而抑制由製程或溫度特性產生的影響，防止逆流電流，所述製程用於將輸出級電晶體的寄生二極體的正向電壓（Vf）及進行輸出電壓的檢測的反相器電路的臨限值電壓（VTH（inv））設為不流動正向電流的狀態。 [解決課題之手段]

本發明的逆流防止電路的特徵在於包括：逆流防止電晶體，串聯地插入供給電源電壓的輸入端子與自輸出端子輸出規定的輸出電壓的p通道型MOS電晶體的輸出級電晶體之間，且為p通道型MOS電晶體；以及逆流防止控制電路，於所述輸出電壓超過所述電源電壓的情況下，將所述逆流防止電晶體自導通狀態設為斷開狀態，所述逆流防止控制電路具有：第一電晶體，包含連接於所述輸出端子的源極、施加電壓的閘極、及汲極，且為增強型的p通道型MOS電晶體；第一恆電流電路，包含連接於所述第一電晶體的汲極及所述逆流防止電晶體的閘極中的每一個的第一端、及接地的第二端；以及位準移位電路，插入所述輸入端子與所述第一電晶體的閘極之間，將使所述電源電壓電壓下降的電壓設為控制電壓，並施加至所述第一電晶體的閘極，藉由所述增強型的p通道型MOS電晶體的第一電晶體的汲極的電壓進行所述逆流防止電晶體的導通/斷開控制。本發明的電源電路的特徵在於包括：輸入端子；輸出端子；輸出級電晶體，具有自所述輸入端子供給電源電壓的源極、被施加閘極電壓的閘極、對應於施加至所述閘極的閘極電壓，向輸出端子輸出規定的輸出電壓的汲極、及源極側的寄生二極體，且為p通道型MOS電晶體；逆流防止電晶體，為p通道型MOS電晶體，且具有連接於所述輸入端子的源極、及與所述輸出級電晶體的源極連接的汲極，防止經由所述輸出級電晶體的源極側的寄生二極體自所述輸出端子流入的逆流電流；以及逆流防止控制電路，於所述輸出電壓超過所述電源電壓的情況下，將所述逆流防止電晶體自導通狀態設為斷開狀態，所述逆流防止控制電路具有：第一電晶體，為增強型的p通道型MOS電晶體，且源極連接於所述輸出端子；恆電流電路，一端分別連接於所述第一電晶體的汲極及所述逆流防止電晶體的閘極，另一端接地；以及位準移位電路，插入所述輸入端子與所述第一電晶體的閘極之間，將使所述電源電壓電壓下降的電壓設為控制訊號，並施加至所述第一電晶體的閘極，藉由所述第一電晶體的汲極的電壓進行所述逆流防止電晶體的導通/斷開控制。 [發明的效果]

根據本發明，可以提供一種逆流防止電路以及電源電路，不追加進行製程的追加或管理的步驟，而抑制由製程或溫度特性產生的影響，防止逆流電流，所述製程用於將輸出級電晶體的寄生二極體的正向電壓（Vf）及進行輸出電壓的檢測的反相器電路的臨限值電壓（VTH（inv））設為不流動正向電流的狀態。

＜第一實施形態＞以下，參照圖式對本發明的第一實施形態進行說明。圖1是表示使用了根據本發明第一實施形態的逆流防止電路100的電源電路即電壓調節器1的概略框圖。電壓調節器1分別包括逆流防止電路100、誤差放大電路101、輸出級電晶體102、基準電源103。逆流防止電路100包括逆流防止電晶體106及逆流防止控制電路111。逆流防止控制電路111包括恆電流反相器109及位準移位電路110。恆電流反相器109包括第一電晶體107及作為第一恆電流電路的恆電流電路108。恆電流反相器109中，第一電晶體107經由連接點P1而與恆電流電路108連接。以下，未特別定義為空乏型的電晶體是增強型的電晶體。

逆流防止電晶體106是PMOS電晶體，源極S連接於輸入端子104，閘極G經由配線203而連接於連接點P1，汲極D及後閘極BG連接於輸出級電晶體102的源極S及後閘極BG。輸出級電晶體102是PMOS電晶體，閘極G連接於誤差放大電路101的輸出端子，汲極D連接於輸出端子105。

誤差放大電路101的非反相輸入端子連接於輸出端子105，反相輸入端子連接於基準電源103的＋端子。基準電源103成為－側端子接地，+側端子控制輸出電壓VOUT的基準電壓。第一電晶體107是PMOS電晶體，具有經由配線202而連接於輸出端子105的源極S、閘極G、及連接於連接點P1的汲極D。位準移位電路110具有經由配線201而連接於輸入端子104的電路輸入端子、及連接於第一電晶體107的閘極G的電路輸出端子。

恆電流電路108的一端連接於連接點P1，另一端接地。恆電流電路108例如使用使空乏型的n通道型MOS或p通道型MOS電晶體的閘極、源極及後閘極短路的電流源。另外，亦可使用將空乏型的n通道型MOS電晶體或p通道型MOS電晶體的閘極及後閘極短路，於閘極與源極之間插入了電阻的電流源。

所述構成中，誤差放大電路101對自基準電源103供給至反相輸入端子的基準電壓Vref與自輸出端子105供給至非反相輸入端子的輸出電壓VOUT進行比較。然後，誤差放大電路101對應於比較結果，控制自輸出端子供給至輸出級電晶體102的閘極G的控制電壓，以使輸出電壓VOUT與基準電壓Vref相等。藉此，即使變更連接於輸出端子105的負載的消耗電力，誤差放大電路101亦將自輸出級電晶體102輸出的輸出電壓VOUT控制為始終與基準電壓Vref相等。其結果，電壓調節器1作為恆電壓電源電路而動作。

以下，說明圖1的逆流防止控制電路111的動作。位準移位電路110使自電路輸入端子輸入的電源電壓VDD降低壓降VLS110，並自電路輸出端子輸出，即，將電壓VDD－VLS110施加至第一電晶體107的閘極G。

因此，於第一電晶體107的閘極電壓為VDD－VLS110，恆電流反相器109的臨限值電壓為VTH109（VTH（inv））的情況下，恆電流反相器109反轉的輸出電壓VOUT由以下的（1）式 VOUT＝VDD－VLS110＋VTH109 …（1）表示。此處，第一電晶體107遷移為導通狀態的情況下，連接點P1的電位自「0」V上升，因此VTH109實質上與第一電晶體107的臨限值電壓的VTH107相同。

因此，於輸出電壓VOUT為VDD－VLS110＋VTH109以下的情況下，即於輸出電壓VOUT為電源電壓VDD以下的情況下，於以下的（2）式 VDD≧VOUT …（2）成立的情況下，第一電晶體107的閘極源極間電壓藉由計算（VOUT－（VDD－VLS110））而得，成為第一電晶體107的臨限值電壓VTH107以下。即，滿足以下的（3）式 VOUT－（VDD－VLS110）≦VTH107 …（3）於滿足（3）式的情況下，第一電晶體107為斷開狀態，第一電晶體107的汲極電流成為恆電流電路108的電流值以下。因此，逆流防止控制部111的恆電流反相器109的連接點P1的電壓維持「0」V，逆流防止控制電路111中，逆流防止電晶體106維持導通狀態。

另一方面，於VOUT超過由以下的（4）式表示的電壓 VDD－VLS110＋VTH109 …（4）的情況下，第一電晶體107的閘極G與源極S之間的電壓，即第一電晶體107的閘極源極間電壓，如由以下的（5）式（VOUT－（VDD－VLS110））＞VTH107 …（5）所記載般，超過臨限值電壓VTH107，因此第一電晶體107成為導通狀態。而且，第一電晶體107的汲極電流的電流值增加，而大於恆電流電路108的電流值。藉此，控制為逆流防止控制電路111的恆電流反相器109的連接點P1的電壓上升，逆流防止電晶體106自導通狀態遷移為斷開狀態。

因此，於輸出電壓VOUT超過電源電壓VDD的情況下，即於以下的（6）式 VOUT＞VDD …（6）成立的情況下，為了不自輸出端子105向輸入端子104流動逆流電流，需要生成壓降VLS110，以使以下的（7）式成立。 VDD－VLS110＋VTH109＜VDD+Vf102 …（7）此處，Vf102（Vf）是輸出級電晶體102的寄生二極體的正向電壓。若考慮（7）式，則為了不流動逆流電流，只要恆電流反相器109的臨限值電壓VTH109未滿寄生二極體的正向電壓Vf102，即滿足以下的（8）式 VTH109－VLS110＜Vf102 …（8）即可。

本實施形態中，藉由所述恆電流反相器109的構成，將臨限值電壓VTH109與位準移位電路110的壓降VLS110的差值電壓設為未滿寄生二極體的正向電壓Vf102，藉此可不追加進行如下製程的控制或管理的步驟，即用於將輸出級電晶體102的寄生二極體的正向電壓Vf102及臨限值電壓VTH109設為不流動正向電流的狀態，而抑制由製程的偏差或溫度引起的特性變化所產生的影響，可以精度良好且即時地偵測輸出電壓VOUT高於電源電壓VDD的時機。因此，根據本實施形態，逆流防止控制電路111可以根據輸出電壓VOUT及電源電壓VDD的電壓，將逆流防止電晶體106可靠地設為斷開狀態，能夠防止經由輸出級電晶體102的寄生二極體的來自輸出端子105的逆流電流流入電壓調節器1內。

圖2是表示位準移位電路110的電路例的圖。位準移位電路110包括電阻113及作為第二恆電流電路的恆電流電路112。電阻113的一端連接於配線201，另一端經由恆電流電路112而接地。於恆電流電路112流動電流I112，電阻113為電阻值R113的情況下，壓降VLS110如以下的（9）式 VLS110＝R113×I112 …（9）所記載般，成為電阻值R113與電流值I112的積。因此，藉由電阻113的電阻值R113及恆電流電路112的電流I112，調整壓降VLS110的電壓值。即，由於（8）式成立，電阻113及恆電流電路112分別構成為滿足以下的（10）式（VTH109－R113×I112）＜Vf102 …（10）。

圖3是表示恆電流電路112的電路例的圖。圖3中，恆電流電路112分別包括基準電源301、誤差放大電路302、n通道型MOS電晶體303及電阻304。藉由包含誤差放大電路302的負反饋電路，誤差放大電路302的非反相輸入端子成為與基準電源301輸出的基準電壓V301相同的電壓。流過電阻304的電流I304，於電阻304的電阻值為電阻R304的情況下，成為與V301/R304成比例的電流。

流過電阻R304的電流自經由配線204連接有端子T112的電阻113供給。因此，壓降VLS110成為與R113/R304成比例的電壓。另外，恆電流電路112於各端子T112與配線204之間設置電流鏡電路，最終構成為電流源。因此，藉由所述電流鏡電路的折回的電流比，電流I112與R113/R403成比例地變化，因此VLS110表述為比例關係。

由同種的電阻構成所述各電阻113及電阻304，藉此各電阻113、電阻304中溫度依存性或製造偏差相同。因此，各電阻113及電阻304的組合中，抵消了溫度依存性或製造偏差，壓降VLS110可以精度良好地與基準電壓V301成比例地設定。

圖4是表示本發明第一實施形態的恆電流電路112的另一電路例的圖。圖4中，恆電流電路112分別包括pnp雙極電晶體401、pnp雙極電晶體402、電阻403、p通道型MOS電晶體404、p通道型MOS電晶體405、及誤差放大電路406。該恆電流電路112是於能帶隙參考電路中使用的構成，且是生成與絕對溫度成比例（Proportional To Absolute Temperature，PTAT）電流的電路。電阻403的壓降成為PTAT電壓VPTAT，因此流過電阻403的電流I403於電阻403為電阻R403的情況下，成為與VPTAT/R403成比例的電流。

流過電阻403的電流自經由配線204連接有端子T112的電阻113供給。因此，壓降VLS110成為與R113/R403成比例的電壓。另外，恆電流電路112與圖3的恆電流電路112同樣地，於各端子T112與配線204之間設置電流鏡電路，最終構成為電流源。因此，藉由該電流鏡電路的折回的電流比，電流I112與R113/R403成比例地變化，因此VLS110表述為比例關係。

由同種的電阻構成所述各電阻113及電阻403，藉此各電阻113、電阻403中溫度依存性或製造偏差相同。因此，與圖3的恆電流電路112同樣地，各電阻113及電阻403的組合中，抵消了溫度依存性或製造偏差，壓降VLS110可以精度良好地與PTAT電壓VPTAT成比例地設定。

＜第二實施形態＞以下，參照圖式對本發明的第二實施形態進行說明。圖5是表示根據本發明第二實施形態的逆流防止電路100的位準移位電路110A的電路例的圖。根據第二實施形態的逆流防止電路除了包括位準移位電路110A來代替位準移位電路110這一點之外，與根據第一實施形態的逆流防止電路同樣地構成。位準移位電路110A包括恆電流電路112及PMOS電晶體114。該PMOS電晶體114被用於替換電阻113。另外，恆電流電路112與第一實施形態相同。 PMOS電晶體114的源極S連接於配線201，閘極G及汲極D連接於配線204。

於恆電流電路112為電流I112的情況下，對於PMOS電晶體114的臨限值電壓VTH114的情況，位準移位電路110A的壓降VLS110與PMOS電晶體114的臨限值電壓VTH114幾乎相等。即，成為以下的（11）式 VLS110≒VTH114 …（11）此處，第一電晶體107及PMOS電晶體114分別顯示由同樣的製程的偏差或溫度變化引起的特性變化，因此可以消除各自的影響，作為所述（8）式而描述的VTH109－VLS110＜Vf102的關係被穩定地滿足。

本實施形態中，與第一實施形態同樣地，可以將所述恆電流反相器109的臨限值電壓VTH109與圖5的位準移位電路110A的PMOS電晶體114的臨限值電壓VTH114（壓降VLS110）的差值電壓設為未滿寄生二極體的正向電壓Vf102。

＜第三實施形態＞以下，參照圖式對本發明的第三實施形態進行說明。圖6是表示根據本發明第三實施形態的逆流防止電路100的位準移位電路110B的電路例的圖。根據第三實施形態的逆流防止電路除了包括位準移位電路110B來代替位準移位電路110這一點之外，與根據第一實施形態的逆流防止電路同樣地構成。位準移位電路110B包括恆電流電路112及二極體115（PN接合元件）。第三實施形態中，使用二極體115來替換圖2的電阻113。恆電流電路112與第一實施形態相同。二極體115的陽極連接於配線201，陰極連接配線204。

於恆電流電路112為電流I112的情況下，對於二極體115的正向電壓Vf115的情況，成為 VLS110≒Vf115…（12）此處，二極體115及輸出級電晶體102分別顯示由同樣的製程的偏差或溫度變化引起的特性變化，因此可以消除各自的影響，從而作為所述（8）式而描述的（VTH109－VLS110）＜Vf102的關係被穩定地滿足。

本實施形態中，與第一實施形態同樣地，可以將所述恆電流反相器109的臨限值電壓VTH109與圖6的位準移位電路110B的二極體115的正向電壓Vf115（壓降VLS110）的差值電壓設為未滿寄生二極體的正向電壓Vf102。

＜第四實施形態＞以下，參照圖式對本發明的第四實施形態進行說明。圖7是表示根據本發明第四實施形態的逆流防止電路100的逆流防止控制電路111C的電路例的圖。與第一實施形態的不同之處在於如下構成：逆流防止控制電路111C中，於恆電流反相器109的連接點P1與逆流防止電晶體106的閘極G之間插入波形整形電路701。波形整形電路701構成為反相器702及反相器703串聯地連接。另外，電容元件（電容器）704的一端連接於反相器702的輸出端子與反相器703的輸入端子之間，另一端接地。

波形整形電路701於連接點P1上升至規定電壓時，將作為電流控制訊號的「H」位準的訊號輸出至逆流防止電晶體106的閘極G，藉由該「H」位準的訊號將逆流防止電晶體106設為斷開狀態。另外，設置電容元件704以使反相器702的輸出變化延遲並將其供給至反相器703。該經延遲的時間被用於將逆流防止電晶體106設為斷開狀態的時機調整。

根據本實施形態，於連接點P1成為規定電壓的時間點，波形整形電路701對逆流防止電晶體106的閘極G輸出將逆流防止電晶體106設為斷開狀態的「H」位準的訊號，因此與第一實施形態相比，能夠將逆流防止電晶體106高速地設為斷開狀態。另外，根據本實施形態，藉由調整電容元件704的電容，可以容易地控制自輸出電壓VOUT超過規定電壓起至將逆流防止電晶體106設為斷開狀態為止的時間。另外，第二及第三實施形態的逆流防止控制電路111亦可設為如下的構成：於恆電流反相器109的連接點P1與逆流防止電晶體106的閘極G之間插入所述波形整形電路701。

＜第五實施形態＞以下，參照圖式對本發明的第五實施形態進行說明。圖8是表示根據本發明第五實施形態的逆流防止電路100的逆流防止控制電路111D的電路例的圖。與第一實施形態的不同之處在於，逆流防止控制電路111D中，包括各恆電流反相器109D及波形整形電路801來代替恆電流反相器109。波形整形電路801構成為反相器802及反相器803串聯地連接。

另外，恆電流反相器109D中，與第一電晶體107一併，設置有作為第一恆電流電路的可變電流源108D來替換恆電流反相器109的恆電流電路108。恆電流反相器109D中，第一電晶體107的閘極G經由配線204連接於位準移位電路110，源極S經由配線202連接於輸出端子105，汲極D與連接點P1連接。

可變電流源108D的一端連接於連接點P1，另一端連接於接地點，控制端子連接於反相器802的輸出端子。另外，可變電流源108D成為如下的構成：切換電流值以使與對控制端子施加「H」位準時的電流值相比，施加「L」位準時的電流值流動得少。藉由此構成，恆電流反相器109D對可變電流源108D的控制端子供給作為電流控制訊號的「H」位準的訊號及「L」位準的訊號，藉此流過可變電流源108D的電流發生變化，因此可以使逆流防止電晶體106的導通/斷開控制的輸出電壓VOUT的電壓值具有遲滯性。

即，於穩定狀態下的輸出電壓VOUT為電源電壓VDD以下的情況下，連接點P1為「L」位準，反相器802輸出的訊號位準為「H」位準，因此可變電流源108D成為對控制端子供給「H」位準的訊號而流動規定的電流值的狀態。因此，恆電流反相器109D成為臨限值電壓維持為臨限值電壓VTH109A的狀態。

另一方面，於逆流偵測狀態下的輸出電壓VOUT高於電源電壓VDD的情況下，連接點P1為「H」位準，反相器802輸出的訊號位準為「L」位準，因此可變電流源108D成為對控制端子供給「L」位準的訊號而流動較規定的電流值更少的電流的狀態。因此，恆電流反相器109D成為臨限值電壓遷移為臨限值電壓VTH109B（＜臨限值電壓VTH109A）的狀態。藉此，恆電流反相器109D的遲滯的電壓作為逆流防止電晶體106自導通狀態成為斷開狀態的輸出電壓VOUT與逆流防止電晶體106自斷開狀態成為導通狀態的輸出電壓VOUT的差值，而成為VTH109A－VTH109B。

藉由所述構成，根據本實施形態，為了對逆流防止電晶體106進行導通/斷開控制，與逆流防止電晶體106成為導通狀態的情況下（臨限值電壓VTH109A）相比，於斷開狀態的情況下（臨限值電壓VTH109B），可以降低檢測輸出電壓VOUT是否超過規定電壓的恆電流反相器109D的臨限值電壓VTH109。因此，一旦逆流防止電晶體106成為斷開狀態，對於成為斷開狀態時的輸出電壓VOUT，若恢復時輸出電壓VOUT不成為低規定電壓的電壓，則可以使逆流防止電晶體106具有不成為導通狀態的遲滯性，能夠藉由以短週期振盪般的導通斷開動作不使逆流防止電晶體106運轉，從而可以抑制電壓調節器1的劣化。

另外，第二及第三實施形態的逆流防止控制電路111亦可設為如下的構成：將恆電流反相器109置換成所述恆電流反相器109D，於連接點P1與逆流防止電晶體106的閘極G之間插入所述波形整形電路801。

＜第六實施形態＞以下，參照圖式對本發明的第六實施形態進行說明。圖9是表示根據本發明第六實施形態的逆流防止電路100的逆流防止控制電路111E的電路例的圖。與第一實施形態的不同之處在於，逆流防止控制電路111E中分別包括位準移位電路110E、恆電流反相器109及波形整形電路901。波形整形電路901構成為反相器902及反相器903串聯地連接。

另外，位準移位電路110E中，設置了作為第二恆電流電路的可變電流源112E來替換位準移位電路110的恆電流電路112。位準移位電路110E中，電阻113的一端連接於配線201，另一端連接於配線204。可變電流源112E的一端連接於配線204，另一端連接於接地點，控制端子連接於反相器902的輸出端子。另外，可變電流源112E成為如下的構成：切換電流值以使與對控制端子施加「H」位準時的電流值相比，施加「L」位準時的電流值流動得多。

根據該構成，位準移位電路110E對可變電流源112E的控制端子供給作為電流控制訊號的「H」位準訊號及「L」位準訊號，藉此流過可變電流源112E的電流發生變化，因此可以使逆流防止電晶體106的導通/斷開控制的輸出電壓VOUT的電壓值具有遲滯性。

即，於穩定狀態下的輸出電壓VOUT為電源電壓VDD以下的情況下，連接點P1為「L」位準，反相器902輸出的訊號位準為「H」位準，因此可變電流源112E成為對控制端子供給「H」位準的訊號而流動規定的電流I112A的狀態。因此，位準移位電路110E成為其壓降維持為壓降VLS110A的狀態。壓降VLS110A與所述（9）式相同，由以下的（13）式 VLS110A（＝R113×I112A） …（13）表示。

另一方面，於逆流偵測狀態下的輸出電壓VOUT高於電源電壓VDD的情況下，連接點P1為「H」位準，反相器802輸出的訊號位準為「L」位準，因此可變電流源112E成為對控制端子供給「L」位準的訊號而流動與規定的電流I112A相比更多的電流I112B的電流的狀態。因此，位準移位電路110E成為壓降遷移為壓降VLS110B的狀態。壓降VLS110B由以下的（14）式 VLS110B＝R113×I112B＞VLS110A …（14）表示。藉此，位準移位電路110E的遲滯的電壓成為逆流防止電晶體106自導通狀態成為斷開狀態的輸出電壓VOUT與逆流防止電晶體106自斷開狀態成為導通狀態的輸出電壓VOUT的差值。此差值成為以下的（15）式 VLS110B－VLS110A＝R113×（I112B－I112A） …（15）

藉由該構成，根據本實施形態，為了對逆流防止電晶體106進行導通/斷開控制，與逆流防止電晶體106為導通狀態的情況下（壓降VLS110A）相比，於斷開狀態的情況下（壓降VLS110B），可以提高提供給檢測輸出電壓VOUT是否超過了規定電壓的恆電流反相器109的壓降VLS110。因此，一旦逆流防止電晶體106成為斷開狀態，則對於成為斷開狀態時的輸出電壓VOUT，若恢復時輸出電壓VOUT不成為低規定電壓的電壓，則可以使逆流防止電晶體106具有不成為導通狀態的遲滯性，能夠藉由以短週期振盪般的導通斷開動作不使逆流防止電晶體106運轉，從而可以抑制電壓調節器1的劣化。

另外，第二及第三實施形態的逆流防止控制電路111亦可設為如下的構成：將位準移位電路110置換成所述位準移位電路110E，於連接點P1與逆流防止電晶體106的閘極G之間插入所述波形整形電路901。

＜第七實施形態＞以下，參照圖式對本發明的第七實施形態進行說明。圖10是表示使用了根據本發明第七實施形態的逆流防止電路100F的電源電路即電壓調節器1F的概略框圖。電壓調節器1F與電壓調節器1的不同之處在於，逆流防止電路100F內的逆流防止控制電路111F中包括電流控制電路605及電阻710。電流控制電路605分別包括反相器601、n通道型MOS電晶體602及恆電流電路603。

反相器601的輸入端子連接於恆電流反相器109的連接點P1，輸出端子連接於n通道型MOS電晶體602的閘極G。 n通道型MOS電晶體602是n通道型MOS電晶體，汲極D經由連接點P2而與逆流防止電晶體106的閘極G連接，源極S經由恆電流電路603而接地。電阻710的一端連接於逆流防止電晶體106的汲極D，另一端經由連接點P2而連接於n通道型MOS電晶體602的汲極D。於n通道型MOS電晶體602成為導通狀態時，電阻710的電阻值被設定得足夠大，以使連接點P2的電壓藉由恆電流電路603而使逆流防止電晶體106成為導通狀態。

於穩定狀態下的輸出電壓VOUT為電源電壓VDD以下的情況下，連接點P1為「L」位準，反相器601輸出的訊號位準為「H」位準，因此n通道型MOS電晶體602對閘極G供給「H」位準的訊號，且成為導通狀態。藉此連接點P2的電壓下降，因此逆流防止電晶體106成為導通狀態。

另一方面，於逆流檢測狀態下的輸出電壓VOUT高於電源電壓VDD的情況下，連接點P1的電壓上升，反相器601輸出的訊號位準為「L」位準，因此n通道型MOS電晶體602成為斷開狀態。藉此，於電阻710不再流動電流，連接點P2的電壓與逆流防止電晶體106的汲極D電壓相等，因此逆流防止電晶體106成為斷開狀態。

根據本實施形態，具有如下的效果：藉由包含電阻710、n通道型MOS電晶體602及恆電流電路603的反相器的輸出，進行逆流防止電晶體106的閘極控制，藉由調整電阻710的電阻值或恆電流電路603的電流值，可以控制逆流防止電晶體106成為導通狀態時的閘極電壓，可以防止逆流防止電晶體106的閘極G的劣化。

另外，第二及第三實施形態的逆流防止控制電路111亦設為與逆流防止控制電路111F相同的構成，亦可設為如下的構成：於圖1的恆電流反相器109的連接點P1與逆流防止電晶體106的閘極G之間，插入所述電流控制電路605，於逆流防止電晶體106的閘極G與汲極D之間插入電阻710。

另外，第一實施形態至第七實施形態中，作為電源電路，以將輸出電壓VOUT控制為與基準電壓Vref相等的電壓跟隨器（跟蹤器）型的電壓調節器1為例進行了說明，但是，亦可用於如下的構成：防止將藉由分壓電阻對輸出電壓VOUT進行分壓而得的反饋電壓Vfb與基準電壓Vref控制為相等的降壓型的電壓調節器等的電源的輸出級的來自輸出級電晶體的逆流電流。

以上，參照圖式對本發明的實施形態進行了詳細敘述，但具體的構成並不限於該實施形態，亦包含不脫離本發明主旨的範圍的設計等。

1、1F‧‧‧電壓調節器 10、114‧‧‧PMOS電晶體 11‧‧‧n通道型MOS電晶體（NMOS電晶體） 100、100F‧‧‧逆流防止電路 101、302、406‧‧‧誤差放大電路 102‧‧‧輸出級電晶體 103、301‧‧‧基準電源 104‧‧‧輸入端子 105‧‧‧輸出端子 106‧‧‧逆流防止電晶體 107‧‧‧第一電晶體 108、112、603‧‧‧恆電流電路 108D、112E‧‧‧可變電流源 109、109D‧‧‧恆電流反相器 110、110A、110B、110E‧‧‧位準移位電路 111‧‧‧逆流防止控制電路（逆流防止控制部） 111C、111D、111E、111F‧‧‧逆流防止控制電路 113、304、403、710‧‧‧電阻 115‧‧‧二極體 201、202、203、204‧‧‧配線 303、602‧‧‧n通道型MOS電晶體 401、402‧‧‧pnp雙極電晶體 404、405‧‧‧p通道型MOS電晶體 601、702、703、802、803、902、903‧‧‧反相器 605‧‧‧電流控制電路 701、801、901‧‧‧波形整形電路 704‧‧‧電容元件（電容器） BG‧‧‧後閘極 D‧‧‧汲極 G‧‧‧閘極 P1、P2‧‧‧連接點 S‧‧‧源極 T112‧‧‧端子 VDD‧‧‧電源電壓 VOUT‧‧‧輸出電壓

圖1是表示包括根據第一實施形態的逆流防止電路的、第一實施形態的電源電路即電壓調節器的概略框圖。圖2是表示根據第一實施形態的逆流防止電路的位準移位電路的電路例的圖。圖3是表示第一實施形態的恆電流電路的電路例的圖。圖4是表示第一實施形態的恆電流電路的另一電路例的圖。圖5是表示根據第二實施形態的逆流防止電路的位準移位電路的電路例的圖。圖6是表示根據第三實施形態的逆流防止電路的位準移位電路的電路例的圖。圖7是表示根據第四實施形態的逆流防止電路的逆流防止控制部的電路例的圖。圖8是表示根據第五實施形態的逆流防止電路的逆流防止控制部的電路例的圖。圖9是表示根據第六實施形態的逆流防止電路的逆流防止控制部的電路例的圖。圖10是表示使用了根據第七實施形態的逆流防止電路的電源電路即電壓調節器的概略框圖。圖11是表示使用了先前的逆流防止電路的電源電路即電壓調節器的構成的概略框圖。

1‧‧‧電壓調節器

100‧‧‧逆流防止電路

101‧‧‧誤差放大電路

102‧‧‧輸出級電晶體

103‧‧‧基準電源

104‧‧‧輸入端子

105‧‧‧輸出端子

106‧‧‧逆流防止電晶體

107‧‧‧第一電晶體

108‧‧‧恆電流電路

109‧‧‧恆電流反相器

110‧‧‧位準移位電路

111‧‧‧逆流防止控制電路(逆流防止控制部)

201、202、203、204‧‧‧配線

BG‧‧‧後閘極

D‧‧‧汲極

G‧‧‧閘極

P1‧‧‧連接點

S‧‧‧源極

VDD‧‧‧電源電壓

VOUT‧‧‧輸出電壓

Claims

一種逆流防止電路，其特徵在於包括：逆流防止電晶體，串聯地插入供給電源電壓的輸入端子與自輸出端子輸出規定的輸出電壓的p通道型金屬氧化物半導體電晶體的輸出級電晶體之間，且為p通道型金屬氧化物半導體電晶體；以及逆流防止控制電路，於所述輸出電壓超過所述電源電壓的情況下，將所述逆流防止電晶體自導通狀態設為斷開狀態；所述逆流防止控制電路包括：第一電晶體，包含連接於所述輸出端子的源極、施加電壓的閘極、及汲極，且為增強型的p通道型金屬氧化物半導體電晶體；第一恆電流電路，包含連接於所述第一電晶體的汲極及所述逆流防止電晶體的閘極中的每一個的第一端、及接地的第二端；以及位準移位電路，插入所述輸入端子與所述第一電晶體的閘極之間，將使所述電源電壓電壓下降的電壓設為控制電壓，並施加至所述第一電晶體的閘極，藉由所述增強型的p通道型金屬氧化物半導體電晶體的第一電晶體的汲極的電壓進行所述逆流防止電晶體的導通/斷開控制。
如申請專利範圍第1項所述的逆流防止電路，其中所述第一電晶體的臨限值電壓與所述位準移位電路的電壓降的差值形成為未滿所述輸出級電晶體的寄生二極體的正向電壓，當施加至所述第一電晶體的源極的所述輸出電壓超過施加至所述第一電晶體的閘極的所述控制電壓時，所述第一電晶體的汲極的電壓上升，將所述逆流防止電晶體設為斷開。
如申請專利範圍第1項或第2項所述的逆流防止電路，其中所述位準移位電路包括：電阻、及與所述電阻串聯地連接的第二恆電流電路。
如申請專利範圍第1項或第2項所述的逆流防止電路，其中所述位準移位電路包括：p通道型金屬氧化物半導體電晶體、及與所述p通道型金屬氧化物半導體電晶體串聯地連接的第二恆電流電路。
如申請專利範圍第1項或第2項所述的逆流防止電路，其中所述位準移位電路包括：PN接合元件、及與所述PN接合元件串聯地連接的第二恆電流電路。
如申請專利範圍第1項或第2項所述的逆流防止電路，更包括：波形整形電路，插入於所述第一電晶體的汲極與逆流防止電晶體的閘極之間。
如申請專利範圍第6項所述的逆流防止電路，其中所述第一恆電流電路構成為：藉由所述波形整形電路所輸出的電流控制訊號，與所述輸出電壓為所述電源電壓以下時的電流相比，減少所述輸出電壓超過所述電源電壓時的電流。
如申請專利範圍第6項所述的逆流防止電路，其中所述位準移位電路構成為：藉由所述波形整形電路所輸出的電流控制訊號，與所述輸出電壓為所述電源電壓以下時的壓降相比，增大所述輸出電壓超過所述電源電壓時的壓降。
如申請專利範圍第1項所述的逆流防止電路，更包括：電阻，插入於所述逆流防止電晶體的汲極與閘極之間；以及電流控制電路，插入所述逆流防止電晶體的閘極與第一電晶體的汲極之間，藉由第一電晶體的汲極的電壓控制流過所述電阻的電流，於所述輸出電壓高於所述電源電壓的情況下，所述電流控制電路減少流過所述電阻的電流。
一種電源電路，其特徵在於包括：輸入端子；輸出端子；輸出級電晶體，具有自所述輸入端子供給電源電壓的源極、被施加閘極電壓的閘極、對應於施加至所述閘極的閘極電壓，向輸出端子輸出規定的輸出電壓的汲極、及源極側的寄生二極體，且為p通道型金屬氧化物半導體電晶體；逆流防止電晶體，為p通道型金屬氧化物半導體電晶體，且具有連接於所述輸入端子的源極、及與所述輸出級電晶體的源極連接的汲極，防止經由所述輸出級電晶體的源極側的寄生二極體自所述輸出端子流入的逆流電流；以及逆流防止控制電路，於所述輸出電壓超過所述電源電壓的情況下，將所述逆流防止電晶體自導通狀態設為斷開狀態，所述逆流防止控制電路具有：第一電晶體，為增強型的p通道型金屬氧化物半導體電晶體，且源極連接於所述輸出端子；恆電流電路，一端分別連接於所述第一電晶體的汲極及所述逆流防止電晶體的閘極，另一端接地；以及位準移位電路，插入於所述輸入端子與所述第一電晶體的閘極之間，將使所述電源電壓電壓下降的電壓設為控制訊號，並施加至所述第一電晶體的閘極，藉由所述第一電晶體的汲極的電壓進行所述逆流防止電晶體的導通/斷開控制。