CN110632967B - 逆流防止电路和电源电路 - Google Patents

逆流防止电路和电源电路 Download PDF

Info

Publication number
CN110632967B
CN110632967B CN201910548912.5A CN201910548912A CN110632967B CN 110632967 B CN110632967 B CN 110632967B CN 201910548912 A CN201910548912 A CN 201910548912A CN 110632967 B CN110632967 B CN 110632967B
Authority
CN
China
Prior art keywords
transistor
voltage
circuit
backflow prevention
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910548912.5A
Other languages
English (en)
Other versions
CN110632967A (zh
Inventor
富冈勉
黑田忠克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Publication of CN110632967A publication Critical patent/CN110632967A/zh
Application granted granted Critical
Publication of CN110632967B publication Critical patent/CN110632967B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/003—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to reversal of power transmission direction
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/18—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to reversal of direct current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Laying Of Electric Cables Or Lines Outside (AREA)
  • Steering Control In Accordance With Driving Conditions (AREA)
  • Cookers (AREA)

Abstract

本发明涉及逆流防止电路和电源电路。提供在不追加工艺的追加·管理工序的情况下抑制工艺或温度特性向输出级晶体管（以下，仅为Tr）的寄生二极管的正向电压、对输出电压进行检测的逆变器电路的阈值电压的影响并且防止逆流电流的逆流防止电路。具备：作为p型MOSTr的逆流防止Tr，以串联的方式插入到被供给电源电压的输入端子和从输出端子输出输出电压的p型MOSTr的输出级Tr间；以及逆流防止控制电路，在输出电压超过电源电压的情况下，使逆流防止Tr为截止状态，逆流防止控制部具有：为p型MOSTr且源极连接于输出端子的第1Tr、一端连接于第1Tr的漏极和逆流防止Tr的栅极且另一端被接地的第1恒定电流电路、插入到输入端子和第1Tr的栅极间且将控制信号向第1Tr的栅极输出的电平移位电路，使用第1Tr的漏极电压来进行逆流防止Tr的导通截止控制。

Description

逆流防止电路和电源电路
技术领域
本发明涉及逆流防止电路和电源电路。
背景技术
在输入电压比输出电压高的状态下使用降压型的电压调节器。然而，根据使用条件和电路结构，存在输出电压比输入电压高的情况。在该情况下，存在电流从输出端子逆流的可能性。
因此，存在以下结构：即使输出电压比输入电压高，为了逆流电流不会流向电压调节器的输出级的p沟道型MOS（metal oxide semiconductor，金属氧化物半导体）晶体管（以下为PMOS晶体管），当感测输出电压比输入电压高时，也使上述p沟道型MOS晶体管为截止状态。该结构例如被记载于日本特开平10-341141号公报。
图11所示的以往的电压调节器具备：由PMOS晶体管10和n沟道型MOS晶体管（以下为NMOS晶体管）11构成的逆变器电路、误差放大电路101、输出级晶体管102、基准电源103和逆流防止晶体管106。PMOS晶体管10的栅极，NMOS晶体管11的栅极和作为逆流防止晶体管106的PMOS晶体管的栅极分别与输入端子104连接。误差放大电路101的非反相输入端子、输出级晶体管102的漏极和PMOS晶体管的源极分别与输出端子105连接。输入端子104的电压为电源电压VDD。输出端子105的电压为输出电压VOUT。
在以往的电压调节器中，在当作为p沟道型MOS晶体管的逆流防止晶体管106为导通时、输出电压VOUT比将作为输入电压的电源电压VDD和作为p沟道型MOS晶体管的输出级晶体管102的漏极-背栅间的寄生二极管的正向电压Vf相加后的电压高的情况下即在以下的（i）式
Figure 233303DEST_PATH_IMAGE002
成立的情况下，逆流电流经由寄生二极管流入到电压调节器内部。
因此，以往的电压调节器被构成为将逆变器电路的输出向逆流防止晶体管106的栅极供给，在以下的（ii）式
Figure 432335DEST_PATH_IMAGE004
成立的情况下使逆流防止晶体管106截止。在上述（ii）式中，阈值电压VTH（inv）为由PMOS晶体管10和NMOS晶体管11构成的逆变器电路的阈值电压。
根据上述的结构，即使输出电压VOUT比作为输入电压的电源电压VDD高，也能够防止针对电压调节器内部的逆流电流。
发明要解决的课题
上述的专利文献1被设计为将正向电压Vf与阈值电压VTH（inv）看作相同的电压。
然而，由于工艺或温度特性的偏差，存在阈值电压VTH（inv）为比正向电压Vf高的电压的情况。在该情况下，认为以下的（iii）式
Figure 477651DEST_PATH_IMAGE006
所示的条件成立。
即，即使输出电压VOUT超过电源电压VDD和正向电压Vf的相加值，该输出电压VOUT也为比电源电压VDD和阈值电压VTH（inv）的相加值低的状态。
在上述的（iii）式的状态下，即使输出电压VOUT超过电源电压VDD和正向电压Vf的相加值，由于逆流防止晶体管106为导通状态，所以，也不能防止逆流电流的流入，逆流电流流入到电压调节器内部。
为了应对该状态，以防止由工艺或温度特性造成的（iii）式所示的状态的发生为目的，需要追加进行使阈值电压VTH（inv）比正向电压Vf低的控制的工序，电压调节器的制造成本上升。
发明内容
本发明是鉴于这样的情况而完成的，其目的在于提供在不追加进行用于使输出级晶体管的寄生二极管的正向电压（Vf）和进行输出电压的检测的逆变器电路的阈值电压（VTH（inv））为不流动正向电流的状态的、工艺的控制或管理的工序的情况下抑制由工艺或温度特性造成的影响并且防止逆流电流的逆流防止电路和电源电路。
用于解决课题的方案
本发明的逆流防止电路的特征在于，具备：作为p沟道型MOS晶体管的逆流防止晶体管，以串联的方式插入到被供给电源电压的输入端子与从输出端子输出规定的输出电压的作为p沟道型MOS晶体管的输出级晶体管之间；以及逆流防止控制电路，在所述输出电压超过所述电源电压的情况下，使所述逆流防止晶体管从导通状态变为截止状态，所述逆流防止控制电路具有：作为增强型的p沟道型MOS晶体管的第1晶体管，包括连接于所述输出端子的源极、被施加电压的栅极、和漏极；第1恒定电流电路，包括连接于所述第1晶体管的漏极和所述逆流防止晶体管的栅极的各个的第1端、和被接地的第2端；以及电平移位电路，插入到所述输入端子和所述第1晶体管的栅极间，将对所述电源电压进行电压下降后的电压作为控制电压向所述第1晶体管的栅极施加，利用所述增强型的p沟道型MOS晶体管第1晶体管的漏极的电压来进行所述逆流防止晶体管的导通/截止控制。
本发明的电源电路的特征在于，具备：输入端子；输出端子；作为p沟道型MOS晶体管的输出级晶体管，具有：被从所述输入端子供给电源电压的源极、被施加栅极电压的栅极、与施加到所述栅极的栅极电压对应地向输出端子输出规定的输出电压的漏极、和源极侧的寄生二极管；逆流防止晶体管，为p沟道型MOS晶体管，具有连接于所述输入端子的源极和与所述输出级晶体管的源极连接的漏极，防止经由所述输出级晶体管的源极侧的寄生二极管而从所述输出端子流入的逆流电流；以及逆流防止控制电路，在所述输出电压超过所述电源电压的情况下，使所述逆流防止晶体管从导通状态变为截止状态，所述逆流防止控制电路具有：第1晶体管，为增强型的p沟道型MOS晶体管，源极连接于所述输出端子；恒定电流电路，一端连接于所述第1晶体管的漏极和所述逆流防止晶体管的栅极的各个，另一端被接地；以及电平移位电路，插入到所述输入端子和所述第1晶体管的栅极间，将对所述电源电压进行电压下降后的电压作为控制信号向所述第1晶体管的栅极施加，利用所述第1晶体管的漏极的电压来进行所述逆流防止晶体管的导通/截止控制。
发明效果
根据本发明，能够提供在不追加进行用于使输出级晶体管的寄生二极管的正向电压（Vf）和进行输出电压的检测的逆变器电路的阈值电压（VTH（inv））为不流动正向电流的状态的、工艺的追加或管理的工序的情况下抑制由工艺或温度特性造成的影响并且防止逆流电流的逆流防止电路和电源电路。
附图说明
图1是示出具备根据第1实施方式的逆流防止电路的、第1实施方式的电源电路即电压调节器（voltage regulator）的概略框图。
图2是示出根据第1实施方式的逆流防止电路中的电平移位电路的电路例的图。
图3是示出第1实施方式中的恒定电流电路的电路例的图。
图4是示出第1实施方式中的恒定电流电路的另一电路例的图。
图5是示出根据第2实施方式的逆流防止电路中的电平移位电路的电路例的图。
图6是示出根据第3实施方式的逆流防止电路中的电平移位电路的电路例的图。
图7是示出根据第4实施方式的逆流防止电路中的逆流防止控制部的电路例的图。
图8是示出根据第5实施方式的逆流防止电路中的逆流防止控制部的电路例的图。
图9是示出根据第6实施方式的逆流防止电路中的逆流防止控制部的电路例的图。
图10是示出使用了根据第7实施方式的逆流防止电路的电源电路即电压调节器的概略框图。
图11是示出使用了以往的逆流防止电路的电源电路即电压调节器的结构的概略框图。
具体实施方式
＜第1实施方式＞
以下，参照附图来对本发明的第1实施方式进行说明。图1是示出使用了根据本发明的第1实施方式的逆流防止电路100的电源电路即电压调节器1的概略框图。
电压调节器1具备逆流防止电路100、误差放大电路101、输出级晶体管102、基准电源103的各个。逆流防止电路100具备逆流防止晶体管106和逆流防止控制电路111。逆流防止控制电路111具备恒定电流逆变器109和电平移位电路110。恒定电流逆变器109具备第1晶体管107和作为第1恒定电流电路的恒定电流电路108。在恒定电流逆变器109中，第1晶体管107经由连接点P1与恒定电流电路108连接。以下，未特别定义为耗尽（depletion）型的晶体管是增强（enhancement）型的晶体管。
逆流防止晶体管106是PMOS晶体管，源极S连接于输入端子104，栅极G经由布线203连接于连接点P1，漏极D和背栅BG连接于输出级晶体管102的源极S和背栅BG。
输出级晶体管102是PMOS晶体管，栅极G连接于误差放大电路101的输出端子，漏极D连接于输出端子105。
在误差放大电路101中，非反相输入端子连接于输出端子105，反相输入端子连接于基准电源103的+端子。
在基准电源103中，-侧端子被接地，+侧端子为对输出电压VOUT进行控制的基准电压。
第1晶体管107是PMOS晶体管，具有经由布线202连接于输出端子105的源极S、栅极G和连接于连接点P1的漏极D。
电平移位电路110具有：经由布线201连接于输入端子104的电路输入端子、以及连接于第1晶体管107的栅极G的电路输出端子。
在恒定电流电路108中，一端连接于连接点P1，另一端被接地。恒定电流电路108例如使用将耗尽型的n沟道型MOS或p沟道型MOS晶体管的栅极、源极和背栅短路后的电流源。此外，也可以使用将耗尽型的n沟道型MOS晶体管或p沟道型MOS晶体管的栅极和背栅短路并在栅极与源极之间插入电阻后的电流源。
在上述的结构中，误差放大电路101将从基准电源103供给到反相输入端子的基准电压Vref与从输出端子105供给到非反相输入端子的输出电压VOUT比较。然后，误差放大电路101与比较结果对应地控制从输出端子对输出级晶体管102的栅极G供给的控制电压，以使输出电压VOUT与基准电压Vref同等。
由此，即使变更连接于输出端子105的负载的功耗，误差放大电路101也控制为使从输出级晶体管102输出的输出电压VOUT总是与基准电压Vref同等。其结果是，电压调节器1作为恒定电压电源电路进行工作。
以下，说明图1的逆流防止控制电路111的工作。
电平移位电路110使从电路输入端子输入的电源电压VDD降低电压降VLS110的量并从电路输出端子输出，即，将电压VDD-VLS110向第1晶体管107的栅极G施加。
因此，在第1晶体管107的栅极电压为VDD-VLS110并且恒定电流逆变器109的阈值电压为VTH109（VTH（inv））的情况下，恒定电流逆变器109反转的输出电压VOUT由以下的（1）式
Figure 669598DEST_PATH_IMAGE008
表示。在此，由于在第1晶体管107转变为导通状态的情况下连接点P1的电位从“0”V上升，所以，VTH109实质上与第1晶体管107的阈值电压的VTH107同样。
因此，在输出电压VOUT为VDD-VLS110+VTH109以下的情况下即在输出电压VOUT为电源电压VDD以下的情况下，在以下的（2）式
Figure 15129DEST_PATH_IMAGE010
成立的情况下，第1晶体管107的栅极源极间电压通过计算（VOUT-（VDD-VLS110））来得到，为第1晶体管107的阈值电压VTH107以下。即，满足以下的（3）式
Figure 119482DEST_PATH_IMAGE012
。在满足（3）式的情况下，第1晶体管107为截止状态，第1晶体管107的漏极电流为恒定电流电路108的电流值以下。
因此，逆流防止控制部111中的恒定电流逆变器109的连接点P1的电压维持“0”V，逆流防止控制电路111维持逆流防止晶体管106为导通状态。
另一方面，在VOUT超过由以下的（4）式表示的电压
Figure 917674DEST_PATH_IMAGE014
的情况下，第1晶体管107的栅极G与源极S之间的电压即第1晶体管107的栅极源极间电压如由以下的（5）式
Figure 647732DEST_PATH_IMAGE016
记载的那样超过阈值电压VTH107，因此，第1晶体管107为导通状态。然后，第1晶体管107的漏极电流的电流值增加，比恒定电流电路108的电流值大。
由此，逆流防止控制电路111中的恒定电流逆变器109的连接点P1的电压上升，逆流防止晶体管106被控制为从导通状态转变为截止状态。
因此，在输出电压VOUT超过电源电压VDD的情况下即在以下的（6）式
Figure 884589DEST_PATH_IMAGE018
成立的情况下，为了逆流电流不会从输出端子105对输入端子104流动，如以下的（7）式成立的那样，需要生成电压降VLS110。
Figure 877953DEST_PATH_IMAGE020
在此，Vf102（Vf）是输出级晶体管102的寄生二极管的正向电压。
如果考虑（7）式，则为了不流动逆流电流而只要恒定电流逆变器109的阈值电压VTH109为不足寄生二极管的正向电压Vf102即满足以下的（8）式
Figure 163441DEST_PATH_IMAGE022
即可。
在本实施方式中，利用上述的恒定电流逆变器109的结构，使阈值电压VTH109与电平移位电路110的电压降VLS110的差分电压为不足寄生二极管的正向电压Vf102，由此，能够在不追加进行用于使输出级晶体管102的寄生二极管的正向电压Vf102和阈值电压VTH109为不流动正向电流的状态的、工艺的控制或管理的工序的情况下抑制由根据工艺的偏差或温度的特性变化造成的影响，并且能够高精度地且实时地感测输出电压VOUT比电源电压VDD高的定时。因此，根据本实施方式，根据输出电压VOUT和电源电压VDD的电压，逆流防止控制电路111能够可靠地使逆流防止晶体管106为截止状态，能够防止经由输出级晶体管102的寄生二极管的、来自输出端子105的逆流电流向电压调节器1内的流入。
图2是示出电平移位电路110的电路例的图。电平移位电路110具备电阻113和作为第2恒定电流电路的恒定电流电路112。在电阻113中，一端连接于布线201，另一端经由恒定电流电路112而被接地。
在恒定电流电路112流动电流I112并且电阻113为电阻值R113的情况下，电压降VLS110如以下的式（9）
Figure 572556DEST_PATH_IMAGE024
所记载的那样为电阻值R113与电流值I112的积。
因此，利用电阻113的电阻值R113和恒定电流电路112的电流I112调整电压降VLS110的电压值。即，为了（8）式成立，电阻113和恒定电流电路112分别被构成为满足以下的（10）式
Figure 627100DEST_PATH_IMAGE026
。
图3是示出恒定电流电路112的电路例的图。
在图3中，恒定电流电路112具备基准电源301、误差放大电路302、n沟道型MOS晶体管303和电阻304的各个。
利用由误差放大电路302构成的负反馈电路，误差放大电路302的非反相输入端子为与基准电源301输出的基准电压V301同样的电压。
在电阻304中流动的电流I304在电阻304的电阻值为电阻R304的情况下为与V301/R304成比例的电流。
从经由布线204连接有端子T112的电阻113供给在电阻R304中流动的电流。因此，电压降VLS110为与R113/R304成比例的电压。
此外，在恒定电流电路112中，在端子T112和布线204的各个之间设置电流镜电路，最终构成为电流源。因此，根据该电流镜电路的折回的电流比，电流I112与R113/R403成比例地发生变化，因此，VLS110为比例关系的记载。
由同种电阻构成上述的电阻113和电阻304的各个，由此，温度依赖性或制造偏差在电阻113、电阻304各个同样。
因此，在电阻113和电阻304的各个的组合中，温度依赖性或制造偏差被抵消，能够高精度地且与基准电压V301成比例地设定电压降VLS110。
图4是示出本发明的第1实施方式中的恒定电流电路112的另一电路例的图。
在图4中，恒定电流电路112具备pnp双极晶体管（bipolar transistor）401、402、电阻403、p沟道型MOS晶体管404、405、误差放大电路406的各个。该恒定电流电路112是为在带隙基准电路（bandgap reference circuit）中使用的结构并且生成PTAT（ProportionalTo Absolute Temperature，与绝对温度成比例）电流的电路。
电阻403的电压降为PTAT电压VPTAT，因此，在电阻403中流动的电流I403在电阻403为电阻R403的情况下为与VPTAT/R403成比例的电流。
从经由布线204连接有端子T112的电阻113供给在电阻403中流动的电流。
因此，电压降VLS110为与R113/R403成比例的电压。
此外，在恒定电流电路112中，与图3的恒定电流电路112同样地，在端子T112和布线204的各个之间设置电流镜电路，最终构成为电流源。因此，根据该电流镜电路的折回的电流比，电流I112与R113/R403成比例地发生变化，因此，VLS110为比例关系的记载。
由同种电阻构成上述的电阻113和电阻403的各个，由此，温度依赖性或制造偏差在电阻113、电阻403各个同样。
因此，与图3的恒定电流电路112同样地，在电阻113和电阻403的各个的组合中，温度依赖性或制造偏差被抵消，能够高精度地且与PTAT电压VPTAT成比例地设定电压降VLS110。
＜第2实施方式＞
以下，参照附图来对本发明的第2实施方式进行说明。图5是示出根据本发明的第2实施方式的逆流防止电路100中的电平移位电路110A的电路例的图。除了代替电平移位电路110而具备电平移位电路110A的方面与根据第1实施方式的逆流防止电路同样地构成根据第2实施方式的逆流防止电路。
电平移位电路110A具备恒定电流电路112和PMOS晶体管114。代替电阻113而使用该PMOS晶体管114。此外，恒定电流电路112与第1实施方式同样。
在PMOS晶体管114中，源极S连接于布线201，栅极G和漏极D连接于布线204。
在恒定电流电路112为电流I112的情况下PMOS晶体管114的阈值电压VTH114的情况下，电平移位电路110A的电压降VLS110与PMOS晶体管114的阈值电压VTH114大致相等。即，为以下的（11）式
Figure 791365DEST_PATH_IMAGE028
。
在此，第1晶体管107和PMOS晶体管114的各个示出由同样的工艺的偏差或温度变化造成的特性变化，因此，能够消除各个影响，稳定地满足记述为上述的（8）式的VTH109-VLS110＜Vf102的关系。
在本实施方式中，与第1实施方式同样地，能够使上述的恒定电流逆变器109的阈值电压VTH109与图5的电平移位电路110A的PMOS晶体管114的阈值电压VTH114（电压降VLS110）的差分电压为不足寄生二极管的正向电压Vf102。
＜第3实施方式＞
以下，参照附图来对本发明的第3实施方式进行说明。图6是示出根据本发明的第3实施方式的逆流防止电路100中的电平移位电路110B的电路例的图。除了代替电平移位电路110而具备电平移位电路110B的方面与根据第1实施方式的逆流防止电路同样地构成根据第3实施方式的逆流防止电路。
电平移位电路110B具备恒定电流电路112和二极管115（PN结元件）。在第3实施方式中，代替图2的电阻113而使用二极管115。恒定电流电路112与第1实施方式同样。
在二极管115中，阳极连接于布线201，阴极连接于布线204。
在恒定电流电路112为电流I112的情况下二极管115的正向电压Vf115的情况下，为
Figure 846040DEST_PATH_IMAGE030
。
在此，二极管115和输出级晶体管102的各个示出由同样的工艺的偏差或温度变化造成的特性变化，因此，能够消除各个影响，稳定地满足记述为上述的（8）式的（VTH109-VLS110）＜Vf102的关系。
在本实施方式中，与第1实施方式同样地，能够使上述的恒定电流逆变器109的阈值电压VTH109与图6的电平移位电路110B的二极管115的正向电压Vf115（电压降VLS110）的差分电压为不足寄生二极管的正向电压Vf102。
＜第4实施方式＞
以下，参照附图来对本发明的第4实施方式进行说明。图7是示出根据本发明的第4实施方式的逆流防止电路100中的逆流防止控制电路111C的电路例的图。与第1实施方式不同的方面是在逆流防止控制电路111C中在恒定电流逆变器109的连接点P1与逆流防止晶体管106的栅极G之间插入了波形整形电路701的结构。
将反相器702和反相器703串联连接来构成波形整形电路701。此外，在电容元件（电容器）704中，一端连接于反相器702的输出端子与反相器703的输入端子之间，另一端被接地。
波形整形电路701在连接点P1上升到规定的电压时对逆流防止晶体管106的栅极G输出作为电流控制信号的“H”电平的信号，利用该“H”电平的信号来使逆流防止晶体管106为截止状态。
此外，为了以延迟的方式对反相器703供给反相器702的输出变化而设置电容元件704。在使逆流防止晶体管106为截止状态的定时调整中使用该延迟的时间。
根据本实施方式，在连接点P1为规定的电压的时间点，波形整形电路701对逆流防止晶体管106的栅极G输出使逆流防止晶体管106为截止状态的“H”电平的信号，因此，与第1实施方式相比较能够高速地使逆流防止晶体管106为截止状态。
此外，根据本实施方式，通过调整电容元件704的电容，从而能够容易地控制从输出电压VOUT超过规定的电压到使逆流防止晶体管106为截止状态的时间。
此外，第2和第3实施方式的逆流防止控制电路111也可以采用在恒定电流逆变器109的连接点P1与逆流防止晶体管106的栅极G之间插入上述的波形整形电路701的结构。
＜第5实施方式＞
以下，参照附图来对本发明的第5实施方式进行说明。图8是示出根据本发明的第5实施方式的逆流防止电路100中的逆流防止控制电路111D的电路例的图。与第1实施方式不同之处在于：在逆流防止控制电路111D中，代替恒定电流逆变器109而具备恒定电流逆变器109D和波形整形电路801的各个。
将反相器802和反相器803串联连接来构成波形整形电路801。
此外，恒定电流逆变器109D设置有第1晶体管107以及代替恒定电流逆变器109中的恒定电流电路108的、作为第1恒定电流电路的可变电流源108D。
在恒定电流逆变器109D中，在第1晶体管107中，栅极G经由布线204连接于电平移位电路110，源极S经由布线202连接于输出端子105，漏极D与连接点P1连接。
在可变电流源108D中，一端连接于连接点P1，另一端连接于接地点，控制端子连接于反相器802的输出端子。此外，可变电流源108D为以下结构：切换电流值以使与对控制端子施加“H”电平的情况下的电流值相比较施加“L”电平的情况下的电流值较少地流动。
根据该结构，恒定电流逆变器109D对可变电流源108D的控制端子供给作为电流控制信号的“H”电平的信号和“L”电平的信号，由此，在可变电流源108D中流动的电流发生变化，因此，能够针对逆流防止晶体管106的导通/截止控制中的输出电压VOUT的电压值而具有滞后性。
即，在作为稳定状态的输出电压VOUT为电源电压VDD以下的情况下，连接点P1为“L”电平，反相器802输出的信号电平为“H”电平，因此，可变电流源108D为“H”电平的信号被供给到控制端子而流动规定的电流值的状态。因此，恒定电流逆变器109D为阈值电压被维持为阈值电压VTH109A的状态。
另一方面，在作为逆流感测状态的输出电压VOUT比电源电压VDD高的情况下，连接点P1为“H”电平，反相器802输出的信号电平为“L”电平，因此，可变电流源108D为“L”电平的信号被供给到控制端子而流动与规定的电流值相比较更少的电流的状态。因此，恒定电流逆变器109D为阈值电压转变为阈值电压VTH109B（＜阈值电压VTH109A）的状态。由此，恒定电流逆变器109D的滞后的电压为逆流防止晶体管106从导通状态变为截止状态的输出电压VOUT与逆流防止晶体管106从截止状态变为导通状态的输出电压VOUT处的差分，而为VTH109A-VTH109B。
根据上述的结构，根据本实施方式，由于对逆流防止晶体管106进行导通截止控制，所以，能够使对输出电压VOUT是否超过规定的电压进行检测的、恒定电流逆变器109D的阈值电压VTH109在逆流防止晶体管106为截止状态的情况下（阈值电压VTH109B）比在逆流防止晶体管106为导通状态的情况下（阈值电压VTH109A）低。因此，能够在逆流防止晶体管106一旦为截止状态的情况下，针对为截止状态时的输出电压VOUT，具有当在恢复时输出电压VOUT不为低了规定的电压的电压时不会使逆流防止晶体管106为导通状态的滞后性，能够通过在短的周期内振荡那样的导通截止工作使逆流防止晶体管106不工作，能够抑制电压调节器1的劣化。
此外，第2和第3实施方式的逆流防止控制电路111也可以采用将恒定电流逆变器109替换为上述的恒定电流逆变器109D并且在连接点P1与逆流防止晶体管106的栅极G之间插入上述的波形整形电路801的结构。
＜第6实施方式＞
以下，参照附图来对本发明的第6实施方式进行说明。图9是示出根据本发明的第6实施方式的逆流防止电路100中的逆流防止控制电路111E的电路例的图。与第1实施方式不同之处在于：在逆流防止控制电路111E中，具备电平移位电路110E、恒定电流逆变器109和波形整形电路901的各个。
将反相器902和反相器903串联连接来构成波形整形电路901。
此外，在电平移位电路110E中，代替电平移位电路110中的恒定电流电路112而设置作为第2恒定电流电路的可变电流源112E。
在电平移位电路110E中，在电阻113中，一端连接于布线201，另一端连接于布线204。
在可变电流源112E中，一端连接于布线204，另一端连接于接地点，控制端子连接于反相器902的输出端子。此外，可变电流源112E为以下结构：切换电流值以使与对控制端子施加“H”电平的情况下的电流值相比较施加“L”电平的情况下的电流值较多地流动。
根据该结构，电平移位电路110E对可变电流源112E的控制端子供给作为电流控制信号的“H”电平信号和“L”电平信号，由此，在可变电流源112E中流动的电流发生变化，因此，能够针对逆流防止晶体管106的导通/截止控制中的输出电压VOUT的电压值具有滞后性。
即，在作为稳定状态的输出电压VOUT为电源电压VDD以下的情况下，连接点P1为“L”电平，反相器902输出的信号电平为“H”电平，因此，可变电流源112E为“H”电平的信号被供给到控制端子而流动规定的电流I112A的状态。因此，电平移位电路110E为其电压降被维持为电压降VLS110A的状态。电压降VLS110A与上述的（9）式同样，由以下的（13）式
Figure 449059DEST_PATH_IMAGE032
表示。
另一方面，在作为逆流感测状态的输出电压VOUT比电源电压VDD高的情况下，连接点P1为“H”电平，反相器802输出的信号电平为“L”电平，因此，可变电流源112E为“L”电平的信号被供给到控制端子而流动与规定的电流I112A相比较更多的电流I112B的电流的状态。因此，电平移位电路110E为电压降转变为电压降VLS110B的状态。电压降VLS110B由以下的（14）式
Figure 108842DEST_PATH_IMAGE034
表示。由此，电平移位电路110E的滞后的电压为逆流防止晶体管106从导通状态变为截止状态的输出电压VOUT与逆流防止晶体管106从截止状态变为导通状态的输出电压VOUT处的差分。该差分为以下的（15）式
Figure 975167DEST_PATH_IMAGE036
。
根据上述的结构，根据本实施方式，由于对逆流防止晶体管106进行导通截止控制，所以，能够使向对输出电压VOUT是否超过规定的电压进行检测的、恒定电流逆变器109提供的电压降VLS110在逆流防止晶体管106为截止状态的情况下（电压降VLS110B）比在逆流防止晶体管106为导通状态的情况下（电压降VLS110A）高。因此，能够在逆流防止晶体管106一旦为截止状态的情况下，针对为截止状态时的输出电压VOUT，具有当在恢复时输出电压VOUT不为低了规定的电压的电压时不会使逆流防止晶体管106为导通状态的滞后性，能够通过在短的周期内振荡那样的导通截止工作使逆流防止晶体管106不工作，能够抑制电压调节器1的劣化。
此外，第2和第3实施方式的逆流防止控制电路111也可以采用将电平移位电路110替换为上述的电平移位电路110E并且在连接点P1与逆流防止晶体管106的栅极G之间插入上述的波形整形电路901的结构。
＜第7实施方式＞
以下，参照附图来对本发明的第7实施方式进行说明。
图10是示出使用了根据本发明的第7实施方式的逆流防止电路100F的电源电路即电压调节器1F的概略框图。
电压调节器1F与电压调节器1不同之处在于：在逆流防止电路100F内的逆流防止控制电路111F中具备电流控制电路605和电阻710。
电流控制电路605具备反相器601、n沟道型MOS晶体管602和恒定电流电路603的各个。
在反相器601中，输入端子连接于恒定电流逆变器109的连接点P1，输出端子连接于n沟道型MOS晶体管602的栅极G。
n沟道型MOS晶体管602为n沟道型MOS晶体管，漏极D经由连接点P2与逆流防止晶体管106的栅极G连接，源极S经由恒定电流电路603而被接地。
在电阻710中，一端连接于逆流防止晶体管106的漏极D，另一端经由连接点P2连接于n沟道型MOS晶体管602的漏极D。电阻710的电阻值被设定得充分大，以使在n沟道型MOS晶体管602为导通状态时，连接点P2的电压由于恒定电流电路603而使逆流防止晶体管106为导通状态。
在作为稳定状态的输出电压VOUT为电源电压VDD以下的情况下，连接点P1为“L”电平，反相器601输出的信号电平为“H”电平，因此，关于n沟道型MOS晶体管602，“H”电平的信号被供给到栅极G，而为导通状态。由此，连接点P2的电压降低，因此，逆流防止晶体管106为导通状态。
另一方面，在作为逆流感测状态的输出电压VOUT比电源电压VDD高的情况下，连接点P1的电压上升，反相器601输出的信号电平为“L”电平，因此，n沟道型MOS晶体管602为截止状态。由此，在电阻710中不流动电流，连接点P2的电压与逆流防止晶体管106的漏极D电压相等，因此，逆流防止晶体管106为截止状态。
根据本实施方式，具有以下这样的效果：利用由电阻710、n沟道型MOS晶体管602和恒定电流电路603构成的逆变器的输出来进行逆流防止晶体管106的栅极控制，调整电阻710的电阻值或恒定电流电路603的电流值，由此，能够控制逆流防止晶体管106为导通状态时的栅极电压，能够防止逆流防止晶体管106的栅极G的劣化。
此外，第2和第3实施方式的逆流防止控制电路111也可以采用为与逆流防止控制电路111F同样的结构而在图1中的恒定电流逆变器109的连接点P1与逆流防止晶体管106的栅极G之间插入上述的电流控制电路605并且在逆流防止晶体管106的栅极G和漏极D间插入电阻710的结构。
此外，在第1实施方式至第7实施方式中，作为电源电路而以被控制为输出电压VOUT与基准电压Vref相等的电压跟随器（追踪器）型的电压调节器1为例进行了说明，但是，也可以用于被控制为用分压电阻对输出电压VOUT进行分压后的反馈电压Vfb与基准电压Vref相等的、降压型的电压调节器等、防止来自电源的输出级中的输出级晶体管的逆流电流的结构。
以上，参照附图详述了本发明的实施方式，但是，具体的结构不限于该实施方式，也包括不偏离本发明的主旨的范围的设计等。

Claims (10)

1.一种逆流防止电路，其特征在于，具备：
作为p沟道型MOS晶体管的逆流防止晶体管，以串联的方式插入到被供给电源电压的输入端子与从输出端子输出规定的输出电压的作为p沟道型MOS晶体管的输出级晶体管之间；以及
逆流防止控制电路，在所述输出电压超过所述电源电压的情况下，使所述逆流防止晶体管从导通状态变为截止状态，
所述逆流防止控制电路具有：
作为增强型的p沟道型MOS晶体管的第1晶体管，包括连接于所述输出端子的源极、被施加电压的栅极、和漏极；
第1恒定电流电路，包括连接于所述第1晶体管的漏极和所述逆流防止晶体管的栅极的各个的第1端、和被接地的第2端；以及
电平移位电路，插入到所述输入端子和所述第1晶体管的栅极间，将对所述电源电压进行电压下降后的电压作为控制电压向所述第1晶体管的栅极施加，
利用所述增强型的p沟道型MOS晶体管第1晶体管的漏极的电压来进行所述逆流防止晶体管的导通/截止控制。
2.根据权利要求1所述的逆流防止电路，其特征在于，
所述第1晶体管的阈值电压与所述电平移位电路的电压降的差分以不足所述输出级晶体管的寄生二极管的正向电压的方式形成，
当施加到所述第1晶体管的源极的所述输出电压超过施加到所述第1晶体管的栅极的所述控制电压时，所述第1晶体管的漏极的电压上升，使所述逆流防止晶体管为截止。
3.根据权利要求1或权利要求2所述的逆流防止电路，其特征在于，
所述电平移位电路具备电阻、以及与所述电阻串联连接的第2恒定电流电路。
4.根据权利要求1或权利要求2所述的逆流防止电路，其特征在于，
所述电平移位电路具备p沟道型MOS晶体管、以及与所述p沟道型MOS晶体管串联连接的第2恒定电流电路。
5.根据权利要求1或权利要求2所述的逆流防止电路，其特征在于，
所述电平移位电路具备PN结元件、以及与所述PN结元件串联连接的第2恒定电流电路。
6.根据权利要求1或权利要求2所述的逆流防止电路，其特征在于，
还具备插入到所述第1晶体管的漏极与逆流防止晶体管的栅极之间的波形整形电路。
7.根据权利要求6所述的逆流防止电路，其特征在于，
所述第1恒定电流电路被构成为利用所述波形整形电路输出的电流控制信号而使所述输出电压超过所述电源电压的情况下的电流比所述输出电压为所述电源电压以下的情况下的电流少。
8.根据权利要求6所述的逆流防止电路，其特征在于，
所述电平移位电路被构成为利用所述波形整形电路输出的电流控制信号而使所述输出电压超过所述电源电压的情况下的电压降比所述输出电压为所述电源电压以下的情况下的电压降大。
9.根据权利要求1所述的逆流防止电路，其特征在于，还具备：
电阻，插入到所述逆流防止晶体管的漏极和栅极间；以及
电流控制电路，插入到所述逆流防止晶体管的栅极与第1晶体管的漏极之间，利用第1晶体管的漏极的电压来控制在所述电阻中流动的电流，
所述电流控制电路在所述输出电压比所述电源电压高的情况下使在所述电阻中不流动电流。
10.一种电源电路，其特征在于，具备：
输入端子；
输出端子；
作为p沟道型MOS晶体管的输出级晶体管，具有：被从所述输入端子供给电源电压的源极、被施加栅极电压的栅极、与施加到所述栅极的栅极电压对应地向输出端子输出规定的输出电压的漏极、和源极侧的寄生二极管；
逆流防止晶体管，为p沟道型MOS晶体管，具有连接于所述输入端子的源极和与所述输出级晶体管的源极连接的漏极，防止经由所述输出级晶体管的源极侧的寄生二极管而从所述输出端子流入的逆流电流；以及
逆流防止控制电路，在所述输出电压超过所述电源电压的情况下，使所述逆流防止晶体管从导通状态变为截止状态，
所述逆流防止控制电路具有：
第1晶体管，为增强型的p沟道型MOS晶体管，源极连接于所述输出端子；
恒定电流电路，一端连接于所述第1晶体管的漏极和所述逆流防止晶体管的栅极的各个，另一端被接地；以及
电平移位电路，插入到所述输入端子和所述第1晶体管的栅极间，将对所述电源电压进行电压下降后的电压作为控制信号向所述第1晶体管的栅极施加，
利用所述第1晶体管的漏极的电压来进行所述逆流防止晶体管的导通/截止控制。
CN201910548912.5A 2018-06-25 2019-06-24 逆流防止电路和电源电路 Active CN110632967B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018119939A JP7043139B2 (ja) 2018-06-25 2018-06-25 逆流防止回路及び電源回路
JP2018-119939 2018-06-25

Publications (2)

Publication Number Publication Date
CN110632967A CN110632967A (zh) 2019-12-31
CN110632967B true CN110632967B (zh) 2022-03-01

Family

ID=68968814

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910548912.5A Active CN110632967B (zh) 2018-06-25 2019-06-24 逆流防止电路和电源电路

Country Status (5)

Country Link
US (1) US11025047B2 (zh)
JP (1) JP7043139B2 (zh)
KR (1) KR102673930B1 (zh)
CN (1) CN110632967B (zh)
TW (1) TWI818034B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11025793B2 (en) * 2019-01-28 2021-06-01 Ricoh Company, Ltd. Power supply controlling apparatus and image forming apparatus
CN115328247B (zh) * 2022-08-16 2023-11-24 骏盈半导体(上海)有限公司 供电模块以及稳压电路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3426470B2 (ja) * 1997-06-10 2003-07-14 松下電器産業株式会社 出力段回路
DE19800049A1 (de) * 1998-01-02 1999-07-08 Philips Patentverwaltung Anordnung zum Übertragen von Daten und/oder Energie mit Trenneinheit
JP2002152968A (ja) * 2000-11-10 2002-05-24 Fujitsu Ltd 逆流防止回路
DE60234158D1 (de) * 2002-04-22 2009-12-10 Ami Semiconductor Belgium Bvba Schaltungsanordnung zum Schutz gegen transiente Spannungen und Spannungsverpolung
JP4285036B2 (ja) * 2003-03-18 2009-06-24 セイコーエプソン株式会社 電源装置の逆流防止回路
JP4070654B2 (ja) * 2003-04-04 2008-04-02 ローム株式会社 半導体集積回路装置
JP4890126B2 (ja) * 2006-07-13 2012-03-07 株式会社リコー ボルテージレギュレータ
US7598715B1 (en) * 2007-04-04 2009-10-06 National Semiconductor Corporation Apparatus and method for reverse current correction for a switching regulator
EP2048567B1 (en) * 2007-08-17 2014-05-07 Semiconductor Components Industries, LLC EMC protection circuit
JP2009295556A (ja) * 2008-06-09 2009-12-17 Ushio Inc 放電ランプ装置
JP5338387B2 (ja) * 2009-03-05 2013-11-13 ミツミ電機株式会社 電源切換え装置
JP4957822B2 (ja) * 2010-03-19 2012-06-20 サンケン電気株式会社 電源装置
JP2012203528A (ja) * 2011-03-24 2012-10-22 Seiko Instruments Inc ボルテージ・レギュレータ
JP5969221B2 (ja) * 2012-02-29 2016-08-17 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
JP6004836B2 (ja) * 2012-08-22 2016-10-12 ルネサスエレクトロニクス株式会社 電源装置、半導体装置、及びワイヤレス通信装置
JP6135333B2 (ja) * 2013-06-28 2017-05-31 ソニー株式会社 電源切替回路、電子機器および電源切替回路の制御方法
JP2015050648A (ja) * 2013-09-02 2015-03-16 旭化成エレクトロニクス株式会社 逆流防止スイッチ及び電源装置
KR102492494B1 (ko) * 2014-12-09 2023-01-30 인피니언 테크놀로지스 오스트리아 아게 전력 트랜지스터들을 위한 조절된 하이 사이드 게이트 드라이버 회로
JP6506968B2 (ja) * 2015-01-09 2019-04-24 旭化成エレクトロニクス株式会社 電圧検出器
JP6407071B2 (ja) * 2015-03-16 2018-10-17 株式会社東芝 電圧切替回路および電源装置

Also Published As

Publication number Publication date
CN110632967A (zh) 2019-12-31
US20190393692A1 (en) 2019-12-26
TWI818034B (zh) 2023-10-11
KR102673930B1 (ko) 2024-06-10
TW202001472A (zh) 2020-01-01
KR20200000809A (ko) 2020-01-03
JP7043139B2 (ja) 2022-03-29
JP2020003859A (ja) 2020-01-09
US11025047B2 (en) 2021-06-01

Similar Documents

Publication Publication Date Title
US7385378B2 (en) Constant-voltage circuit, semiconductor device using the same, and constant-voltage outputting method providing a predetermined output voltage
US8446215B2 (en) Constant voltage circuit
CN103376814B (zh) 线性调压器
US20100213909A1 (en) Voltage regulator
EP1865397A1 (en) Low drop-out voltage regulator
US10338617B2 (en) Regulator circuit
US7982537B2 (en) Operational amplifier
US20120001605A1 (en) Differential amplifier circuit and series regulator
CN110632967B (zh) 逆流防止电路和电源电路
US7786713B2 (en) Series regulator circuit with high current mode activating parallel charging path
CN110045777B (zh) 逆流防止电路以及电源电路
TWI672572B (zh) 電壓調節器
US20110050186A1 (en) Voltage reducing circuit
US7129683B2 (en) Voltage regulator with a current mirror for partial current decoupling
US8013582B2 (en) Voltage control circuit
JP5767855B2 (ja) レギュレータ回路
CN111258364B (zh) 过热保护电路以及具备该过热保护电路的半导体装置
JP5759787B2 (ja) 温度検出回路
JP5763970B2 (ja) 電圧検出回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Nagano

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: ABLIC Inc.