KR100276268B1

KR100276268B1 - 기동회로

Info

Publication number: KR100276268B1
Application number: KR1019980032877A
Authority: KR
Inventors: 김석용
Original assignee: 이형도; 삼성전기주식회사
Priority date: 1998-08-13
Filing date: 1998-08-13
Publication date: 2001-02-01
Also published as: KR20000013800A

Abstract

본 발명은 MOS트랜지스터를 액티브저항으로 이용하여 기동시간을 더 빠르게 하고, 기동후 주회로와 완벽하게 분리되면, 주회로와 분리된 후의 소비전류를 최소화할 수 있는 기동회로에 관한 것으로, 이 기동회로는 구성수단으로서 전류I1, I2를 출력하는 전류미러를 포함하여 상기 두 전류(I1,I2)가 일치하는 동작점(Q)에서 동작하도록 구성된 주회로에 연결되는 기동회로에 있어서, 상기 주회로의 전류I1에 비례하여 저항값이 변화하는 PMOS트랜지스터로 된 제1액티브저항과, 상기 제1액티브저항을 통해 전원단에 그 게이트 및 드레인이 접속된 제1NMOS트랜지스터와, 상기 제1NMOS트랜지스터의 게이트에 그 게이트가 접속되며 전원단과 상기 주회로에 포함된 전류미러사이에 연결되는 제2NMOS트랜지스터로 이루어지는 전류미러와, 상기 제1NMOS트랜지스터의 소스단과 접지사이에 드레인-소스직렬로 연결되며 상기 제2NMOS트랜지스터의 소스에 그 게이트가 연결되는 NMOS트랜지스터로 된 제2액티브저항을 구비한다.

Description

기동회로

본 발명은 원하지 않는 동작점에서 동작할 가능성이 있는 회로에 연결되어 그 회로가 원하는 동작점에서 동작하도록 하는 기동회로에 관한 것으로, 보다 상세하게는 MOS 트랜지스터로 된 액티브저항을 이용하여 기동시간을 더 짧게하고, 기동후의 소비전류를 최소화한 기동회로에 관한 것이다.

일반적으로, 기동회로는 원하지 않은 동작점에서 동작할 가능성이 있는 회로에 연결되어, 그 회로가 원하지 않는 동작점에서 동작하려고 할 때 강제적으로 전류를 흘려주어 원하는 동작점에서 동작을 하도록 만들어주는 서브회로이다.

그리고, 이러한 기동회로는 예를 들어, 밴드갭레퍼런스회로나 기준전압발생회로(REFERENCE VOLTAGE GENERATER) 등에 주로 이용된다.

종래의 기동회로가 적용된 일예를 도2에 도시한다.

도2에서, 22는 도1에 도시한 바와 같이 원하는 동작점(Q)외에 원하지 않는 동작점(0)을 갖기 때문에 원하는 동작점(Q)에서만 동작하도록 기동회로가 요구되는 주회로로서, 전원(VDD)단에 PMOS(M25, M26)의 소스를 연결하고, 상기 두 PMOS(M25, M26)의 게이트는 동시에 PMOS(M26)의 드레인에 연결하며, 상기 PMOS(M25)의 드레인을 소스접지된 NMOS(M23)의 드레인에 연결하고, 또한 소스접지된 NMOS(M24)의 드레인을 상기 PMOS(M25)의 드레인에 연결하고, 상기 두 NMOS(M23, M24)의 게이트를 동시에 NMOS(M23)의 드레인에 연결하여 구성된다.

상기 주회로(22)에 있어서의 PMOS(M25, M26)로부터 발생된 전류 I1, I2는 도1에 도시한 그래프와 같은 특성을 갖는다. 즉, 상기 전류 I1, I2는 전압에 비례하여 증가하는 방향으로 커브를 그리며, 전압 V_Q와 전류 I_Q에서 교차하여 동작점 Q를 형성한다. 그런데, 도시된 그래프에서 알 수 있는 바와 같이, 전류 I1, I2의 그래프는 원점에서도 교차한다. 즉, PMOS(M25)와 NMOS(M23) 각각의 게이트-소스간 전압(V_GS)이 문턱전압(threshold voltage)보다 낮아 전류가 흐르지 않는 조건이 발생하면 상기 주회로(22)가 원하지 않은 동작점, 즉 원점에서 동작하게 되는 것이다.

이에, 21은 원하는 동작점 Q에서만 동작하도록 하기 위하여 부가된 기동회로로서, 소스접지된 NMOS(M21)의 드레인을 고정저항(R)을 통해 전원단(VDD)에 연결하고, 다른 NMOS(M22)의 드레인단을 전원단에 연결하며 그 게이트는 상기 NMOS(M21)의 게이트 및 드레인에 동시에 연결하고 또한 그 소스는 상기 NMOS(M2)의 드레인에 연결하여 구성된다.

상기 기동회로(21)는 주회로(22)의 NMOS(M23)의 게이트-소스전압이 문턱전압보다 낮아진 경우, 고정저항(R) 및 NMOS(M21)에 의하여 게이트에 일정 전압이 인가되던 NMOS(M22)의 게이트-소스간 전압이 높아져 NMOS(M22)가 포화상태가 되어 NMOS(M23)에 전류를 흘려준다. 이에 NMOS(M23)의 게이트전압이 문턱전압보다 높아져 상기 주회로(22)는 정상적으로 동작하게 된다.

그리고, 상기 NMOS(M23)의 게이트-소스전압이 높아져 문턱전압 이상이 될 때, 상기 기동회로(21)의 NMOS(M22)는 게이트-소스전압이 문턱전압이하로 낮아져 차단(Cut-Off)상태가 되어 주회로(22)와 분리된다.

그런데, 이러한 종래 기동회로는 주회로(22)가 정상적으로 동작하게 되면 NMOS(M22)의 게이트-소스전압이 문턱전압보다 낮아지기는 하지만 이 NMOS(M22)가 약반전(weak inversion)상태로 동작하게 되어 주회로(22)와 완전한 분리가 이루어지지 않아 NMOS(M23)에 작지만 전류영향을 주게 되는 문제점이 있다.

또한 주회로(22)가 정상적으로 동작하게 된 후에도 저항(R) 및 NMOS(M21)에 의하여 불필요한 전류소비가 계속되는 문제점이 있으며, 기동시간이 NMOS(M22)에 의하여 흐르는 전류에 의해 결정되므로 기동시간이 많이 걸릴 수 있다는 문제점이 있다.

본 발명은 이러한 종래의 문제점을 해결하기 위하여 안출된 것으로서, 그 목적은 MOS트랜지스터를 액티브저항으로 이용하여 보다 빠른 기동시간과, 기동후의 완벽한 주회로와의 분리상태를 갖을 수 있는 기동회로를 제공하는데 있다.

더하여, 본 발명의 또 다른 목적은 기동회로 자체에서의 전류소비를 최소화한 기동회로를 제공하는데 있다.

도1은 기동회로가 요구되는 회로의 동작특성을 보여주는 그래프이다.

도2는 종래의 기동회로가 적용된 예를 도시한 회로도이다.

도3은 본 발명에 따른 기동회로가 적용된 예를 도시한 회로도이다.

*도면의 주요부분에 대한 부호의 설명*

31 : 주회로

32 : 기동(START-UP)회로

M31, M37, M38 : P 채널 MOS 트랜지스터(이하, PMOS라 함)

M32∼M36 : N 채널 MOS 트랜지스터(이하, NMOS라 함)

상술한 본 발명의 목적을 달성하기 위한 구성수단으로서, 본 발명은 전류I1, I2를 출력하는 전류미러를 포함하여 상기 두 전류(I1,I2)가 일치하는 동작점(Q)에서 동작하도록 구성된 주회로에 연결되는 기동회로에 있어서,

상기 주회로의 전류I1에 비례하여 저항값이 변화하는 PMOS트랜지스터로 된 제1액티브저항과,

상기 제1액티브저항을 통해 전원단에 그 게이트 및 드레인이 접속된 제1NMOS트랜지스터와, 상기 제1NMOS트랜지스터의 게이트에 그 게이트가 접속되며 전원단과 상기 주회로에 포함된 전류미러사이에 연결되는 제2NMOS트랜지스터로 이루어지는 전류미러와,

상기 제1NMOS트랜지스터의 소스단과 접지사이에 드레인-소스직렬로 연결되며 상기 제2NMOS트랜지스터의 소스에 그 게이트가 연결되는 NMOS트랜지스터로 된 제2액티브저항을 포함함을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 기동회로의 구성 및 동작을 상세하게 설명한다.

도3은 본 발명에 따른 기동회로 및 원하는 동작점외에 원점을 동작점으로 갖는 주회로를 도시한 회로도로서, 31는, 그 소스는 전원단에 연결되고 그 게이트는 PMOS(M38)의 드레인에 연결되어 전류미러를 형성하는 두 PMOS(M37),(M38)와, 소스접지되며 드레인이 상기 PMOS(M37),(M38) 각각의 드레인에 연결되며 게이트는 동시에 NMOS(M35)의 드레인에 연결되어 전류미러를 형성하는 두 NMOS(M35),(M36)로 구성되는 주회로이고, 32는, 상기 PMOS(M37)와 NMOS(M35)의 드레인에 그 게이트가 연결되고 소스가 전원(VDD)에 연결된 PMOS(M31)와, 상기 PMOS(M31)의 드레인에 그 드레인 및 게이트가 동시에 연결된 NMOS(M32)와, 상기 NMOS(M32)의 게이트에 그 게이트가 접속되고 소스는 전원단(VDD)에 연결된 NMOS(M33)와, 상기 NMOS(M32)의 소스에 그 드레인단에 연결되고 게이트는 상기 NMOS(M33)의 소스 및 주회로(31)의 게이트에 연결되는 소스접지된 NMOS(M34)으로 구성된 상기 주회로(31)의 기동회로이다.

상술한 구성의 본 발명에 따른 기동회로의 동작을 아래에서 설명한다.

두 개의 동작점을 갖는 주회로(31)에서는 종래에 설명한 바와 같이, PMOS(M37)와 PMOS(M38)에 의하여 전류 I1, I2가 발생하고, 상기 두 전류 I1, I2는 도1에 도시한 바와 같다.

상기 PMOS(M37, M38), NMOS(M5, M36)로 이루어진 주회로(31)가 원하지 않은 동작점에서 동작한다는 것은 PMOS(M38)과 NMOS(M35)의 게이트-소스 전압이 문턱전압보다 낮아 전류 I1, I2가 흐르지 않는 조건이 형성된다는 것으로, 상기 기동회로(32)는 이러한 조건이 형성되었을 때, 강제적으로 상기 PMOS(M37, M38), NMOS(M5, M36)로 이루어진 회로에 전류를 흐르게 만들어 정상적인 동작을 하게 한 후, 상기 주회로(31)로부터 분리되어야 한다.

따라서, 주회로(31)가 원하지 않는 동작상태에 있다면 PMOS(M38), NMOS(M35)의 게이트-소스 전압이 문턱전압보다 낮은 상태에 있게 된다. 그러면, 기동회로(32)의 PMOS(M31)가 동작하여 노드 B의 전압이 증가하고, 상기 노드 B는 NMOS(M32, M33)의 게이트와 접속되어 있으므로, 두 NMOS(M32, M33)의 게이트전압이 높아져 두 NMOS(M32, M33)는 턴온상태가 된다.

그러므로, 활성상태의 NMOS(M33)에 의하여 주회로(31)의 NMOS(M35)에 전류가 흘러, 게이트전압이 증가한다. 이렇게 전압이 증가하여 NMOS(M36)가 동작하기에 충분한 정도의 전압이 되면 상기 주 회로(31)는 정상적인 동작을 하게 된다. 또한, 기동회로의 액티브저항역활을 하는 NMOS(M34)의 게이트전압이 높아져 그 NMOS(M34)도 도통하여 PMOS(M31)→NMOS(M32)→NMOS(M34)로 전류가 흐르게 된다.

이렇게, 일단 정상적인 동작을 하게 되면, 노드 A의 전압이 점점 증가되어 문턱전압보다 높아지게 되면, 기동회로(32)의 PMOS(M31)에 의하여 흐르는 전류의 양이 줄어들게 되고, 이에 의하여 노드 B의 전압도 낮아지게 되어 결국 MNOS(M33)이 차단(cut off)상태가 되면서 기동회로(32)는 주 회로(31)와 분리된다.

이와 같이, 본 발명에 의한 기동(start-up)회로는 부하로 동작하는 액티브저항을 MOS소자로 구성하여, 기동시간을 보다 더 빠르게 할 수 있으며, 주회로의 기동이 이루어진 후에 부하로 사용된 MOS소자의 저항치가 기동전보다 커짐으로서 기동회로에서의 소비전류를 줄일 수 있으며, 더하여 주회로가 정상적인 상태에서 동작하는 경우에는 주회로로부터 완전히 분리되어 주회로에 영향을 미치지 않게 되는 우수한 효과가 있다.

Claims

전류I1, I2를 출력하는 전류미러를 포함하여 상기 두 전류(I1,I2)가 일치하는 동작점(Q)에서 동작하도록 구성된 주회로에 연결되는 기동회로에 있어서,

상기 주회로의 전류I1에 비례하여 저항값이 변화하는 PMOS트랜지스터로 된 제1액티브저항과,

상기 제1액티브저항을 통해 전원단에 그 게이트 및 드레인이 접속된 제1NMOS트랜지스터와, 상기 제1NMOS트랜지스터의 게이트에 그 게이트가 접속되며 전원단과 상기 주회로에 포함된 전류미러사이에 연결되는 제2NMOS트랜지스터로 이루어지는 전류미러와,

상기 제1NMOS트랜지스터의 소스단과 접지사이에 드레인-소스직렬로 연결되며 상기 제2NMOS트랜지스터의 소스에 그 게이트가 연결되는 NMOS트랜지스터로 된 제2액티브저항을 포함함을 특징으로 하는 기동회로.