JP5411029B2 - 基準電流生成回路 - Google Patents

Description

本発明は、アナログ信号を処理する電子回路に関し、特に基準となる安定した電流を生成する基準電流生成回路に関する。

基準電流生成回路から得られた電流は、例えば、オペアンプ等の他の電子回路へ供給され、回路の動作の基準である動作点電流として用いられる。供給を受ける他の電子回路の動作や特性は、接合面温度等の変動要素に対しても当然ながら安定であることが望ましい。そのためには、基準電流生成回路で生成される電流も接合面温度等の変動要素に対して安定であることが必要となる。

基準電流生成回路は、例えば、特開２００１−１４２５５２号公報に開示されている。図１に、その基準電流生成回路Ｘ１の構成を示す。基準電流生成回路Ｘ１は、ＮチャネルＭＯＳトランジスタＭ１１〜Ｍ１２、Ｍ１６〜Ｍ１７と、ＰチャネルＭＯＳトランジスタＭ１３〜Ｍ１５と、抵抗Ｒ１１〜Ｒ１３と、ＰＮ接合ダイオードＤ１１と、出力ノードＣＭ１と、電源電圧ＶＤＤ、ＧＮＤとを具備する。全てのＭＯＳトランジスタは、エンハンスメント（ノーマリーオン）型である。この基準電流生成回路Ｘ１では、何れのＭＯＳトランジスタもバックゲートの接続が省略されて表記されているが、全てのトランジスタのバックゲートはソースへ接続されても良いし、ＮチャネルＭＯＳトランジスタでは電源電圧ＧＮＤ、ＰチャネルＭＯＳトランジスタでは電源電圧ＶＤＤへそれぞれ接続されても良い。

基準電流生成回路Ｘ１の動作を説明する。基準電流生成回路Ｘ１は、ＮチャネルＭＯＳトランジスタＭ１１〜Ｍ１２がＷｉｄｌａｒ型カレントミラー回路を形成している。ＰチャネルＭＯＳトランジスタＭ１３〜Ｍ１５は、トランジスタＭ１４を入力側とする一般的な線形特性のカレントミラー回路を形成し、ＮチャネルＭＯＳトランジスタＭ１６〜Ｍ１７も、トランジスタＭ１６を入力側とする一般的な線形特性のカレントミラー回路を形成している。Ｗｉｄｌａｒ型カレントミラー回路は、非線形性を有する。Ｗｉｄｌａｒ型カレントミラー回路の入出力を線形特性のカレントミラー回路に接続し、回路全体で自己帰還回路を構成すると、回路全体に流れる電流は双方のカレントミラーの入出力電流値が一致するそれぞれの回路定数で決定されるある特定の値、或いは零の何れかの値に安定して収束する。

非零の特定の電流値Ｉ１〜Ｉ４を求める。ＭＯＳトランジスタＭχ（χは素子番号）のゲート幅をＷχ、ゲート長をＬχとそれぞれ表すとする。回路解析を簡単にするために、トランジスタＭ１１〜Ｍ１７のうちの同一の極性のＭＯＳトランジスタ同士は、電子や正孔の移動度、単位面積当たりのゲート容量等の特性は同じであるとする。トランジスタＭχにおいて、ゲート・ソース間電圧が閾値の場合のドレイン電流をＩ０χ、熱電圧をＶｔ（Ｖｔ＝ｋ・Ｔ／ｑ：ｋはボルツマン定数、Ｔは絶対温度、ｑは単位電荷）とする。特開２００１−１４２５５２号公報によると、ＮチャネルＭＯＳトランジスタＭ１１〜Ｍ１２は、サブスレッシュホールド領域で動作している。そのため、トランジスタＭ１１のドレイン電流をＩ１、ゲート・ソース間電圧をＶ１、トランジスタＭ１２のドレイン電流をＩ２、ゲート・ソース間電圧をＶ２とすると次式が成立する。

式（１）、式（２）をそれぞれ式（３）へ代入すると、

を得る。

さらに、回路解析の簡単化のために、トランジスタＭ１３〜Ｍ１７は、何れも飽和領域で動作し、基盤バイアス効果やアーリー効果の影響が無視出来るものと近似する。特開２００１−１４２５５２号公報によると、Ｗ１３／Ｌ１３＝Ｗ１４／Ｌ１４＝Ｗ１５／Ｌ１５、及び、Ｗ１６／Ｌ１６＝Ｗ１７／Ｌ１７であるから、
Ｉ１＝Ｉ２＝Ｉ３＝Ｉ４ …（５）
Ｖ３＝ＶＤ１１＋Ｉ３・Ｒ１２＝Ｉ４・Ｒ１３ …（６）
を得る。ここで、ダイオードＤ１１の順方向電圧をＶＤ１１と表している。

式（６）へ式（４）を代入すると、Ｉ１＝Ｉ２＝Ｉ３＝Ｉ４であるから、

を得る。

次に、基準電流生成回路Ｘ１における出力電流Ｉ４の温度依存性を求める。回路分析を簡単にするために、抵抗Ｒ１１〜Ｒ１３の値が温度依存性を持たないとする。ＮチャネルＭＯＳトランジスタＭ１１〜Ｍ１２が同じ特性を持つのであれば、ドレイン電流Ｉ０１１、Ｉ０１２の温度特性も同じであり、Ｉ０１２／Ｉ０１１は温度特性が現れない。すると、式（７）において温度特性を持つのは順方向電圧ＶＤ１１と熱電圧Ｖｔのみである。式（７）の両辺を絶対温度Ｔで微分すると次式を得る。

一般的に、熱電圧Ｖｔや絶対温度Ｔ＝３００〔Ｋ〕（＝２７〔℃〕）におけるＰＮ接合ダイオードの順方向電圧の温度依存性は、例えば、

となる。

従って、出力電流Ｉ４の温度依存性が概略零となるためには、式（９）と式（１０）を式（８）へ代入して、

となり、これが必要な条件である。

ところが、図１に示される基準電流生成回路Ｘ１は、ＰＮ接合ダイオードが不可欠である。一般のＬＳＩプロセスとしては、現在ではＣＭＯＳＦＥＴプロセスが最も多く使われている。ＰＮ接合ダイオードは、ディジタル回路を構成するためには必要ない。また、ＣＭＯＳＦＥＴプロセスによるアナログ回路を構成するためには、一部の例外、例えばバンド・ギャップ・リファレンス回路を除いて、アナログ回路を構成するためには必要ない。このような状況から、ＰＮ接合ダイオードは、追加的な素子となっている。一般のＬＳＩプロセスにおいて、こうした追加的な素子を実用に供するためには、その素子を追加するためのプロセス開発に時間や費用が増加する。さらには、製品を製造する際にも製造工程が増えることにより製造費用が増加する。すなわち、ＰＮ接合ダイオードを用いる基準電流生成回路では、こうした時間や費用が増加する。

特開２００１−１４２５５２号公報

本発明は、ＰＮ接合ダイオードを必要とせずに、回路電流の温度依存性が概略零となる基準電流生成回路を提供する。

以下に、［発明を実施するための形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明の観点では、基準電流生成回路は、第１カレントミラー回路（Ｍ２１／Ｍ２２、Ｍ２１／Ｍ３１）と、第２カレントミラー回路（Ｍ２４／Ｍ２３、Ｍ３２／Ｍ２３）とを具備する。第１カレントミラー回路（Ｍ２１／Ｍ２２、Ｍ２１／Ｍ３１）は、入力側トランジスタである第１チャネルの第１トランジスタ（Ｍ２１）と、第１トランジスタ（Ｍ２１）のゲートに制御電圧を印加する第１抵抗（Ｒ２１、Ｒ３１）とを備える。第２カレントミラー回路（Ｍ２４／Ｍ２３、Ｍ３２／Ｍ２３）は、入力側トランジスタである前記第１チャネルと相補の第２チャネルの第２トランジスタ（Ｍ２４、Ｍ３２）を備える。第１カレントミラー回路（Ｍ２１／Ｍ２２、Ｍ２１／Ｍ３１）の出力ノードは、第２カレントミラー回路（Ｍ２４／Ｍ２３、Ｍ３２／Ｍ２３）の入力ノードに接続され、第１カレントミラー回路（Ｍ２１／Ｍ２２、Ｍ２１／Ｍ３１）の入力ノードは、第２カレントミラー回路（Ｍ２４／Ｍ２３、Ｍ３２／Ｍ２３）の出力ノードに接続される。基準電流生成回路は、第１トランジスタ（Ｍ２１）のゲートに印加される制御電圧を第１出力とし、第２トランジスタ（Ｍ２４、Ｍ３２）のゲートに印加される制御電圧を第２出力とする。

本発明によれば、ＰＮ接合ダイオードを用いずに、回路電流の温度依存性を概略零とする基準電流生成回路を提供することができる。

図１は、従来の基準電流生成回路の構成を示す回路図である。 図２は、本発明の第１の実施の形態に係る基準電流生成回路の構成を示す回路図である。 図３は、本発明の第２の実施の形態に係る基準電流生成回路の構成を示す回路図である。 図４は、本発明の第３の実施の形態に係る基準電流生成回路の構成を示す回路図である。

（第１の実施の形態）
図２は、本発明の第１の実施の形態に係る基準電流生成回路の構成を示す回路図である。第１の実施の形態に係る基準電流生成回路Ｘ２は、ＮチャネルＭＯＳトランジスタＭ２１〜Ｍ２２と、ＰチャネルＭＯＳトランジスタＭ２３〜Ｍ２６と、抵抗Ｒ２１〜Ｒ２２と、定電流源ＩＩと、出力ノードＣＭ１〜ＣＭ２と、電源電圧ＶＤＤ、ＧＮＤとを具備する。全てのＭＯＳトランジスタは、エンハンスメント（ノーマリーオン）型である。

トランジスタＭ２５と定電流源ＩＩは、電源電圧ＶＤＤ−ＧＮＤ間に直列に接続され、トランジスタＭ２５のドレインと定電流源ＩＩとの接続ノードは、トランジスタＭ２６のゲートに接続される。トランジスタＭ２６のソースは電源電圧ＶＤＤに、ドレインはトランジスタＭ２１のドレインに接続される。トランジスタＭ２１のドレインは、さらに、トランジスタＭ２２のゲート、トランジスタＭ２３のドレインに接続され、トランジスタＭ２１のソースは電源電圧ＧＮＤに接続される。トランジスタＭ２３のソースは、抵抗Ｒ２２を介して電源電圧ＶＤＤに接続される。トランジスタＭ２３、Ｍ２４、Ｍ２５のゲートは、トランジスタＭ２４、トランジスタＭ２２のドレインに接続され、そのノードは、出力ノードＣＭ２である。トランジスタＭ２１のゲートは、トランジスタＭ２２のソースと抵抗Ｒ２１との接続ノードに接続され、そのノードは出力ノードＣＭ１である。抵抗Ｒ２１のもう一方のノードは、電源電圧ＧＮＤに接続される。トランジスタＭ２４のソースは、電源電圧ＶＤＤに接続される。基準電流生成回路Ｘ２では、何れのＭＯＳトランジスタもバックゲートの接続の表記が省略されている。全てのトランジスタのバックゲートがソースへ接続されても良いし、ＮチャネルＭＯＳトランジスタのバックゲートは電源電圧ＧＮＤへ、ＰチャネルＭＯＳトランジスタのバックゲートは電源電圧ＶＤＤへそれぞれ接続されても良い。

トランジスタＭ２１は、ＮチャネルＭＯＳトランジスタのカレントミラー回路の入力側を形成し、トランジスタＭ２４は、ＰチャネルＭＯＳトランジスタのカレントミラー回路の入力側を形成している。基準電流生成回路Ｘ２の出力ノードＣＭ１〜ＣＭ２の外側に、別のＭＯＳトランジスタのゲートをカレントミラー回路の出力側となる様に接続すると、出力電流を得ることが出来る。出力ノードＣＭ１にはＮチャネルＭＯＳトランジスタのゲートが接続され、出力ノードＣＭ２にはＰチャネルＭＯＳトランジスタのゲートが接続される。出力側のＭＯＳトランジスタのドレインに抵抗を接続すれば、その抵抗値とＭＯＳトランジスタのドレイン電流の電流値との掛け算によって算出される電圧出力を得ることも出来る。

基準電流生成回路Ｘ２の動作を説明する。基準電流生成回路Ｘ２では、トランジスタＭ２１とトランジスタＭ２２とは閾値基準型（Ｔｈｒｅｓｈｏｌｄ Ｒｅｆｅｒｅｎｃｅ）カレントミラー回路を形成し、トランジスタＭ２４とトランジスタＭ２３とはＷｉｄｌａｒ型カレントミラーを形成している。何れのカレントミラー回路も非線形特性を有している。この入出力を接続して自己帰還回路を構成すると、回路全体に流れる電流は、双方のカレントミラー回路の入出力電流値が一致するそれぞれの回路定数で決定されるある特定の値、或いは零の何れかの値に安定して収束する。

トランジスタＭ２１のドレイン電流Ｉ５、トランジスタＭ２２及びＭ２４のドレイン電流Ｉ６に関して非零となる安定電流値を求める。トランジスタＭ２５〜Ｍ２６と、定電流Ｉ８を流す能力を有する電流源ＩＩとを含む部分は、それ以外の回路が電源投入時に正常に起動するための起動回路である。この動作は後程説明する。起動回路は、それ以外の回路が正常に動作している場合には動作を停止しなければならない。即ち、トランジスタＭ２６のドレイン電流Ｉ９は零にならなければならない。よって、ここではドレイン電流Ｉ９が零であるとする。

トランジスタＭχ（χは素子番号）の電子（ＮチャネルＭＯＳトランジスタの場合）或いは正孔（ＰチャネルＭＯＳトランジスタの場合）の移動度をμχ、単位面積当たりのゲート酸化膜容量をＣｏχ、ゲート幅をＷχ、ゲート長をＬχ、閾値電圧をＶｔｈχとそれぞれ表すとする。回路分析の簡単のために、トランジスタＭ２１〜Ｍ２４は全て飽和領域で動作し、かつ基盤バイアス効果やアーリー効果の影響が無視出来ると近似する。すると、基準電流生成回路Ｘ２において次式が成立する。なお、ここでは、式表現の簡単化のために、βχ＝μχ・Ｃｏχと置き換えている。電圧Ｖ６は、トランジスタＭ２３、Ｍ２４のゲート電圧である。

Ｉ６・Ｒ２１−Ｖｔｈ２１＞０であるから、式（１２）から次式を得る。

さらに、式（１３）と式（１４）からそれぞれ、

を得る。

ここで、トランジスタＭ２３、Ｍ２４は、同一の種類のトランジスタであり、Ｗ２３＝Ｐ×Ｗ２４（Ｐは定数）以外の定数も同一であるとする。即ち、

とすると、式（１３−２）から式（１４−２）を辺々減算し、

を得る。

さらに、式（１７）を√Ｉ５に関して解くと、√Ｉ５＞０であるから、

を得る。式（１５）、式（１８）から、両方を満たすドレイン電流Ｉ５、Ｉ６の実解を得ることが可能になる。

次に、基準電流生成回路Ｘ２における回路中のドレイン電流Ｉ５、Ｉ６の温度依存性を求める。回路分析の簡単のために、抵抗Ｒ２１〜Ｒ２２の値が温度依存性を持たないとすると、式（１５）、式（１７）に含まれる変数において実用的な範囲で温度依存性を持つのは、Ｖｔｈ２１、β２１、β２４のみである。よって、式（１５）と式（１７）の両辺を絶対温度Ｔで微分すると次式を得る。式（１５）より、

を得る。式（１７）より、

を得る。

式（１５−２）を式（１７−２）へ代入すると、

を得る。

ドレイン電流Ｉ５が温度依存性を持たないためには、∂Ｉ５／∂Ｔ＝０である。即ち、式（１９）の右辺の中括弧内が零となる必要がある。この条件は、次式で示される。

一般的に、ＭＯＳトランジスタの単位面積当たりのゲート酸化膜容量Ｃｏは、温度依存性を持たないとして良い。よって、βの温度特性はμの温度特性と等しい。すると、Ｔ＝３００〔Ｋ〕におけるＭＯＳトランジスタの閾値電圧Ｖｔｈ、移動度μの温度依存性は、例えば、

電子の移動度μに関して、絶対温度Ｒ〔Ｋ〕における値をμＲとすれば、

であるから、Ｒ＝３００〔Ｋ〕を基準とすると

である。

これを式（２０）へ代入すると、

となる。

一般的な回路定数値として、例えば、次の値が式（２３）で概略成立する。ここで、ＶＧＳ２１はトランジスタＭ２１のゲート・ソース間電圧（＝Ｖ４）を表している。これらの回路定数値は、例えばＬＳＩ上に構成されるアナログ信号処理用回路として現実的な数値である。

さらに、基準電流生成回路Ｘ２の内、トランジスタＭ２５〜Ｍ２６、定電流源ＩＩで構成される部分の動作を説明する。この部分は、それ以外の回路が電源投入時に正常に起動するための起動回路である。基準電流生成回路Ｘ２の電源が投入された直後の状態を考える。電子回路は電源が投入される以前は当然ながら回路全体の電位が零である。すると、トランジスタＭ２１〜Ｍ２４の何れもゲート・ソース間電圧は零であるため、これらは全てオフの状態、即ち、ドレイン電流Ｉ５、Ｉ６は零である。この状態では、電源電圧が、回路が動作するために十分な電圧に到達したとしても、基準電流生成回路Ｘ２では、トランジスタＭ２１〜Ｍ２４が全てオフの状態で保持され続け、永久に動作しないことになる。前述のように、この状態は、回路全体に流れる電流が零に安定して収束した状態である。

回路が動作しないままでは利用出来ないため、基準電流生成回路Ｘ２では、回路を起動させるために、トランジスタＭ２５〜Ｍ２６、定電流源ＩＩを備える起動回路を備える。トランジスタＭ２１〜Ｍ２４が全てオフの状態であれば、トランジスタＭ２４とカレントミラー回路を形成するトランジスタＭ２５もオフの状態であり、トランジスタＭ２５のドレイン電流Ｉ５は流れない。定電流源ＩＩが電流を流そうとすると、トランジスタＭ２５のドレインと定電流源ＩＩの間の節点の電圧Ｖ８は零へ近付く。すると、トランジスタＭ２６のゲート・ソース間電圧が−ＶＤＤ近くにまで下降し、オン状態となる。したがって、トランジスタＭ２６のドレイン電流Ｉ９が流れようとする。

ドレイン電流Ｉ９が流れようとすればトランジスタＭ２２のドレイン電圧Ｖ５が上昇し、トランジスタＭ２２がオンの状態となる。トランジスタＭ２４は、ＭＯＳダイオードとして動作しているので、トランジスタＭ２２がオンの状態となればドレイン電流Ｉ６が流れる。すると、トランジスタＭ２４とＷｉｄｌａｒ型カレントミラー回路を形成するトランジスタＭ２３もドレイン電流が流れる。一方、ドレイン電流Ｉ６が流れれば、トランジスタＭ２１のゲート電圧Ｖ４はトランジスタＭ２１がオンの状態となるまで上昇し、トランジスタＭ２１のドレイン電流Ｉ５が流れる。以上の過程を経て、トランジスタＭ２１〜Ｍ２４を備える起動回路が動作する。

回路が起動した状態において、トランジスタＭ２６のドレイン電流Ｉ９が流れ続けたままでは、電流Ｉ９がトランジスタＭ２１〜Ｍ２４を備える回路に対して外乱要因となり、動作や特性が安定しない原因となる。これを防ぐために、回路が起動すると、トランジスタＭ２５に流れるドレイン電流Ｉ７が定電流源ＩＩの電流Ｉ８よりも大きくなる様に回路定数が設定される。そのように設定されていれば、この節点の電圧Ｖ８は、電源電圧ＶＤＤ近くにまで上昇する。すると、トランジスタＭ２６のゲート・ソース間電圧は零へ近付き、トランジスタＭ２６はオフの状態となる。したがって、ドレイン電流Ｉ９は零となる。

なお、本発明の第一の実施例による基準電流生成回路の具体的回路は基準電流生成回路Ｘ２に限らない。例えば、基準電流生成回路Ｘ２において回路中の全てのトランジスタに関して、ＮチャネルトランジスタをＰチャネルトランジスタへ、ＰチャネルトランジスタをＮチャネルトランジスタへ、定電流源ＩＩの電流の方向を反転させ、電源電圧ＶＤＤを電源電圧ＧＮＤへ、電源電圧ＧＮＤを電源電圧ＶＤＤへそれぞれ入れ替えても基準電流生成回路Ｘ２と同じ動作の回路を得ることが出来る。

本発明による基準電流生成回路Ｘ２では、回路で生成される電流に対して、正の温度係数を与えるためにＭＯＳトランジスタの電子や正孔の移動度の温度特性を利用し、負の温度係数を与えるためにＭＯＳトランジスタの閾値電圧の温度特性を利用している。回路全体として両方の経路を組み合わせて自己帰還回路を構成することにより、正の温度係数と負の温度係数とが互いに打ち消し合う。これにより、ＭＯＳトランジスタと抵抗のみで構成される回路において、回路電流の温度依存性が概略零になる。

（第２の実施の形態）
本発明の第２の実施の形態に係る基準電流生成回路Ｘ３の構成が図３に示される。基準電流生成回路Ｘ３では、第１の実施の形態に係る基準電流生成回路Ｘ２のトランジスタＭ２２、Ｍ２４、抵抗Ｒ２１、定電流源ＩＩは、トランジスタＭ３１〜Ｍ３３、抵抗Ｒ３１、キャパシタＣ３１で置き換えられ、その他は同じである。基準電流生成回路Ｘ３において、トランジスタＭ３１は、ＮチャネルＭＯＳトランジスタであり、トランジスタＭ３２〜Ｍ３３は、ＰチャネルＭＯＳトランジスタである。全てのＭＯＳトランジスタは、エンハンスメント（ノーマリーオン）型である。

トランジスタＭ２１は、ＮチャネルＭＯＳトランジスタのカレントミラー回路の入力側のトランジスタ、トランジスタＭ３２は、ＰチャネルＭＯＳトランジスタのカレントミラー回路の入力側のトランジスタである。基準電流生成回路Ｘ３では、何れのＭＯＳトランジスタもバックゲートの接続の表記は省略されている。全てのトランジスタのバックゲートがソースへ接続されても良いし、ＮチャネルＭＯＳトランジスタのバックゲートは電源電圧ＧＮＤへ、ＰチャネルＭＯＳトランジスタのバックゲートは電源電圧ＶＤＤへそれぞれ接続されても良い。

基準電流生成回路Ｘ３の出力ノードＣＭ１〜ＣＭ２の外側に、別のＭＯＳトランジスタのゲートをカレントミラー回路の出力側となる様に接続すると、出力電流を得ることが出来る。出力ノードＣＭ１にはＮチャネルＭＯＳトランジスタのゲートが接続され、出力ノードＣＭ２にはＰチャネルＭＯＳトランジスタのゲートが接続される。出力側のＭＯＳトランジスタのドレインに抵抗を接続すれば、その抵抗値とＭＯＳトランジスタのドレイン電流の電流値との掛け算によって算出される電圧出力を得ることが出来る。

ＭＯＳトランジスタＭχ（χは素子番号）の電子（ＮチャネルＭＯＳトランジスタの場合）或いは正孔（ＰチャネルＭＯＳトランジスタの場合）の移動度をμχ、単位面積当たりのゲート酸化膜容量をＣｏχ、ゲート幅をＷχ、ゲート長をＬχ、閾値電圧をＶｔｈχとそれぞれ表すとする。回路分析の簡単のために、トランジスタＭ２１、Ｍ２３、Ｍ３１〜Ｍ３３は全て飽和領域で動作し、かつ基盤バイアス効果やアーリー効果の影響が無視出来ると近似する。すると、基準電流生成回路Ｘ３において次式が成立する。なお、ここでは、式表現の簡単化のために、βχ＝μχ・Ｃｏχと置き換えている。トランジスタＭ２５〜Ｍ２６、キャパシタＣ３１を備える部分は起動回路であり、この部分の動作は後述する。トランジスタＭ２１のドレイン電流Ｉ５、トランジスタＭ３３のドレイン電流Ｉ１１、トランジスタＭ２３、Ｍ３２〜Ｍ３３のゲート電圧Ｖ６として説明する。

Ｉ１１・Ｒ３１−Ｖｔｈ２１＞０であるから、式（２５）から次式を得る。

さらに、式（２６）と式（２７）からそれぞれ、

を得る。

ここで、トランジスタＭ３３、Ｍ２３が同一の種類のトランジスタであり、Ｗ２３＝Ｒ×Ｗ３３（Ｒは定数）以外の定数も同一とする。即ち、

とすると、式（２６−２）から式（２７−２）を辺々減算することより、次式を得る。

式（２８）および式（３０）は、それぞれ第１の実施の形態において説明された式（１５）および式（１７）と一部変数名が異なるだけで、その他は変わりない。よって、基準電流生成回路Ｘ３の回路中に流れる電流Ｉ５、Ｉ１１の値や、Ｉ５、Ｉ１１の温度依存性を零に設定する原理や具体的な設計方法も同様である。

基準電流生成回路Ｘ３でも基準電流生成回路Ｘ２と同じように、回路を正常に起動させるためにトランジスタＭ２５〜Ｍ２６、キャパシタＣ３１を含む起動回路を備える。この部分の動作を説明する。基準電流生成回路Ｘ３の電源が投入された直後の状態を考える。電源が投入される以前は当然ながら、トランジスタＭ２１〜Ｍ２３、Ｍ３１〜Ｍ３３の何れもゲート・ソース間電圧は零であり、これらは全てオフの状態である。即ち、トランジスタＭ２１のドレイン電流Ｉ５、トランジスタＭ３２のドレイン電流Ｉ１０、トランジスタＭ３１のドレイン電流Ｉ１１が零である。また、キャパシタＣ３１に充電されている電荷も零であるため、トランジスタＭ２５のドレインとキャパシタＣ３１の間の節点の電圧Ｖ８も零である。トランジスタＭ２１、Ｍ２３、Ｍ３１〜Ｍ３３が全てオフの状態であれば、トランジスタＭ３２とカレントミラー回路を形成するトランジスタＭ２５もオフの状態であり、トランジスタＭ２５のドレイン電流Ｉ５は流れない。よって、電圧Ｖ８は、零のまま保たれる。すると、トランジスタＭ２６は、ゲート・ソース間電圧が−ＶＤＤ近くにまで下降し、オンの状態となる。したがって、トランジスタＭ２６のドレイン電流Ｉ９が流れようとする。ドレイン電流Ｉ９が流れようとすれば、トランジスタＭ３１のゲート電圧Ｖ５が上昇し、トランジスタＭ３１はオンの状態となる。トランジスタＭ３２はＭＯＳダイオードとして動作しているので、トランジスタＭ３１がオンの状態となれば、ドレイン電流Ｉ１０が流れる。すると、トランジスタＭ３２とＷｉｄｌａｒ型カレントミラー回路を形成するトランジスタＭ２３もドレイン電流Ｉ５が流れる。さらに、ドレイン電流Ｉ１０が流れれば、トランジスタＭ３２とカレントミラー回路を形成するトランジスタＭ３３もオンの状態となり、ドレイン電流Ｉ１１が流れる。したがって、トランジスタＭ２１のゲート電圧Ｖ４は、トランジスタＭ２１がオンの状態になるまで上昇し、ドレイン電流Ｉ５が流れる。以上の過程を経て、トランジスタＭ２１、Ｍ２３、Ｍ３１〜Ｍ３３で構成される回路が動作する。

回路が起動した状態において、トランジスタＭ２６のドレイン電流Ｉ９が停止する必要がある。回路が起動した状態でトランジスタＭ２５にドレイン電流Ｉ５が流れると、これがキャパシタＣ３１に充電され、電圧Ｖ８が時間と共に電源電圧ＶＤＤ近くにまで上昇する。すると、トランジスタＭ２６のゲート・ソース間電圧は、零へ近付き、オフの状態となり、トランジスタＭ２６のドレイン電流Ｉ９は零となる。

なお、本発明の第二の実施例による基準電流生成回路の具体的回路は基準電流生成回路Ｘ３に限らない。例えば、基準電流生成回路Ｘ３において回路中の全てのＭＯＳトランジスタに関して、ＮチャネルトランジスタをＰチャネルトランジスタへ、ＰチャネルトランジスタをＮチャネルトランジスタへ、電源電圧ＶＤＤを電源電圧ＧＮＤへ、電源電圧ＧＮＤを電源電圧ＶＤＤへそれぞれ入れ替えても基準電流生成回路Ｘ３と同じ動作の回路を得ることが出来る。

基準電流生成回路Ｘ３は、電源電圧が低い場合でも正常に動作することが可能である。基準電流を生成するトランジスタＭ２１、Ｍ２３、Ｍ３１〜Ｍ３３、抵抗Ｒ３１、Ｒ２２で構成される回路は、電源電圧ＶＤＤと電源電圧ＧＮＤとの間に３通りの経路が存在するが、それぞれの経路が正常に動作するために必要な電圧は、次の通りである。ここで、回路が正常に動作している状態におけるＭＯＳトランジスタＭχ（χは素子番号）のドレイン・ソース間電圧の最低値をＶＤＳχｍｉｎ、ゲート・ソース間電圧の最低値をＶＧＳχｍｉｎとそれぞれ表すとする。
経路Ｒ２２→Ｍ２３→Ｍ２１：
Ｉ５・Ｒ２２＋ＶＤＳ２３ｍｉｎ＋ＶＧＳ３１ｍｉｎ …（３１）
経路Ｍ３３→Ｒ３１：
ＶＤＳ３３ｍｉｎ＋ＶＧＳ２１ｍｉｎ …（３２）
経路Ｍ３２→Ｍ３１：
ＶＧＳ３２ｍｉｎ＋ＶＤＳ３１ｍｉｎ …（３３）

式（２４）に示される様な電圧、電流領域で動作させる場合、一般的なＬＳＩ上に構成されたエンハンスメント型ＭＯＳトランジスタの動作に必要な値は例えば、

となる。すると、式（３１）〜式（３３）で最も高い電圧でも精々１．２〔Ｖ〕となる。実用的な回路設計においては、接合面温度の変化や回路を構成する各種類の素子が実際に製造される場合に生じる特性の変動等の条件を考慮しなければならないが、これらの必要余裕分を考慮しても基準電流生成回路Ｘ３では最低電源電圧として、例えばＶＤＤ＝１．５〔Ｖ〕程度で動作が可能となる。

これに対して、基準電流生成回路Ｘ２において、トランジスタＭ２１〜Ｍ２４、抵抗Ｒ２１〜Ｒ２２を含む基準電流を生成する回路は、電源電圧ＶＤＤと電源電圧ＧＮＤとの間に２通りの経路が存在し、それぞれの経路が正常に動作するために必要な電圧は、次の通りである。
経路Ｒ２２→Ｍ２３→Ｍ２１：
Ｉ５・Ｒ２２＋ＶＤＳ２３ｍｉｎ＋ＶＧＳ２２ｍｉｎ＋ＶＧＳ２１ｍｉｎ …（３５）
経路Ｍ２４→Ｍ２２→Ｒ２１：
ＶＤＳ２４ｍｉｎ＋ＶＤＳ２２ｍｉｎ＋ＶＧＳ２１ｍｉｎ …（３６）

式（３５）〜式（３６）へ式（３４）の数値例を適用すると、最も高い電圧は約２．２〔Ｖ〕となる。これに実用的な回路における必要余裕を考慮すれば、基準電流生成回路Ｘ２では最低電源電圧として例えばＶＤＤ＝２．５〔Ｖ〕程度が必要となる。以上の説明により、基準電流生成回路Ｘ３は電源電圧をより低い場合でも正常に動作させることが可能となる利点があることが分かる。

（第３の実施の形態）
本発明の第３の実施の形態に係る基準電流生成回路Ｘ４の構成が図４に示される。基準電流生成回路Ｘ４では、第２の実施の形態に係る基準電流生成回路Ｘ３に、抵抗Ｒ４１、キャパシタＣ４１が追加され、その他の部分は同じである。ノードＮ１は、トランジスタＭ２１、Ｍ２３、Ｍ２６のドレインが共通に接続される節点である。

基準電流生成回路Ｘ４では、ノードＮ１においてトランジスタＭ２１とトランジスタＭ２３それぞれの電流出力が合成されており、この結果とトランジスタＭ２１およびトランジスタＭ２３の内部抵抗（ドレイン抵抗）が並列された値により生成される電圧Ｖ５がトランジスタＭ３１のゲートに印加されることにより、全体的に負帰還回路が構成される。ところが、一般にＭＯＳトランジスタのドレインは出力抵抗が高く、寄生容量の値は小さい。ノードＮ１は、これら高抵抗、小容量により、特に高めの周波数において、回路内を帰還する信号の位相が大きく遅れる箇所である。帰還信号の位相が大きく遅れると、周波数によって回路全体の帰還経路が正帰還となることがある。すると、その周波数において回路が発振することになる。回路が発振すれば内部の電流は安定ではなくなり、基準電流生成回路として正常に動作しなくなる。

こうした回路の発振を防ぐために、基準電流生成回路Ｘ４では、抵抗Ｒ４１とキャパシタＣ４１とによる位相補償回路が追加される。位相補償回路は、それが接続されている節点に対して高めの周波数における利得を低下させたり、位相を進めたりする作用を成す。抵抗Ｒ４１とキャパシタＣ４１との直列接続による位相補償回路は、この両方の動作を行う。位相補償回路の構成は、基準電流生成回路Ｘ４における抵抗Ｒ４１、キャパシタＣ４１の順番を変えても構わず、抵抗Ｒ４１を短絡除去してキャパシタＣ４１単独であっても構わない。また、位相補償回路の接続先は基準電流生成回路Ｘ４における電源電圧ＶＤＤから電源電圧ＧＮＤへ変更してもよい。但し、回路に電源が投入されて動作を開始する際に、確実に起動させることを考慮すると、接続先が電源電圧ＶＤＤであることが望ましい。キャパシタＣ４１は、電源投入時には電荷が零であるため、キャパシタＣ４１が電源電圧ＶＤＤ側へ接続されていれば、電圧Ｖ５を電源電圧ＶＤＤへ持ち上げる作用があり、第２の実施の形態で説明された起動回路と同様の効果を果たす。

本発明による基準電流生成回路を用いると、エンハンスメント型ＭＯＳトランジスタと抵抗とを用いた経済的な構成であって、温度依存性を概略零とする安定した基準電流を生成することが可能となる。

以上、実施の形態を参照して本願発明を説明したが、本願発明は上記実施の形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。

Ｍ１１、Ｍ１２、Ｍ１６、Ｍ１７ （ＮチャネルＭＯＳ）トランジスタ
Ｍ２１、Ｍ２２、Ｍ３１ （ＮチャネルＭＯＳ）トランジスタ
Ｍ１３、Ｍ１４、Ｍ１５ （ＰチャネルＭＯＳ）トランジスタ
Ｍ２３、Ｍ２４、Ｍ２５、Ｍ２６、Ｍ３２、Ｍ３３ （ＰチャネルＭＯＳ）トランジスタ
Ｒ１１、Ｒ１２、Ｒ１３ 抵抗
Ｒ２１、Ｒ２２、Ｒ３１、Ｒ４１ 抵抗
Ｃ３１、Ｃ４１ キャパシタ
Ｄ１１ ダイオード
ＣＭ１、ＣＭ２ 出力ノード
ＩＩ 定電流源
Ｘ１、Ｘ２、Ｘ３、Ｘ４ 基準電流生成回路

Claims (8)

1. 入力側トランジスタである第１極性の第１トランジスタと、前記第１トランジスタのゲートに制御電圧を印加する第１抵抗とを備える第１カレントミラー回路と、
   入力側トランジスタである前記第１極性と相補の第２極性の第２トランジスタを備える第２カレントミラー回路と
   を具備し、
   前記第１カレントミラー回路の出力ノードは、前記第２カレントミラー回路の入力ノードに接続され、
   前記第１カレントミラー回路の入力ノードは、前記第２カレントミラー回路の出力ノードに接続され、
   前記第１トランジスタのゲートに印加される制御電圧を第１出力とし、
   前記第２トランジスタのゲートに印加される制御電圧を第２出力とし、
   前記第１カレントミラー回路は、出力側トランジスタとして前記第１極性の第３トランジスタをさらに備え、前記第３トランジスタのゲートは前記第１トランジスタのドレインに接続され、前記第３トランジスタのドレインは前記第１カレントミラー回路の出力ノードに接続され、
   前記第２カレントミラー回路は、出力側トランジスタとして前記第２極性の第４トランジスタをさらに備え、前記第４トランジスタのゲートは前記第２トランジスタのドレインに接続され、前記第４トランジスタのドレインは前記第２カレントミラー回路の出力ノードに接続され、
   前記第２カレントミラー回路は、ゲートが前記第２トランジスタのゲートに接続される前記第２極性の第５トランジスタをさらに備え、
   前記第１抵抗は、前記第５トランジスタのドレインに接続され、前記第３トランジスタに流れる電流に応じた電圧を前記第１トランジスタのゲートに印加する
   基準電流生成回路。
2. 前記第１抵抗は、前記第３トランジスタのソースに接続され、前記第３トランジスタに流れる電流に応じた電圧を前記第１トランジスタのゲートに印加する
   請求項１に記載の基準電流生成回路。
3. 前記第２カレントミラー回路は、前記第４トランジスタのソースと電源電圧との間に接続される第２抵抗をさらに備える
   請求項１又は２に記載の基準電流生成回路。
4. 電源投入時に前記第１カレントミラー回路の入力ノードに電流を供給し、前記第１カレントミラー回路が動作を開始した後に、供給を停止する起動回路をさらに具備する
   請求項１から請求項３のいずれかに記載の基準電流生成回路。
5. 前記起動回路は、
   電源投入時にオン状態になって前記第１カレントミラー回路の入力ノードに電流を供給する第６トランジスタと、
   前記第１カレントミラー回路が動作を開始した後に、前記第６トランジスタをオフ状態にする第７トランジスタと
   を備え、
   前記起動回路は、前記第１電源電圧と、前記第６トランジスタのドレインとの間に直列に接続される第３抵抗と第２キャパシタとを含む位相補償回路をさらに備える
   請求項４に記載の基準電流生成回路。
6. 前記第６トランジスタのソースは第１電源電圧に接続され、前記第６トランジスタのドレインは前記第１カレントミラー回路の入力ノードに接続され、
   前記第７トランジスタのソースは第１電源電圧に接続され、前記第７トランジスタのドレインは前記第６トランジスタのゲートに接続され、前記第７トランジスタのゲートは前記第２カレントミラー回路の入力ノードに接続される
   請求項５に記載の基準電流生成回路。
7. 前記起動回路は、前記第６トランジスタのゲートと第２電源電圧との間に接続される第１キャパシタを備え、
   前記第１カレントミラー回路が動作を開始したとき、前記第７トランジスタは、前記第１キャパシタを充電して前記第６トランジスタをオフ状態にする
   請求項６に記載の基準電流生成回路。
8. 前記起動回路は、前記第６トランジスタのゲートと第２電源電圧との間に接続される定電流源を備え、
   前記第１カレントミラー回路が動作を開始したとき、前記第７トランジスタは、前記定電流源が流す定電流より大きな電流を流す能力を有する
   請求項６に記載の基準電流生成回路。

Images