JP5475598B2 - 基準電流発生回路 - Google Patents

Description

本発明の実施形態は、基準電流発生回路に関する。

従来、基準電流発生回路として、正の温度特性を有するＰＮ接合ダイオードと、負の温度特性を有する抵抗とを組み合わせて温度特性を補償したＢＧＲ（Band Gap Reference）と呼ばれる回路によって基準電流を発生させていた（例えば、特許文献１参照。）。

然しながら、ＢＧＲ回路では、１次の温度係数の補償は容易であるが、負の２次の温度係数の補償が難しいという問題がある。

これは、抵抗の温度特性が線形であるのに対して、ＰＮ接合ダイオードの温度特性が非線形であること、負の２次温度係数を有する基準電流に対応する正の２次温度係数を有する基準電流が容易に得られないことに起因している。

その結果、ＢＧＲ回路では、温度と基準電流の線形性が損なわれ、所望の特性が得られなくなるという問題がある。例えばＳｏＣ（System on Chip）と呼ばれる種々の機能をワンチップに集積した集積回路では、信号処理の高性能化に伴い温度と基準電流に高い線形性が求められている。

従って、容易に正の２次温度係数を有する基準電流が生成できるとともに、正の２次温度係数を有する基準電流を負の２次温度係数を有する基準電流に加算して、２次温度係数が補償された基準電流発生回路が求められていた。

特開２００７−２００２３３号公報

本発明は、正の２次温度係数を有する基準電流を生成する基準電流発生回路を提供する。

一つの実施形態によれば、基準電流発生回路では、第１基準電流発生回路は、第１抵抗と第１ダイオードの第１直列回路と、前記第１直列回路に並列接続された第２抵抗を有する第１電流電圧変換回路と、第２ダイオードを有する第２電流電圧変換回路と、前記第１および第２電流電圧変換回路に等しい電流を供給する第１電流供給回路とを備え、負の２次温度係数を有する第１基準電流を発生する。第２基準電流発生回路は、第３抵抗と第３ダイオードの第２直列回路を有する第３電流電圧変換回路と、第４ダイオードを有する第４電流電圧変換回路と、第４抵抗を有する第５電流電圧変換回路と、前記第４電流電圧変換回路に供給する電流に等しい電流を前記第３および第５電流電圧変換回路に一定の比率で分流して供給する第２電流供給回路とを備え、絶対値が前記負の２次温度係数と略等しい正の２次温度係数を有する第２基準電流を生成する。電流出力回路は、前記第１基準電流と前記第２基準電流を加算した第３基準電流を出力する。

実施例１に係る基準電流発生回路を示す回路図。 実施例１に係る基準電流の温度特性を説明するための図。 実施例１に係る基準電流の温度特性モードを示す図。 実施例１に係る基準電流発生回路を用いた発振回路を示す図。 実施例１に係る基準電流発生回路を用いた別の発振回路を示す図。 実施例１に係る発振回路を用いた集積回路を示すブロック図。 実施例２に係る基準電流発生回路を示す回路図。 実施例２に係る基準電流の温度特性のシミュレーション結果を示す図。 実施例２に係る基準電流の温度特性のシミュレーション結果を示す図。 実施例３に係る基準電流発生回路を示す回路図。 実施例４に係る基準電流発生回路を示す回路図。 実施例４に係る別の基準電流発生回路を示す回路図。 実施例４に係る別の基準電流発生回路を示す回路図。 実施例４に係る別の基準電流発生回路を示す回路図。 実施例４に係る別の基準電流発生回路を示す回路図。

以下、本発明の実施例について図面を参照しながら説明する。

本実施例の基準電流発生回路について、図１乃至図５を参照して説明する。図１は本実施例の基準電流発生回路を示す回路図である。図１に示すように、本実施例の基準電流発生回路１０では、第１基準電流発生回路１１は、負の２次温度係数（ａ_１２）を有する第１基準電流Ｉ１を生成する。

第２基準電流発生回路１２は、絶対値が第１基準電流Ｉ１の負の２次温度係数と略等しい正の２次温度係数（ａ_２２）を有する第２基準電流Ｉ２を生成する。

電流出力回路１３は、第１基準電流Ｉ１と第２基準電流Ｉ２を加算した第３基準電流Ｉ３を出力する（Ｉ３＝Ｉ１＋Ｉ２）。

第１基準電流発生回路１１は、第１抵抗Ｒ１と第１ダイオードＤ１の第１直列回路と第１直列回路に並列接続された第２抵抗Ｒ２を有する第１電流電圧変換回路１４と、第２ダイオードＤ２を有する第２電流電圧変換回路１５と、第１および第２電流電圧変換回路１４、１５に等しい電流を供給する第１電流供給回路１６を有している。

第１電流供給回路１６では、Ｐチャンネル（第１導電型）の第１カレントミラー回路１７と、Ｎチャンネル（第２導電型）の第２カレントミラー回路１８が直列接続されている。第１カレントミラー回路１７が電源端子１９に接続され、第２カレントミラー回路１８が第１および第２電流電圧変換回路１４、１５に接続されている。

第１電流供給回路１６は、Ｐチャンネルの第１カレントミラー回路１７とＮチャンネルの第２カレントミラー回路１８を直列接続することにより、入力電流と出力電流の温度ドリフトを低減し、ミラー比が高精度に達成されるように構成されている。

第１カレントミラー回路１７は、ゲート電極とドレイン電極が接続され、入力電流が流し込まれるＰチャンネルの絶縁ゲート電界効果トランジスタ（以後、単にＰＭＯＳトランジスタという）２０と、ゲート電極がＰＭＯＳトランジスタ２０のゲート電極に接続され、出力電流が通過するＰＭＯＳトランジスタ２１を有している。

第２カレントミラー回路１８は、ゲート電極とドレイン電極が接続され、入力電流が流し込まれるＮＭＯＳトランジスタ２２と、ゲート電極がＮＭＯＳトランジスタ２２のゲート電極に接続され、出力電流が通過するＮＭＯＳトランジスタ２３を有している。

ＰＭＯＳトランジスタ２０とＮＭＯＳトランジスタ２３が接続され、ＰＭＯＳトランジスタ２１とＮＭＯＳトランジスタ２２が接続されている。

第１カレントミラー回路１７では、ＰＭＯＳトランジスタ２１のミラー比は１に設定されている。第２カレントミラー回路１８では、ＮＭＯＳトランジスタ２３のミラー比は１に設定されている。

第１電流電圧変換回路１４は、ＮＭＯＳトランジスタ２３と基準電位ＧＮＤの間に接続されている。第２電流電圧変換回路１５は、ＮＭＯＳトランジスタ２２と基準電位ＧＮＤの間に接続されている。

第２基準電流発生回路１２は、第３抵抗Ｒ３と第３ダイオードＤ３の第２直列回路を有する第３電流電圧変換回路２４と、第４ダイオードＤ４を有する第４電流電圧変換回路２５と、第４抵抗Ｒ４を有する第５電流電圧変換回路２６と、第４電流電圧変換回路２５に供給する電流に等しい電流を第３および第５電流電圧変換回路２４、２６に一定の比率（ｋ：１−ｋ）で分流して供給する第２電流供給回路２７を有している。

第２電流供給回路２７は、Ｐチャンネルの第３カレントミラー回路２８と、Ｎチャンネルで多連出力型の第４カレントミラー回路２９の直列回路を有している。第３カレントミラー回路２８が電源端子１９に接続され、第４カレントミラー回路２９が第３乃至第５電流電圧変換回路２４、２５、２６に接続されている。

第２電流供給回路２７は、Ｐチャンネルの第３カレントミラー回路２８とＮチャンネルの第４カレントミラー回路２９を直列接続することにより、入力電流と出力電流の温度ドリフトを低減し、ミラー比が高精度に達成されるように構成されている。

第３カレントミラー回路２８は、ゲート電極とドレイン電極が接続され、入力電流が流し込まれるＰＭＯＳトランジスタ３０と、ゲート電極がＰＭＯＳトランジスタ３０のゲート電極に接続され、出力電流が通過するＰＭＯＳトランジスタ３１を有している。

第４カレントミラー回路２９は、ゲート電極とドレイン電極が接続され、入力電流が流し込まれるＮＭＯＳトランジスタ３２と、ゲート電極がＮＭＯＳトランジスタ３２のゲート電極に接続され、出力電流の一部（ｋ）が通過するＮＭＯＳトランジスタ３３と、ゲート電極がＮＭＯＳトランジスタ３２のゲート電極に接続され、出力電流の残部（１−ｋ）が通過するＮＭＯＳトランジスタ３４を有している。

ＰＭＯＳトランジスタ３０とＮＭＯＳトランジスタ３３、３４が接続され、ＰＭＯＳトランジスタ３１とＮＭＯＳトランジスタ３２が接続されている。

第３カレントミラー回路２８では、ＰＭＯＳトランジスタ３１のミラー比は１に設定されている。第４カレントミラー回路２９では、ＮＭＯＳトランジスタ３３のミラー比はｋに設定され、ＮＭＯＳトランジスタ３４のミラー比は１−ｋに設定されている。

第３電流電圧変換回路２４は、ＮＭＯＳトランジスタ３３と基準電位ＧＮＤの間に接続されている。第４電流電圧変換回路２５は、ＮＭＯＳトランジスタ３２と基準電位ＧＮＤの間に接続されている。第５電流電圧変換回路２６は、ＮＭＯＳトランジスタ３４と基準電位ＧＮＤの間に接続されている。

ここで、第１乃至第４ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４は、例えば特性が揃ったダイオードである（Ｄ１＝Ｄ３、Ｄ２＝Ｄ４）。具体的には、順方向電圧、順方向電圧の温度依存性が略等しいダイオードである。

第１および第３抵抗Ｒ１、Ｒ３は、例えば特性が揃った抵抗である（Ｒ１＝Ｒ３）。具体的には、抵抗値および抵抗の温度依存性が略等しい抵抗である。

電流出力回路１３は、第１カレントミラー回路１７に付加されて多連出力型のカレントミラー回路を構成するＰＭＯＳトランジスタ３５と、第３カレントミラー回路２８に付加されて多連出力型のカレントミラー回路を構成するＰＭＯＳトランジスタ３６との並列回路を有している。

ＰＭＯＳトランジスタ３５のゲート電極がＭＯＳトランジスタ２０のゲート電極に接続され、ＰＭＯＳトランジスタ３６のゲート電極はＰＭＯＳトランジスタ３０のゲート電極に接続されている。ＰＭＯＳトランジスタ３５、３６のミラー比は、それぞれ１に設定されている。

上述した基準電流発生回路１０では、負の２次温度係数は、第１および第２ダイオードＤ１、Ｄ２の非直線性の差に依存して第２抵抗Ｒ２に流れる電流Ｉ１ｂの温度特性に応じて生成され、正の２次温度係数は、第３および第４ダイオードＤ３、Ｄ４の非直線性の差に依存して第４抵抗Ｒ４に発生する電圧Ｖｎ５の温度特性に応じて生成されるように構成されている。

図２は第１乃至第３基準電流Ｉ１、Ｉ２、Ｉ３の温度特性を説明するための図である。第１乃至第３基準電流Ｉ１、Ｉ２、Ｉ３の温度特性は、温度Ｔを変数とする多項式近似により、下記式で表わされる。

Ｉ１（Ｔ）＝ａ_１０＋ａ_１１Ｔ＋ａ_１２Ｔ^２＋ａ_１３Ｔ^３＋・・・・・ （１）
Ｉ２（Ｔ）＝ａ_２０＋ａ_２１Ｔ＋ａ_２２Ｔ^２＋ａ_２３Ｔ^３＋・・・・・ （２）
Ｉ３（Ｔ）＝（ａ_１０＋ａ_２０）＋（ａ_１１＋ａ_２１）Ｔ
＋（ａ_１３＋ａ_２３）Ｔ^３＋ ・・・・・ （３）
上記の温度係数ａ_ｘｙは、定数項を除いて、特に正負の定めはないものである。

図２（ａ）に示すように、第１基準電流Ｉ１は負の温度特性を有しているが、２次の温度係数が負であるために、温度Ｔが上昇すると直線４１より僅かに上凸状の曲線４２のように減少する。

このため、温度Ｔと第１基準電流Ｉ１の線形性が損なわれ、曲線４３で示すような第１誤差が生じる。曲線４３は直線４１と曲線４２の差を示している。

一方、図２（ｂ）に示すように、第２基準電流Ｉ２も負の温度特性を有しているが、２次の温度係数が正であるために、温度Ｔが上昇すると直線４４より僅かに下凸状の曲線４５のように減少する。

このため、温度Ｔと第２１基準電流Ｉ２の線形性が損なわれ、曲線４６で示すような第２誤差が生る。曲線４６は直線４４と曲線４５の差を示している。

その結果、図２（ｃ）に示すように、第１基準電流Ｉ１と第２基準電流Ｉ２が加算された第３基準電流Ｉ３も負の温度特性を有しているが、第１基準電流Ｉ１と第２基準電流Ｉ２の２次の温度係数が打ち消し合うために、温度Ｔが上昇すると直線４７のように減少する。

従って、温度Ｔと第３基準電流Ｉ３の線形性を確保することが可能である。但し、Ｓ字状の曲線４８で示すような僅かな第３誤差が残留している。これは、３次以上の温度係数が打ち消されていないためである。

次に、図１に戻って基準電流発生回路１０の動作について詳しく説明する。第１乃至第５電圧電流変換回路１４、１５、２４、２５、２６の電流入力側のノードをノードＮ１、Ｎ２、Ｎ３、Ｎ４、Ｎ５とし、ノードＮ１、Ｎ２、Ｎ３、Ｎ４、Ｎ５の電位をＶｎ１、Ｖｎ２、Ｖｎ３、Ｖｎ４、Ｖｎ５とする。

第１基準電流発生回路１１では、電位Ｖｎ１は第１抵抗Ｒ１と第１ダイオードＤ１の第１直列回路により決定され、電位Ｖｎ２は第２ダイオードＤ２により決定される。従って、ノードＮ１の電位Ｖｎ１とノードＮ２の電位Ｖｎ２は、恒常的に等しくなる（Ｖｎ１＝Ｖｎ２）。

ここで、第１および第２ダイオードＤ１、Ｄ２の電圧をＶｄ１、Ｖｄ２とすると、以下の式が成り立つ。
Ｖｎ１＝Ｉ１ａＲ１＋Ｖｄ１ （４）
Ｖｎ２＝Ｖｄ２ （５）
これにより、電流Ｉ１ａ、Ｉ１ｂは次式で表わされる。
Ｉ１ａ＝（Ｖｄ２−Ｖｄ１）／Ｒ１ （６）
Ｉ１ｂ＝Ｖｄ２／Ｒ２ （７）
従って、第１基準電流Ｉ１は次式で表わされる。
Ｉ１＝Ｉ１ａ＋Ｉ１ｂ＝（Ｖｄ２−Ｖｄ１）／Ｒ１＋Ｖｄ２／Ｒ２ （８）
例えば、Ｒ１がＲ２より十分小さいとすると（Ｒ２≫Ｒ１）、
Ｉ１＝Ｉ１ａ＝（Ｖｄ２−Ｖｄ１）／Ｒ１ （９）
が得られる。第１基準電流Ｉ１は、第１および第２ダイオードＤ１、Ｄ２の電圧Ｖｄ１、Ｖｄ２の非直線性の差に依存した温度係数を有している。

温度が上昇すると、第１および第２ダイオードＤ１、Ｄ２のＰＮ接合の障壁が小さくなるので、ノードＮ１、Ｎ２の電位Ｖｎ１、Ｖｎ２はともに低下する。電位Ｖｎ１が低下すると、オームの法則に従い第２抵抗Ｒ２に流れる電流Ｉ１ｂは小さくなる。

同様に、第２基準電流発生回路１２では、ノードＮ３の電位Ｖｎ３は第３ダイオードＤ３と第３抵抗Ｒ３の第２直列回路により決定され、ノードＮ４の電位Ｖｎ４は第４ダイオードＤ４により決定される。ノードＮ１の電位Ｖｎ１とノードＮ２の電位Ｖｎ２と同様に、ノードＮ３の電位Ｖｎ３とノードＮ４の電位Ｖｎ４は、恒常的に等しくなる（Ｖｎ３＝Ｖｎ４）。

ここで、第３および第４ダイオードＤ３、Ｄ４の電圧をＶｄ３、Ｖｄ４とすると、以下の式が成り立つ。

Ｖｎ３＝Ｉ２ａＲ３＋Ｖｄ３ （１０）
Ｖｎ４＝Ｖｄ４ （１１）
これにより、電流Ｉ２ａ、Ｉ２ｂは次式で表わされる。
Ｉ２ａ＝（Ｖｄ４−Ｖｄ３）／Ｒ３ （１２）
Ｉ２ｂ＝（（Ｖｄ４−Ｖｄ３）／Ｒ３）（１−ｋ）／ｋ （１３）
従って、第２基準電流Ｉ２は次式で表わされる。
Ｉ２＝Ｉ２ａ＋Ｉ２ｂ＝（Ｖｄ４−Ｖｄ３）／(ｋＲ３) （１４）
また、ノードＮ５の電位Ｖｎ５＝Ｉ２ｂＲ４は、次式で表わされる。
Ｖｎ５＝（（Ｖｄ４−Ｖｄ３）／Ｒ３）Ｒ４（１−ｋ）／ｋ （１５）
第２基準電流Ｉ２は、第３および第４ダイオードＤ３、Ｄ４の電圧Ｖｄ３、Ｖｄ４の非直線性の差に依存した温度係数を有している。

温度が上昇すると、第３および第４ダイオードＤ３、Ｄ４のＰＮ接合の障壁が小さくなるので、第４カレントミラー回路２９のＮＭＯＳトランジスタ３３のミラー比ｋにより決定されるＮＭＯＳトランジスタ３３を通過する電流Ｉ２ａが増加する。

同様に、第４カレントミラー回路２９のＮＭＯＳトランジスタ３４のミラー比(１−ｋ)で決定されるＮＭＯＳトランジスタ３４を通過する電流Ｉ２ｂも増加する。その結果、ノードＮ５の電位Ｖｎ５は上昇する。

ノードＮ５の電位Ｖｎ５が上昇すると、ＮＭＯＳトランジスタ３４のドレイン・ソース間電圧Ｖｄｓおよびゲート・ソース間電圧Ｖｇｓが減少するので、ＮＭＯＳトランジスタ３４のドレイン電流Ｉ２ｂは減少する。

ＭＯＳトランジスタの飽和領域におけるドレイン電流Ｉｄは、次式で表わされる。
Ｉｄ∝（Ｖｇｓ−Ｖｔｈ）^２（１＋λＶｄｓ） （１６）
ここで、ＶｔｈはＭＯＳトランジスタの閾値、λはチャネル長変調係数である。

これにより、ドレイン・ソース間電圧Ｖｄｓおよびゲート・ソース間電圧Ｖｇｓが減少すると、ドレイン電流Ｉｄが減少することが示される。

従って、ノードＮ５の電位Ｖｎ５は、ノードＮ３において電流Ｉ２ａが増加すると連動して電流Ｉ２ｂが増加し、電位Ｖｎ５が増加する第１の効果と、電位Ｖｎ５が増加するとＮＭＯＳトランジスタ３４の動作特性により電流Ｉ２ｂが減少し、電位Ｖｎ５が減少する第２の効果の和により定まることになる。第１の効果と第２の効果の兼ね合いにより、電位Ｖｎ５の温度特性を反転させることが可能である。

温度が変化するとき、電流Ｉ１ｂによるノードＮ１の電位Ｖｎ１の振る舞いと、電流Ｉ２ｂによるノードＮ５の電位Ｖｎ５の振る舞いの違いにより、第１基準電流Ｉ１は負の２次温度係数を有し、第２基準電流Ｉ２は正の２次の温度係数を有する。

図３は第３基準電流Ｉ３の温度特性モードを示す図である。第３基準電流Ｉ３では、２次の温度係数が補償されており、温度Ｔに対する線形性は確保されている。然し、１次の温度係数については任意である。従って、３つの温度特性モードが可能である。

図３（ａ）は、正の温度特性を有する第３基準電流Ｉ３を示す図、図３（ｂ）は０の温度特性を有する第３基準電流Ｉ３を示す図、図３（ｃ）は負の温度特性を有する第３基準電流Ｉ３を示す図である。

温度特性モードの切り替えは、第１基準電流発生回路１０においては、電流Ｉ１ａとＩ１ｂの比率を調節することにより行う。電流Ｉ１ａは第１ダイオードＤ１によって定まる正の温度係数に依存し、電流Ｉ２ａは第２抵抗Ｒ２によって定まる負の温度係数に依存している。第２基準電流発生回路１２においては、第３抵抗Ｒ３および第４抵抗Ｒ４により電流Ｉ２ａと電流Ｉ２ｂの大きさを調節することにより行なう。

第１および第２電流Ｉ１、Ｉ２の１次温度係数ａ_１１、ａ_２１が負になるように調節することにより、図３（ａ）に示す負の１次温度係数を有する第３基準電流Ｉ３が得られる。この温度特性モードをＮＴＡＴ（Negative To Absolute Temperature）と呼ぶ。

１次温度係数ａ_１１、ａ_２１が略ゼロになるように調節することにより、図３（ｂ）に示す０の１次温度係数を有する第３基準電流Ｉ３が得られる。この温度特性モードをＣＯＮＳＴ（Constant To Absolute Temperature）と呼ぶ。

１次温度係数ａ_１１、ａ_２１が正になるように調節することにより、図３（ｃ）に示す正の１次温度係数を有する第３基準電流Ｉ３が得られる。この温度特性モードをＰＴＡＴ（Positive To Absolute Temperature）と呼ぶ。

図４は基準電流発生回路１０を用いた発振回路を示す図である。図４に示すように、発振回路は、インバータ５１によるリング発振回路５０である。ここでは、３つのインバータ５１がリング状に接続され、基準電流発生回路１０から各インバータ５１にＮＴＡＴの温度特性モードを有する第３基準電流Ｉ３が供給されている。

リング発振回路５０では、発振周波数ｆはインバータ５１の伝播遅延時間τｄと段数Ｎによって決まる（ｆ ∝ １／Ｎτｄ）。遅延時間τｄはインバータ５１の負荷容量Ｃに比例し、動作電流Ｉと動作温度Ｔに半比例するので、発振周波数ｆはｆ ∝ ＩＴ／Ｃで表わされる。

従って、ＮＴＡＴの温度特性モードを有する第３基準電流Ｉ３により、温度Ｔによる発振周波数の変化を打ち消して、温度変動の少ないリング発振回路５０を得ることが可能である。

図５は基準電流発生回路１０を用いた別のリング発振回路を示す図である。図５に示すように、リング発振回路６０では、各インバータ５１の出力端子にキャパシタ６１が接続されている。キャパシタ６１により負荷容量Ｃに容量ΔＣが付加されるので、発振周波数が変化する。

ＮＴＡＴの温度特性モードを有する第３基準電流Ｉ３により、温度Ｔによる発振周波数の変化が補償されているので、容量ΔＣによる周波数のチューニングを安定して行うことが可能である。

図６は上述した発振回路を用いた集積回路を示すブロック図である。図６に示すように、集積回路７０は、例えば低消費電力で無線通信を行うための通信モジュール、例えばブルーツース(Ｒ)である。

集積回路７０では、情報処理部７１は例えばマイクロプロセッサとメモリを有し、情報処理装置、例えばセルラーフォン、パソコン等と情報をやり取りして処理する。

高周波処理部７２は、情報処理部７１で処理された情報を高周波信号で変調して外付けされたアンテナ７３を介して外部に送信する。また、高周波処理部７２は、外部から受信した高周波信号を復調して情報処理部７１に引き渡す。

また、情報処理部７１は、選択信号ＳＬをクロック選択回路７４に送出して第１発信器７５のクロック信号ＣＬＫ１または第２発振器７６のクロック信号ＣＬＫ２を選択し、選択されたクロック信号ＣＬＫで動作する。

第１発信器７５は、外付けされた水晶振動子７７を用いた発振器である。第２発信器７６は、上述したリング発振器５０またはリング発振器６０を用いた発信器である。

第１発信器７５では、高精度なクロック信号ＣＬＫ１が得られるが、消費電力は大きくなる。一方、第２発信器７６では、温度に対して安定したクロック信号ＣＬＫ２が得られ、且つ第１発信器７５に比べて消費電力が少なくて済む利点がある。

情報処理部７１は、例えば高速に情報処理を行う場合にクロック信号ＣＬＫ１を選択し、例えば処理待ち状態のときにクロック信号ＣＬＫ２を選択する。これにより、集積回路７０は、十分な信号処理能力と低消費電力性を備えることが可能である。

以上説明したように、本実施例の基準電流発生回路１０では、第１基準電流発生回路１１は、負の２次温度係数を有する第１基準電流Ｉ１を生成する。第２基準電流発生回路１２は、絶対値が第１基準電流発生回路１１の負の２次温度係数と略等しい正の２次温度係数を有する第２基準電流Ｉ２を生成する。電流出力回路１３は、第１基準電流Ｉ１と第２基準電流Ｉ２を加算した第３基準電流Ｉ３＝Ｉ１＋Ｉ２を出力する。

その結果、第１、第２基準電流Ｉ１、１２の２次温度係数が補償され、温度に対する直線性の優れた第３基準電流Ｉ３が得られる。従って、正の２次温度係数を有する基準電流を出力する基準電流発生回路が得られる。

ここでは、２次温度係数が補償された基準電流発生回路１０について説明したが、同様の考えにより、３次以上の高次の温度係数が補償された基準電流発生回路を構成することも可能である。但し、高次の温度係数ほど外乱の影響を受け易くなるので、回路の構成には十分な対策が必要である。

本実施例に係る基準電流発生回路について図７を用いて説明する。図７は本実施例の基準電流発生回路を示す回路図である。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。

本実施例が実施例１と異なる点は、抵抗を第２ダイオードに並列接続し、ドレイン電極とゲート電極が接続されたＮＭＯＳトランジスタと抵抗の直列回路を第４カレントミラー回路の電流入力ノードに接続しことにある。

即ち、図７に示すように、本実施例の基準電流発生回路８０では、第５抵抗Ｒ５が第２ダイオードＤ２に並列接続され、且つドレイン電極とゲート電極が接続されたＮＭＯＳトランジスタ８３と第６抵抗Ｒ６の直列回路が第４カレントミラー回路２９の電流入力ノードＮ６に接続されている。

第５抵抗Ｒ５は、第１ダイオードＤ１と第２ダイオードＤ２の電流を一致させるために設けられている。第６抵抗Ｒ６は、第３ダイオードＤ３と第４ダイオードＤ４の電流を一致させるために設けられている。これにより第１および第２基準電流Ｉ１、Ｉ２の温度誤差を抑制することが可能である。

次に、第１乃至第３基準電流Ｉ１、Ｉ２、Ｉ３の温度特性のシミュレーション結果について図８および図９を用いて説明する。図８は第１および第２誤差を示す図、図９は第３誤差を示す図である。シミュレーションはモンテカルロ法により、ＭＯＳトランジスタのサイズ、閾値などをパラメータとして行なった。第１乃至第３誤差とは、上述したように温度特性から１次までの温度特性を差し引いた２次以上の温度特性を示している。

図８（ａ）に示すように、曲線８６で示される第１誤差は、温度Ｔが−４０℃から１２０℃の間で上凸状であり、略−２０００ｐｐｍから略０ｐｐｍの値を示した。

一方、図８（ｂ）に示すように、曲線８７で示される第２誤差は、温度Ｔが−４０℃から１２０℃の間で下凸状であり、略２３００ｐｐｍから略−５０ｐｐｍの値を示した。

その結果、図９に示すように、曲線８８で示される第３誤差は、温度Ｔが−４０℃から１２０℃の間でＳ字状であり、略−５０ｐｐｍから略３００ｐｐｍの値を示した。これから、第３誤差は、第１および第２誤差より略１桁減少することが確認された。

以上説明したように、本実施例の基準電流発生回路８０では、第５抵抗Ｒ５が第２ダイオードＤ２に並列接続され、且つドレイン電極とゲート電極が接続されたＮＭＯＳトランジスタ８３と第６抵抗Ｒ６の直列回路が第４カレントミラー回路２９の電流入力ノードＮ６に接続されている。

これにより、第１および第２基準電流Ｉ１、Ｉ２の温度誤差を抑制することができる利点がある。

本実施例に係る基準電流発生回路について図１０を用いて説明する。図１０は本実施例の基準電流発生回路を示す回路図である。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。本実施例が実施例１と異なる点は、第２基準電流発生回路を独立した基準電流発生回路としたことにある。

即ち、図１０に示すように、本実施例の基準電流発生回路９０は、第２基準電流発生回路１２を有している。基準電流発生回路９０は、負の２次温度係数を有する負荷９１、例えば拡散抵抗、ポリシリコン抵抗などに正の２次温度係数を有する第２基準電流Ｉ２を供給することができる。

これにより、温度と負の２次温度係数を有する負荷に流れる電流の直線性を確保することが可能である。

以上説明したように、本実施例の基準電流発生回路９０は、正の２次温度係数を有する第２基準電流Ｉ２を供給することができるので、負の２次温度係数を有する負荷９１において、温度と負荷電流の直線性を確保したい場合に適している。

本実施例に係る基準電流発生回路について図１１を用いて説明する。図１１は本実施例の基準電流発生回路を示す回路図である。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。本実施例が実施例１と異なる点は、第１乃至第４カレントミラー回路をそれぞれカスコード接続したことにある。

即ち、図１１に示すように、本実施例の基準電流発生回路１００は、第１基準電流発生回路１０１と、第２基準電流発生回路１０２と、電流出力回路１０３を有している。

第１基準電流発生回路１０１において、第１電流供給回路１０４は、第１カレントミラー回路１７がカスコード接続された第１カスコード回路１０５と、第２カレントミラー回路１８がカスコード接続された第２カスコード回路１０６の直列回路を有している。

第１カスコード回路１０５では、電源端子１９に接続されるＰＭＯＳトランジスタ２０ａは、ゲート電極がカスコード接続されるＰＭＯＳトランジスタ２０ｂのドレイン電極に接続されている。ＰＭＯＳトランジスタ２０ｂは、ゲート電極が抵抗Ｒ７を介してドレイン電極に接続されている。ＰＭＯＳトランジスタ２０ｂは、抵抗Ｒ７を介して第２カスコード回路１０６のＮＭＯＳトランジスタ２３ａに接続されている。

第２カスコード回路１０６では、第２ノードＮ２に接続されるＮＭＯＳトランジスタ２２ｂは、ゲート電極がカスコード接続されるＮＭＯＳトランジスタ２２ａのドレイン電極に接続されている。ＮＭＯＳトランジスタ２２ａは、ゲート電極が抵抗Ｒ８を介してドレイン電極に接続されている。ＮＭＯＳトランジスタ２２ｂは、抵抗Ｒ８を介して第１カスコード回路１０５のＰＭＯＳトランジスタ２１ｂに接続されている。

抵抗Ｒ７、Ｒ８は、それぞれ第１カスコード回路１０５、第２カスコード回路１０６にバイアス電圧を与えるために設けられている。

第２基準電流発生回路１０２において、第２電流供給回路１０７は、第３カレントミラー回路２７がカスコード接続された第３カスコード回路１０８と、第４カレントミラー回路２８がカスコード接続された第４カスコード回路１０９の直列回路を有している。

第３および第４カスコード回路１０８、１０９における接続関係は、第１および第２カスコード回路１０５、１０６における接続関係と同様であり、その説明は省略する。

電流出力回路１０３は、第１および第２カスコード回路１０５、１０８に対応して、ＰＭＯＳトランジスタ３５ａ、３５ｂの直列回路と、ＰＭＯＳトランジスタ３６ａ、３６ｂの直列回路が並列接続されている。

ＰＭＯＳトランジスタ３５ａ、３５ｂのゲート電極は、それぞれ第１カスコード回路１０５のＰＭＯＳトランジスタ２０ａ、２０ｂのゲート電極に接続されている。ＰＭＯＳトランジスタ３６ａ、３６ｂのゲート電極は、それぞれ第３カスコード回路１０８のＰＭＯＳトランジスタ３０ａ、３０ｂのゲート電極に接続されている。

第１および第２電流供給回路１０４、１０７回路は、カレントミラー回路をカスコード接続することにより、電圧・電流特性が電源電圧Ｖｄｄに対してロバストになるように構成されている。その結果、入力電流と出力電流の温度ドリフトをより低減し、ミラー比をより高精度に達成することが可能である。

以上説明したように、本実施例の基準電流発生回路１００では、第１および第２電流供給回路１０４、１０７回路は、カレントミラー回路をカスコード接続して、インピーダンスを増加させることにより、電圧・電流特性が電源電圧Ｖｄｄに対してロバストになるように構成されている。

その結果、入力電流と出力電流の温度ドリフトがより低減し、ミラー比がより高精度に達成される利点がある。

本実施例においても、図９に示す第２ダイオードＤ２に第５抵抗Ｒ５を並列接続し、第４カレントミラー回路２９の電流入力ノードＮ６にドレイン電極とゲート電極が接続されたＮＭＯＳトランジスタ８３と第６抵抗Ｒ６の直列回路を接続することができる。

また、第１乃至第４カレントミラー回路をそれぞれカスコード接続した場合について説明したが、第１乃至第４カレントミラー回路を部分的にカスコード接続することも可能である。

第１電流供給回路では、第１カレントミラー回路１７および第２カレントミラー回路１８の一方または両方をカスコード接続することができる。第２電流供給回路では、第３カレントミラー回路２８および第４カレントミラー回路２９の一方または両方をカスコード接続することができる。カスコード接続するカレントミラー回路は、特に限定されず、自由に選択することができる。

図１２乃至図１５はカレントミラー回路が部分的にカスコード接続された基準電流発生回路を示す回路図である。

図１２は第１カレントミラー回路１７および第３カレントミラー回路２８がカスコード接続された基準電流発生回路１１０を示す回路図である。図１３は基準電流発生回路１１０に第５抵抗Ｒ５およびドレイン電極とゲート電極が接続されたＮＭＯＳトランジスタ８３と第６抵抗Ｒ６の直列回路を追加した基準電流発生回路１２０を示す回路図である。

図１４は第２カレントミラー回路１８および第４カレントミラー回路２９がカスコード接続された基準電流発生回路１３０を示す回路図である。図１５は基準電流発生回路１３０に第５抵抗Ｒ５およびドレイン電極とゲート電極が接続されたＮＭＯＳトランジスタ８３と第６抵抗Ｒ６の直列回路を追加した基準電流発生回路１４０を示す回路図である。

回路構成、抵抗を用いたカスコード接続するためのバイアス電圧の生成方法、およびカスコード接続によるインピーダンス増加効果などは上述した通りである。

上述した実施形態は、単に例として示したもので、本発明の範囲を限定することを意図したものではない。実際、ここにおいて述べた新規な回路は、種々の他の形態に具体化されても良いし、さらに、本発明の主旨又はスピリットから逸脱することなくここにおいて述べた回路の形態における種々の省略、置き換えおよび変更を行っても良い。付随する請求項およびそれらの均等物は、本発明の範囲および主旨又はスピリットに入るようにそのような形態若しくは変形を含むことを意図している。

１０、８０、９０、１００、１１０、１２０、１３０、１４０ 基準電流発生回路
１１、８１、１０１ 第１基準電流発生回路
１２、８２、１０２ 第２基準電流発生回路
１３、１０３ 電流出力回路
１４ 第１電流電圧変換回路
１５ 第２電流電圧変換回路
１６、１０４ 第１電流供給回路
１７ 第１カレントミラー回路
１８ 第２カレントミラー回路
１９ 電源端子
２０、２１、３０、３１、３５、３６ ＰＭＯＳトランジスタ
２２、２３、３２、３３、３４、８３ ＮＭＯＳトランジスタ
２４ 第３電流電圧変換回路
２５ 第４電流電圧変換回路
２６ 第５電流電圧変換回路
２７、１０７ 第２電流供給回路
２８ 第３カレントミラー回路
２９ 第４カレントミラー回路
５０、６０ リング発信器
５１ インバータ
６１ キャパシタ
７０ 通信モジュール
７１ 情報処理部
７２ 高周波処理部
７３ アンテナ
７４ クロック選択回路
７５ 第１発振回路
７６ 第２発振回路
７７ 水晶振動子
９１ 負荷
１０５ 第１カスコード回路
１０６ 第２カスコード回路
１０８ 第３カスコード回路
１０９ 第４カスコード回路
Ｄ１ 第１ダイオード
Ｄ２ 第２ダイオード
Ｄ３ 第３ダイオード
Ｄ４ 第４ダイオード
Ｒ１ 第１抵抗
Ｒ２ 第２抵抗
Ｒ３ 第３抵抗
Ｒ４ 第４抵抗

Claims (4)

1. 第１抵抗と第１ダイオードの第１直列回路と、前記第１直列回路に並列接続された第２抵抗を有する第１電流電圧変換回路と、第２ダイオードを有する第２電流電圧変換回路と、前記第１および第２電流電圧変換回路に等しい電流を供給する第１電流供給回路とを備え、負の２次温度係数を有する第１基準電流を発生する第１基準電流発生回路と、
   第３抵抗と第３ダイオードの第２直列回路を有する第３電流電圧変換回路と、第４ダイオードを有する第４電流電圧変換回路と、第４抵抗を有する第５電流電圧変換回路と、前記第４電流電圧変換回路に供給する電流に等しい電流を前記第３および第５電流電圧変換回路に一定の比率で分流して供給する第２電流供給回路とを備え、絶対値が前記負の２次温度係数と略等しい正の２次温度係数を有する第２基準電流を生成する第２基準電流発生回路と、
   前記第１基準電流と前記第２基準電流を加算した第３基準電流を出力する電流出力回路と、
   を具備することを特徴とする基準電流発生回路。
2. 前記第１電流供給回路は、第１導電型の第１カレントミラー回路と、前記第１カレントミラー回路に直列接続された第２導電型の第２カレントミラー回路を有し、
   前記第２電流供給回路は、第１導電型の第３カレントミラー回路と、前記第３カレントミラー回路に直列接続された第２導電型で多蓮出力型の第４カレントミラー回路を有し、
   前記電流出力回路は、前記第１カレントミラー回路に付加されて多連出力型のカレントミラー回路を形成する第１導電型の第１絶縁ゲート電界効果トランジスタと、前記第３カレントミラー回路に付加されて多連出力型のカレントミラー回路を形成する第１導電型の第２絶縁ゲート電界効果トランジスタの並列回路を有する
   ことを特徴とする請求項１に記載の基準電流発生回路。
3. 第５抵抗が前記第２ダイオードに並列接続され、且つドレイン電極とゲート電極が接続された絶縁ゲート電界効果トランジスタと第６抵抗の直列回路が第４カレントミラー回路の電流入力ノードに接続されていることを特徴とする請求項２に記載の基準電流発生回路。
4. 前記第１電流供給回路において、前記第１カレントミラー回路および前記第２カレントミラー回路の一方または両方がカスコード接続され、
   前記第２電流供給回路において、前記第３カレントミラー回路および前記第４カレントミラー回路の一方または両方がカスコード接続されている
   ことを特徴とする請求項２に記載の基準電流発生回路。

Images