JPH05233084A - 定電圧発生回路 - Google Patents
定電圧発生回路Info
- Publication number
- JPH05233084A JPH05233084A JP4033119A JP3311992A JPH05233084A JP H05233084 A JPH05233084 A JP H05233084A JP 4033119 A JP4033119 A JP 4033119A JP 3311992 A JP3311992 A JP 3311992A JP H05233084 A JPH05233084 A JP H05233084A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- circuit
- bipolar transistor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/267—Current mirrors using both bipolar and field-effect technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】２.４Ｖ 程度の低い電源電圧でも動作可能なＥ
ＣＬ ＳＲＡＭを実現するために、低電源電圧で動作可
能な電源回路方式を提供する。 【構成】正の温度依存性を持つ電圧と負の温度依存性を
持つ電圧を加算して、温度変化に対して依存性の無い定
電圧を発生する回路で、正の温度依存性を持つ電流発生
部と、この電流を電圧に変換する素子とを、例えばカレ
ントミラーのような比例電流供給回路により接続する。 【効果】低い電源電圧において、温度依存性，電源電圧
依存性の無い、低電圧回路を実現できる。
ＣＬ ＳＲＡＭを実現するために、低電源電圧で動作可
能な電源回路方式を提供する。 【構成】正の温度依存性を持つ電圧と負の温度依存性を
持つ電圧を加算して、温度変化に対して依存性の無い定
電圧を発生する回路で、正の温度依存性を持つ電流発生
部と、この電流を電圧に変換する素子とを、例えばカレ
ントミラーのような比例電流供給回路により接続する。 【効果】低い電源電圧において、温度依存性，電源電圧
依存性の無い、低電圧回路を実現できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路に係り、
とくに低い電源電圧において、定電流源回路を用いて集
積回路の特性の電源電圧依存性と温度依存性とを低減す
るために備える、半導体集積回路及びその電源回路に係
る。
とくに低い電源電圧において、定電流源回路を用いて集
積回路の特性の電源電圧依存性と温度依存性とを低減す
るために備える、半導体集積回路及びその電源回路に係
る。
【０００２】
【従来の技術】一般に集積回路の特性は環境温度，電源
電圧，プロセスバラツキ等に依存して変化する。これら
のパラメータに対する集積回路の特性の依存性を低減す
るために、電源回路が用いられる場合がある。集積回路
の特性はある電源電圧範囲，温度範囲で規定されるもの
で、その範囲で一定な特性をもつ電源回路を備えること
により集積回路の特性を安定化することが出来る。
電圧，プロセスバラツキ等に依存して変化する。これら
のパラメータに対する集積回路の特性の依存性を低減す
るために、電源回路が用いられる場合がある。集積回路
の特性はある電源電圧範囲，温度範囲で規定されるもの
で、その範囲で一定な特性をもつ電源回路を備えること
により集積回路の特性を安定化することが出来る。
【０００３】その一つの例はＥＣＬメモリ集積回路の入
出力回路である。１００ｋ ＥＣＬと呼ばれる集積回路
の入出力に関する規格は一定の温度範囲及び供給電源電
圧に対する入出力電圧の範囲を定めており、従来技術で
は以下に述べるようにバンドギャップリファレンス回路
を用いて実現されていた。
出力回路である。１００ｋ ＥＣＬと呼ばれる集積回路
の入出力に関する規格は一定の温度範囲及び供給電源電
圧に対する入出力電圧の範囲を定めており、従来技術で
は以下に述べるようにバンドギャップリファレンス回路
を用いて実現されていた。
【０００４】従来のバンドギャップリファレンス回路に
ついては、アイ・イー・イー・イー、ジャーナル オブ
ソリッド − ステート サーキッツ（IEEE Journal
ofSolid−State Circuits） VOL ２６ NUMBER 1 (１９
９１) pp.７７−８０、アイ・イー・イー・イー、ジャ
ーナル オブ ソリッド − ステート サーキッツ
（IEEE Journal of Solid−State Circuits) VOL ２２
NUMBER １ （１９８７）pp.７１−７６、及びアナログ
集積回路設計技術 上 （１９９０ 培風館）pp.２７
０−２７６(Analysis and Design of Analog Integrate
d Circuits John Wiley and Sons, Inc., New York. １
９８４）において論じられている。
ついては、アイ・イー・イー・イー、ジャーナル オブ
ソリッド − ステート サーキッツ（IEEE Journal
ofSolid−State Circuits） VOL ２６ NUMBER 1 (１９
９１) pp.７７−８０、アイ・イー・イー・イー、ジャ
ーナル オブ ソリッド − ステート サーキッツ
（IEEE Journal of Solid−State Circuits) VOL ２２
NUMBER １ （１９８７）pp.７１−７６、及びアナログ
集積回路設計技術 上 （１９９０ 培風館）pp.２７
０−２７６(Analysis and Design of Analog Integrate
d Circuits John Wiley and Sons, Inc., New York. １
９８４）において論じられている。
【０００５】バンドギャップリファレンス回路は、一般
にＶＴ発生部とＶＢＥ発生部とを持ち、この２つの電圧
が温度に対して反対極性の依存性を持つことを利用し
て、温度依存性の無い電圧出力を得る回路である。
にＶＴ発生部とＶＢＥ発生部とを持ち、この２つの電圧
が温度に対して反対極性の依存性を持つことを利用し
て、温度依存性の無い電圧出力を得る回路である。
【０００６】ＶＴはｋＴ／ｑで表される電圧で、熱電圧
（thermal voltage)と言う。その大きさは絶対温度Ｔに
対して正の依存性を持つ。ＶＢＥはバイポーラトランジ
スタのベース・エミッタ間に発生する順方向電圧であ
り、その大きさは温度に対して負の依存性を持つ。一般
的には０.６Ｖから０.８Ｖの値をとる。バンドギャップ
リファレンス回路はこれら２つの電圧ＶＴとＶＢＥとを
適当な係数を掛けて加算し出力することで温度依存性の
無い出力電圧を得る。
（thermal voltage)と言う。その大きさは絶対温度Ｔに
対して正の依存性を持つ。ＶＢＥはバイポーラトランジ
スタのベース・エミッタ間に発生する順方向電圧であ
り、その大きさは温度に対して負の依存性を持つ。一般
的には０.６Ｖから０.８Ｖの値をとる。バンドギャップ
リファレンス回路はこれら２つの電圧ＶＴとＶＢＥとを
適当な係数を掛けて加算し出力することで温度依存性の
無い出力電圧を得る。
【０００７】一般に電圧ＶＴを発生するには、以下の方
法を用いる。すなわち、２つのバイポーラトランジスタ
のＶＢＥ電圧の差電圧はＶＴと比例するためバイポーラ
トランジスタのＶＢＥの差電圧を抵抗性素子に印加する
ことにより、ＶＴに比例する電圧を得る。
法を用いる。すなわち、２つのバイポーラトランジスタ
のＶＢＥ電圧の差電圧はＶＴと比例するためバイポーラ
トランジスタのＶＢＥの差電圧を抵抗性素子に印加する
ことにより、ＶＴに比例する電圧を得る。
【０００８】バンドギャップリファレンス回路を用いた
従来の回路は例えば、アイ・イー・イー・イー、ジャー
ナル オブ ソリッド − ステート サーキッツ（IE
EEJournal of Solid−State Circuits) VOL. ２２ NUMB
ER １ (１９８７) pp.７２に掲載されている。ＶＢＢは
ＶＣＣを基準とした基準電圧である。ECL LSIに於て入
力バッファの閾値を決める基準電圧等に用いられる。Ｖ
ＣＳはＶＥＥを基準とした基準電圧である。ＥＣＬ Ｌ
ＳＩの出力バッファの出力レベルを決めるために用いら
れる。両方の電圧ともその電圧値の温度依存性，電源電
圧依存性が補償されており、その値は温度，電源電圧の
変動に対して変化しないものとなっている。
従来の回路は例えば、アイ・イー・イー・イー、ジャー
ナル オブ ソリッド − ステート サーキッツ（IE
EEJournal of Solid−State Circuits) VOL. ２２ NUMB
ER １ (１９８７) pp.７２に掲載されている。ＶＢＢは
ＶＣＣを基準とした基準電圧である。ECL LSIに於て入
力バッファの閾値を決める基準電圧等に用いられる。Ｖ
ＣＳはＶＥＥを基準とした基準電圧である。ＥＣＬ Ｌ
ＳＩの出力バッファの出力レベルを決めるために用いら
れる。両方の電圧ともその電圧値の温度依存性，電源電
圧依存性が補償されており、その値は温度，電源電圧の
変動に対して変化しないものとなっている。
【０００９】
【発明が解決しようとする課題】しかし、上記の従来技
術による定電圧発生回路には低い電圧で動作が不可能に
なるという欠点があった。
術による定電圧発生回路には低い電圧で動作が不可能に
なるという欠点があった。
【００１０】図１２に従来のバンドギャップリファレン
ス回路（定電圧発生回路）を示す。温度に対して一定の
電圧を発生する図１２に示した回路が低い電源電圧で動
作しない原因は以下のように考えられる。図１２のバイ
ポーラトランジスタＱ２と抵抗性素子Ｒ２はｋＴ／ｑに
比例する電流の発生部を構成する。Ｒ１４はこの電流に
よりｋＴ／ｑに比例する電圧を発生する。バイポーラト
ランジスタＱ１３と抵抗性素子Ｒ１６はバイポーラトラ
ンジスタＱ１とＱ２に流れる電流比を設定するための回
路素子である。これらの回路構成を更にわかりやすくす
るため、図１３にブロック構成として示す。従来のバン
ドギャップリファレンス回路ではこの３つの回路ブロッ
クを高電位側電源と低電位側電源の間に直列に並べてい
たため、動作可能となるには上記の３つの回路ブロック
それぞれの動作に最低必要な電圧の和の電圧を高電位側
電源と低電位側電源の間に電源電圧として必要とするの
である。
ス回路（定電圧発生回路）を示す。温度に対して一定の
電圧を発生する図１２に示した回路が低い電源電圧で動
作しない原因は以下のように考えられる。図１２のバイ
ポーラトランジスタＱ２と抵抗性素子Ｒ２はｋＴ／ｑに
比例する電流の発生部を構成する。Ｒ１４はこの電流に
よりｋＴ／ｑに比例する電圧を発生する。バイポーラト
ランジスタＱ１３と抵抗性素子Ｒ１６はバイポーラトラ
ンジスタＱ１とＱ２に流れる電流比を設定するための回
路素子である。これらの回路構成を更にわかりやすくす
るため、図１３にブロック構成として示す。従来のバン
ドギャップリファレンス回路ではこの３つの回路ブロッ
クを高電位側電源と低電位側電源の間に直列に並べてい
たため、動作可能となるには上記の３つの回路ブロック
それぞれの動作に最低必要な電圧の和の電圧を高電位側
電源と低電位側電源の間に電源電圧として必要とするの
である。
【００１１】本発明の目的は、低い電源電圧においても
十分に動作マージンを持って動作する定電圧発生回路を
提供することである。
十分に動作マージンを持って動作する定電圧発生回路を
提供することである。
【００１２】
【課題を解決するための手段】上記目的は、正の温度依
存性を持つ電圧と負の温度依存性を持つ電圧を加算し、
温度変化に対して一定な電圧を発生する定電圧発生回路
において、温度変化に対して正の依存性を持つ電流を発
生する回路を構成する素子と、前記電流を電圧に変換す
る回路を構成する素子とは、比例電流供給回路により接
続し、それぞれに比例する電流が流れるように構成する
ことによって達成される。
存性を持つ電圧と負の温度依存性を持つ電圧を加算し、
温度変化に対して一定な電圧を発生する定電圧発生回路
において、温度変化に対して正の依存性を持つ電流を発
生する回路を構成する素子と、前記電流を電圧に変換す
る回路を構成する素子とは、比例電流供給回路により接
続し、それぞれに比例する電流が流れるように構成する
ことによって達成される。
【００１３】
【作用】上記手段により、定電圧発生回路の高電位側電
源と低電位側電源との間に直列接続する必要のある素子
を減らし、その動作可能最低電源電圧を低減することに
より、より低い電源電圧で動作可能な定電圧発生回路を
提供する。
源と低電位側電源との間に直列接続する必要のある素子
を減らし、その動作可能最低電源電圧を低減することに
より、より低い電源電圧で動作可能な定電圧発生回路を
提供する。
【００１４】
【実施例】従来技術による電源回路は３Ｖ程度の低い電
源電圧においてマージンを持って動作を保証することが
不可能である。高速高集積ＬＳＩの消費電力の低減のた
め、またデバイスの微細化によるデバイス耐圧の低減に
対応するために、現在の５Ｖ前後の電源電圧を低減する
必要が生じているが、上記の従来技術による電源回路で
は動作マージンを持って３Ｖ程度の低電源電圧化に対応
出来ない。すなわち、ＬＳＩチップ内の電源配線等の電
圧降下を考慮すると、より、低電圧で動作する電源の開
発が必要である。
源電圧においてマージンを持って動作を保証することが
不可能である。高速高集積ＬＳＩの消費電力の低減のた
め、またデバイスの微細化によるデバイス耐圧の低減に
対応するために、現在の５Ｖ前後の電源電圧を低減する
必要が生じているが、上記の従来技術による電源回路で
は動作マージンを持って３Ｖ程度の低電源電圧化に対応
出来ない。すなわち、ＬＳＩチップ内の電源配線等の電
圧降下を考慮すると、より、低電圧で動作する電源の開
発が必要である。
【００１５】以下に述べる実施例によれば、３Ｖ程度の
低い電源電圧においても、十分なマージンを持った動作
が可能である。
低い電源電圧においても、十分なマージンを持った動作
が可能である。
【００１６】本発明における定電圧発生回路の実施例を
図１を用いて説明する。
図１を用いて説明する。
【００１７】図１３に示された従来の回路構成におけ
る、電圧発生部と電流発生部を直列接続せず比例電流供
給回路によりｋＴ／ｑに比例する電流すなわち、絶対温
度Ｔに比例する電流を電圧Ｖ∝ｋＴ／ｑ発生部に流す。
比例電流発生回路は典型的にはＭＯＳ又はバイポーラの
カレントミラー回路で構成され、その出力端子に入力端
子に比例する電流を流す機能を持つ。
る、電圧発生部と電流発生部を直列接続せず比例電流供
給回路によりｋＴ／ｑに比例する電流すなわち、絶対温
度Ｔに比例する電流を電圧Ｖ∝ｋＴ／ｑ発生部に流す。
比例電流発生回路は典型的にはＭＯＳ又はバイポーラの
カレントミラー回路で構成され、その出力端子に入力端
子に比例する電流を流す機能を持つ。
【００１８】この構成により図１では直列に接続されて
いた回路素子が無くなり、動作するために必要な最小の
電源電圧が、従来回路構成に比べて低減した。
いた回路素子が無くなり、動作するために必要な最小の
電源電圧が、従来回路構成に比べて低減した。
【００１９】なお、Ｑ８はＶＢＥ発生用のバイポーラト
ランジスタである。
ランジスタである。
【００２０】図１の詳細な回路構成の一例を図２に示
す。バイポーラトランジスタＱ１とＱ２のベース・エミ
ッタ電圧ＶＢＥ電圧の差電圧が抵抗性素子Ｒ２に印加さ
れる。ＭＯＳトランジスタＭ１，Ｍ５はソース，ゲート
がそれぞれ接続されているためＭ１とＭ５のゲート長と
ゲート幅によって決まる比の電流がＭＯＳトランジスタ
Ｍ１，Ｍ５に流れる。これによりバイポーラトランジス
タＱ１，Ｑ２のコレクタ電流の比は一定に保たれてい
る。一般にコレクタ電流の比が一定なバイポーラトラン
ジスタのＶＢＥの差電圧は熱電圧ＶＴに比例するため、
抵抗性素子Ｒ２には熱電圧ＶＴに比例した、すなわち絶
対温度に比例した電圧が印加される。従って抵抗性素子
Ｒ２には絶対温度に比例した電流が流れる。バイポーラ
トランジスタＱ１の電流増幅率が十分高いとしてベース
電流が無視できると仮定すると、ＭＯＳトランジスタＭ
１と抵抗性素子Ｒ２が直列に接続されているためＭＯＳ
トランジスタＭ１にも絶対温度に比例した電流が流れ
る。そして、ＭＯＳトランジスタＭ４に熱電圧ＶＴに比
例した電流が流れる。これが抵抗性素子Ｒ３に流れその
両端にＶＴに比例した電圧Ｋ・ＶＴ（Ｋは比例定数）が
発生する。バイポーラトランジスタＱ８のベース・エミ
ッタ電圧ＶＢＥとＫ・ＶＴが加算され、高電位側電源Ｖ
ＣＣを基準として温度依存性のない電圧がＶＲＥＦに出
力される。
す。バイポーラトランジスタＱ１とＱ２のベース・エミ
ッタ電圧ＶＢＥ電圧の差電圧が抵抗性素子Ｒ２に印加さ
れる。ＭＯＳトランジスタＭ１，Ｍ５はソース，ゲート
がそれぞれ接続されているためＭ１とＭ５のゲート長と
ゲート幅によって決まる比の電流がＭＯＳトランジスタ
Ｍ１，Ｍ５に流れる。これによりバイポーラトランジス
タＱ１，Ｑ２のコレクタ電流の比は一定に保たれてい
る。一般にコレクタ電流の比が一定なバイポーラトラン
ジスタのＶＢＥの差電圧は熱電圧ＶＴに比例するため、
抵抗性素子Ｒ２には熱電圧ＶＴに比例した、すなわち絶
対温度に比例した電圧が印加される。従って抵抗性素子
Ｒ２には絶対温度に比例した電流が流れる。バイポーラ
トランジスタＱ１の電流増幅率が十分高いとしてベース
電流が無視できると仮定すると、ＭＯＳトランジスタＭ
１と抵抗性素子Ｒ２が直列に接続されているためＭＯＳ
トランジスタＭ１にも絶対温度に比例した電流が流れ
る。そして、ＭＯＳトランジスタＭ４に熱電圧ＶＴに比
例した電流が流れる。これが抵抗性素子Ｒ３に流れその
両端にＶＴに比例した電圧Ｋ・ＶＴ（Ｋは比例定数）が
発生する。バイポーラトランジスタＱ８のベース・エミ
ッタ電圧ＶＢＥとＫ・ＶＴが加算され、高電位側電源Ｖ
ＣＣを基準として温度依存性のない電圧がＶＲＥＦに出
力される。
【００２１】次に、出力特性が電源電圧に原理的には依
存しない回路構成の実施例を、図３に示す。
存しない回路構成の実施例を、図３に示す。
【００２２】図３の回路構成から、以下の関係式（１）
から（５）が成り立つ。
から（５）が成り立つ。
【００２３】 −ＶＲＥＦ＝Ｉ２１・Ｒ５＋ＶＢＥ８ （１） Ｉ２２・Ｒ３＝Ｉ２４・Ｒ４＋Ｉ２１・Ｒ５＋ＶＢＥ７ （２） ｄＩ２０／ｄＴ＝Ｉ２０／Ｔ （３） Ｉ２０＝Ｉ２２＋Ｉ２４ （４） Ｉ２１＝Ｉ２４＋２６ （５） （１）から（５）までの式を解いて、 Ｒ３＝（−ＶＲＥＦ−ＶＢＥ８＋ＶＢＥ７） ／（Ｉ２０＋（ｄＩ２０／ｄＴ）・（−ＶＲＥＦ−ＶＢＥ８） ／（ｄＶＢＥ８／ｄＴ）） （６） Ｒ４＝（−ｄＩ２０／ｄＴ・Ｒ５・Ｒ３）／（ｄＶＢＥ８／ｄＴ）−Ｒ２１ （７） が得られる。ただし抵抗性素子の抵抗値の温度依存性は
無視した。
無視した。
【００２４】この式から導かれた回路定数を用い、バイ
ポーラトランジスタＱ５，Ｑ６に絶対温度に比例する電
流を流せば、出力電圧の温度依存性が無くなることが判
る。本回路が動作する最低の電源電圧は以下のようにな
る。
ポーラトランジスタＱ５，Ｑ６に絶対温度に比例する電
流を流せば、出力電圧の温度依存性が無くなることが判
る。本回路が動作する最低の電源電圧は以下のようにな
る。
【００２５】ＭＯＳトランジスタＭ６をＭＯＳトランジ
スタの飽和領域で用いる必要があるためそのソースとド
レインの間に約１Ｖ程度の電圧が必要である。この値は
MOSトランジスタの特性によって変化する。例えば、デ
プレッションＭＯＳトランジスタを用いればもっと小さ
くすることが出来る。次に、バイポーラトランジスタＱ
１０を飽和させないために、約０.８Ｖ 程度の電圧が必
要でる。この値もバイポーラトランジスタの特性や、電
流値の設定によって変化する。従って、合計、約１.８
Ｖ の電源電圧で本実施例回路は動作する。
スタの飽和領域で用いる必要があるためそのソースとド
レインの間に約１Ｖ程度の電圧が必要である。この値は
MOSトランジスタの特性によって変化する。例えば、デ
プレッションＭＯＳトランジスタを用いればもっと小さ
くすることが出来る。次に、バイポーラトランジスタＱ
１０を飽和させないために、約０.８Ｖ 程度の電圧が必
要でる。この値もバイポーラトランジスタの特性や、電
流値の設定によって変化する。従って、合計、約１.８
Ｖ の電源電圧で本実施例回路は動作する。
【００２６】本実施例の効果は約１.８Ｖ の低い電源電
圧でも電源電圧依存性，温度依存性を持たないＥＣＬ入
力バッファの入力閾値を発生するのに好適な電源回路が
得られることである。
圧でも電源電圧依存性，温度依存性を持たないＥＣＬ入
力バッファの入力閾値を発生するのに好適な電源回路が
得られることである。
【００２７】本実施例回路の最低動作可能電源電圧は、
ＭＯＳトランジスタＭ１，バイポーラトランジスタＱ
１，抵抗性素子Ｒ２の動作に必要な電圧を加算した電源
電圧である。バイポーラトランジスタＱ１，抵抗性素子
Ｒ２、に必要な電圧は約０.８Ｖ、ＭＯＳトランジスタ
Ｍ１に必要な電圧は約１Ｖであるから、本回路は約1.8
Ｖという低電源電圧で動作可能である。
ＭＯＳトランジスタＭ１，バイポーラトランジスタＱ
１，抵抗性素子Ｒ２の動作に必要な電圧を加算した電源
電圧である。バイポーラトランジスタＱ１，抵抗性素子
Ｒ２、に必要な電圧は約０.８Ｖ、ＭＯＳトランジスタ
Ｍ１に必要な電圧は約１Ｖであるから、本回路は約1.8
Ｖという低電源電圧で動作可能である。
【００２８】ＰＭＯＳトランジスタＭ１とゲート，ソー
スがそれぞれ接続されたＰＭＯＳトランジスタＭ２を設
ければ、このＭＯＳトランジスタに絶対温度に比例する
電流が得られる。
スがそれぞれ接続されたＰＭＯＳトランジスタＭ２を設
ければ、このＭＯＳトランジスタに絶対温度に比例する
電流が得られる。
【００２９】出力バッファの電流源部がＭＯＳトランジ
スタで構成されるため、従来のバイポーラトランジスタ
と抵抗による出力バッファの電流源と比較して、より低
電源電圧で動作することである。
スタで構成されるため、従来のバイポーラトランジスタ
と抵抗による出力バッファの電流源と比較して、より低
電源電圧で動作することである。
【００３０】なお、本発明においてＰＭＯＳトランジス
タをＮＭＯＳトランジスタに、NPNバイポーラトランジ
スタをＰＮＰバイポーラトランジスタに置き換る等の変
更をしても同様の動作をする回路の構成が本発明により
可能であることは明らかである。
タをＮＭＯＳトランジスタに、NPNバイポーラトランジ
スタをＰＮＰバイポーラトランジスタに置き換る等の変
更をしても同様の動作をする回路の構成が本発明により
可能であることは明らかである。
【００３１】バイポーラトランジスタＱ４，抵抗性素子
Ｒ７、はアンプ回路を構成しバイポーラトランジスタＱ
４のベースに印加された電圧を増幅し、エミッタ，コレ
クタ間に出力する。これがバイポーラトランジスタＱ１
０とＭＯＳトランジスタＭ６からなるアンプ回路に入力
される。
Ｒ７、はアンプ回路を構成しバイポーラトランジスタＱ
４のベースに印加された電圧を増幅し、エミッタ，コレ
クタ間に出力する。これがバイポーラトランジスタＱ１
０とＭＯＳトランジスタＭ６からなるアンプ回路に入力
される。
【００３２】本回路構成の動作を説明する。ＭＯＳトラ
ンジスタＭ１，Ｍ５，Ｍ６はカレントミラー回路を構成
し、バイポーラトランジスタＱ１０にはＭＯＳトランジ
スタＭ１，Ｍ５に流れる電流に比例した電流が流れる。
すでに述べたようにＭＯＳトランジスタＭ１には絶対温
度に比例した電流が流れるため、バイポーラトランジス
タＱ１０にも絶対温度に比例した電流が流れる。電源電
圧が上昇すると、MOSトランジスタＭ１，Ｍ５のソー
ス，ドレイン間電圧が増大しこれらＭＯＳトランジスタ
に流れる電流が増加する。これにより、バイポーラトラ
ンジスタＱ４のベース電位が高くなりバイポーラトラン
ジスタＱ１０のベース電位を低下させMOSトランジスタ
Ｍ６の電流を減少させ、電源電流増大の効果を相殺す
る。
ンジスタＭ１，Ｍ５，Ｍ６はカレントミラー回路を構成
し、バイポーラトランジスタＱ１０にはＭＯＳトランジ
スタＭ１，Ｍ５に流れる電流に比例した電流が流れる。
すでに述べたようにＭＯＳトランジスタＭ１には絶対温
度に比例した電流が流れるため、バイポーラトランジス
タＱ１０にも絶対温度に比例した電流が流れる。電源電
圧が上昇すると、MOSトランジスタＭ１，Ｍ５のソー
ス，ドレイン間電圧が増大しこれらＭＯＳトランジスタ
に流れる電流が増加する。これにより、バイポーラトラ
ンジスタＱ４のベース電位が高くなりバイポーラトラン
ジスタＱ１０のベース電位を低下させMOSトランジスタ
Ｍ６の電流を減少させ、電源電流増大の効果を相殺す
る。
【００３３】バイポーラトランジスタＱ５，Ｑ６はバイ
ポーラトランジスタＱ１０とエミッタ，ベースがそれぞ
れ接続されているため、絶対温度に比例し、電源電圧依
存性のない電流が流れる。この電流により、Ｒ５にも絶
対温度に比例した電流が流れ、これに比例した電圧が発
生する。この電圧にバイポーラトランジスタＱ８のＶＢ
Ｅが加算され出力電圧となる。従って出力電圧ＶＲＥＦ
は温度依存性がなく電源電圧依存性のない電圧となる。
ポーラトランジスタＱ１０とエミッタ，ベースがそれぞ
れ接続されているため、絶対温度に比例し、電源電圧依
存性のない電流が流れる。この電流により、Ｒ５にも絶
対温度に比例した電流が流れ、これに比例した電圧が発
生する。この電圧にバイポーラトランジスタＱ８のＶＢ
Ｅが加算され出力電圧となる。従って出力電圧ＶＲＥＦ
は温度依存性がなく電源電圧依存性のない電圧となる。
【００３４】ここで、出力電位の電源電圧依存性と温度
依存性を保証するために従来用いられていた１００ｋ
ＥＣＬの出力バッファ回路を図１４に示す。ＥＣＬレベ
ルの出力は、HighレベルＶＯＨが −ＶＯＨ＝２・ＶＣＳ／３ Low レベルＶＯＬが −ＶＯＬ＝４・ＶＣＳ／３ と表される。ＶＣＳは図１２の回路で作られた電圧であ
る。これらの値の温度依存性と電源電圧依存性を無くす
には、すなわち図１４の回路においてＥＣＬ出力端子に
温度依存性と電源電圧依存性の無いＥＣＬ出力レベルを
得るには、ＶＣＳの入力に温度依存性と電源電圧依存性
の無い定電圧ＶＣＳを印加すればよいことが判る。
依存性を保証するために従来用いられていた１００ｋ
ＥＣＬの出力バッファ回路を図１４に示す。ＥＣＬレベ
ルの出力は、HighレベルＶＯＨが −ＶＯＨ＝２・ＶＣＳ／３ Low レベルＶＯＬが −ＶＯＬ＝４・ＶＣＳ／３ と表される。ＶＣＳは図１２の回路で作られた電圧であ
る。これらの値の温度依存性と電源電圧依存性を無くす
には、すなわち図１４の回路においてＥＣＬ出力端子に
温度依存性と電源電圧依存性の無いＥＣＬ出力レベルを
得るには、ＶＣＳの入力に温度依存性と電源電圧依存性
の無い定電圧ＶＣＳを印加すればよいことが判る。
【００３５】しかし、この回路には以下に述べる問題点
が存在する。図１４の出力バッファ回路の温度依存性の
補償機構は定電流源部にバイポーラトランジスタと抵抗
性素子とを必要とするため、バイポーラトランジスタを
飽和させないで用いる場合には、電源電圧が約２.８Ｖ
以下では動作が不可能である。電源電圧３Ｖでの動作を
安定に保証するためにはＬＳＩチップ内の配線抵抗等に
よる内部電源電圧の低下等も考慮して電源電圧２.４Ｖ
程度でも回路が動作することを保証する必要がある。以
下に図１４の回路の動作可能最低電源電圧が約２.８Ｖ
であることを説明する。
が存在する。図１４の出力バッファ回路の温度依存性の
補償機構は定電流源部にバイポーラトランジスタと抵抗
性素子とを必要とするため、バイポーラトランジスタを
飽和させないで用いる場合には、電源電圧が約２.８Ｖ
以下では動作が不可能である。電源電圧３Ｖでの動作を
安定に保証するためにはＬＳＩチップ内の配線抵抗等に
よる内部電源電圧の低下等も考慮して電源電圧２.４Ｖ
程度でも回路が動作することを保証する必要がある。以
下に図１４の回路の動作可能最低電源電圧が約２.８Ｖ
であることを説明する。
【００３６】以下、電位はＶＣＣを０Ｖの基準として説
明する。ＥＣＬの出力振幅は約0.8Ｖだから、ＥＣＬのL
ow レベルが出力されている時は、バイポーラトランジ
スタＱ２５のベースは−０.８Ｖ の電位にある。バイポ
ーラトランジスタＱ２１を飽和させないため、Ｑ２１の
ベース電圧のHighレベルも−０.８Ｖ 以下でなければな
らない。従ってカレントスイッチの共通のエミッタの電
位は−１.６Ｖ となる。電源電圧が−２.５Ｖ の時はバ
イポーラトランジスタＱ２４と抵抗Ｒ２３からなる定電
流源部には０.９Ｖ の電圧しかかからない。しかしバイ
ポーラトランジスタＱ２４のベースＶＣＳには約１.５
・ＶＢＥ の電圧を印加するため、バイポーラトランジ
スタＱ２４が飽和してしまう。すなわち従来技術には以
上のような問題点があった。
明する。ＥＣＬの出力振幅は約0.8Ｖだから、ＥＣＬのL
ow レベルが出力されている時は、バイポーラトランジ
スタＱ２５のベースは−０.８Ｖ の電位にある。バイポ
ーラトランジスタＱ２１を飽和させないため、Ｑ２１の
ベース電圧のHighレベルも−０.８Ｖ 以下でなければな
らない。従ってカレントスイッチの共通のエミッタの電
位は−１.６Ｖ となる。電源電圧が−２.５Ｖ の時はバ
イポーラトランジスタＱ２４と抵抗Ｒ２３からなる定電
流源部には０.９Ｖ の電圧しかかからない。しかしバイ
ポーラトランジスタＱ２４のベースＶＣＳには約１.５
・ＶＢＥ の電圧を印加するため、バイポーラトランジ
スタＱ２４が飽和してしまう。すなわち従来技術には以
上のような問題点があった。
【００３７】図４は本発明によるＥＣＬ出力バッファの
一例である。絶対温度に比例する定電流源をカレントス
イッチの電流源として接続し、その出力信号電圧レベル
に温度依存性，電源電圧依存性を持たないＥＣＬ出力バ
ッファを構成する。図４を用いてこれを説明する。
一例である。絶対温度に比例する定電流源をカレントス
イッチの電流源として接続し、その出力信号電圧レベル
に温度依存性，電源電圧依存性を持たないＥＣＬ出力バ
ッファを構成する。図４を用いてこれを説明する。
【００３８】以下、抵抗性素子の抵抗値の温度依存性が
無視出来ると仮定して計算する。
無視出来ると仮定して計算する。
【００３９】バイポーラトランジスタＱ１のエミッタ面
積をＡ１，バイポーラトランジスタＱ２のエミッタ面積
をＡ２，Ｑ１のエミッタ電流をＩ１，Ｑ２のエミッタ電
流をＩ２とする。Ｉ４，Ｉ７，Ｉ８，Ｉ９，Ｉ１０はそ
れぞれ図の中の矢印で示した部分を流れる電流であると
する。Ｉ４はＭＯＳトランジスタＭ１，Ｍ２，Ｑ８，Ｑ
９が構成するカレントミラー回路によりＩ２に比例する
からＩ２を用いて、 Ｉ４＝Ａ・Ｉ２ （８） と表わせる。ただしＡはカレントミラー回路によって決
まる比例定数である。
積をＡ１，バイポーラトランジスタＱ２のエミッタ面積
をＡ２，Ｑ１のエミッタ電流をＩ１，Ｑ２のエミッタ電
流をＩ２とする。Ｉ４，Ｉ７，Ｉ８，Ｉ９，Ｉ１０はそ
れぞれ図の中の矢印で示した部分を流れる電流であると
する。Ｉ４はＭＯＳトランジスタＭ１，Ｍ２，Ｑ８，Ｑ
９が構成するカレントミラー回路によりＩ２に比例する
からＩ２を用いて、 Ｉ４＝Ａ・Ｉ２ （８） と表わせる。ただしＡはカレントミラー回路によって決
まる比例定数である。
【００４０】出力電位がLow の時には、 Ｉ４＝Ｉ７＋Ｉ１０ （９） Ｉ１０＝Ｉ９ （１０） Ｉ７・Ｒ２１＝Ｉ１０・Ｒ２０＋ＶＢＥ２３＋Ｉ９・Ｒ２５ （１１） が成り立つ。ただしＶＢＥ２３はバイポーラトランジス
タＱ２３のベースとエミッタの間にかかる電圧である。
バイポーラトランジスタＱ２５のベース電流は無視でき
るものと仮定した。式（９）,（１０）,（１１）をＩ７
について解くと、 Ｉ７・Ｒ２１＝Ｒ２１／Ｒａ・Ｉ４・（Ｒ２０＋Ｒ２５） ＋Ｒ２１／Ｒａ・ＶＢＥ２３ （１２） が得られる。ただしＲａはＲ２１，Ｒ２０，Ｒ２５の和
を表す。
タＱ２３のベースとエミッタの間にかかる電圧である。
バイポーラトランジスタＱ２５のベース電流は無視でき
るものと仮定した。式（９）,（１０）,（１１）をＩ７
について解くと、 Ｉ７・Ｒ２１＝Ｒ２１／Ｒａ・Ｉ４・（Ｒ２０＋Ｒ２５） ＋Ｒ２１／Ｒａ・ＶＢＥ２３ （１２） が得られる。ただしＲａはＲ２１，Ｒ２０，Ｒ２５の和
を表す。
【００４１】出力電位がHighの時には、 Ｉ４＝Ｉ１０＋Ｉ８ （１３） Ｉ８＝Ｉ７ （１４） となる。バイポーラトランジスタＱ２５のベース電流が
十分小さいという仮定の下では、 Ｉ１０・Ｒ２０＝Ｉ８・（Ｒ２１＋Ｒ２４）＋ＶＢＥ２２ （１５） が成り立つ。従って式（１３）と（１５）から出力電位
がHighの時は、 Ｉ７・Ｒ２１＝(Ｉ４・Ｒ２０−ＶＢＥ２４)・Ｒ２１／Ｒｂ （１６） が導ける。ただしＲｂはＲ２１，Ｒ２４，Ｒ２０の和を
表す。
十分小さいという仮定の下では、 Ｉ１０・Ｒ２０＝Ｉ８・（Ｒ２１＋Ｒ２４）＋ＶＢＥ２２ （１５） が成り立つ。従って式（１３）と（１５）から出力電位
がHighの時は、 Ｉ７・Ｒ２１＝(Ｉ４・Ｒ２０−ＶＢＥ２４)・Ｒ２１／Ｒｂ （１６） が導ける。ただしＲｂはＲ２１，Ｒ２４，Ｒ２０の和を
表す。
【００４２】ＶＢＥ１をバイポーラトランジスタＱ１の
ベースとエミッタの間にかかる電圧，ＶＢＥ２をバイポ
ーラトランジスタＱ２のベースとエミッタの間にかかる
電圧とすると、Ｉ１とＩ２を用いてこれらは、 ＶＢＥ１＝ｋＴ／ｑ・ｌｎ（Ｉ１／Ａ１ Ｉｓ） （１７） ＶＢＥ２＝ｋＴ／ｑ・ｌｎ（Ｉ２／Ａ２ Ｉｓ） （１８） と表せる。ただしｋはボルツマン定数、Ｔは絶対温度、
ｑは素電荷、Ｉｓはバイポーラトランジスタの飽和電流
である。ここでＲ２にかかる電圧は、ＶＢＥ１−ＶＢＥ
２であるから、Ｉ２はＩ１，Ｉ２，Ｒ２，Ａ１，Ａ２を
用いて、 Ｉ２＝ｋＴ／ｑ・ｌｎ（Ｉ１ Ａ２／Ｉ２ Ａ１）／Ｒ２ （１９） と表せる。
ベースとエミッタの間にかかる電圧，ＶＢＥ２をバイポ
ーラトランジスタＱ２のベースとエミッタの間にかかる
電圧とすると、Ｉ１とＩ２を用いてこれらは、 ＶＢＥ１＝ｋＴ／ｑ・ｌｎ（Ｉ１／Ａ１ Ｉｓ） （１７） ＶＢＥ２＝ｋＴ／ｑ・ｌｎ（Ｉ２／Ａ２ Ｉｓ） （１８） と表せる。ただしｋはボルツマン定数、Ｔは絶対温度、
ｑは素電荷、Ｉｓはバイポーラトランジスタの飽和電流
である。ここでＲ２にかかる電圧は、ＶＢＥ１−ＶＢＥ
２であるから、Ｉ２はＩ１，Ｉ２，Ｒ２，Ａ１，Ａ２を
用いて、 Ｉ２＝ｋＴ／ｑ・ｌｎ（Ｉ１ Ａ２／Ｉ２ Ａ１）／Ｒ２ （１９） と表せる。
【００４３】Ｉ２の温度依存性すなわちｄＩ２／ｄＴ
は、式（１９）を温度Ｔで微分して、 ｄＩ２／ｄＴ＝（ｋ／ｑ・ｌｎ ｒ＋ｋＴ／ｑ・ｄｒ／ｄＴ／ｒ）／Ｒ２ （２０） と表せる。ただしｒ＝Ｉ１ Ａ２／Ｉ２ Ａ１である。
ここでｒの温度依存性がＭＯＳトランジスタのカレント
ミラー回路によりｒ自体と比較して十分小さく抑えられ
ていると仮定してｄｒ／ｄＴ／ｒ＝０であるとすると、 ｄＩ２／ｄＴ＝ｋ／ｑ・ｌｎ ｒ／Ｒ２＝Ｉ２／Ｔ （２１） となる。
は、式（１９）を温度Ｔで微分して、 ｄＩ２／ｄＴ＝（ｋ／ｑ・ｌｎ ｒ＋ｋＴ／ｑ・ｄｒ／ｄＴ／ｒ）／Ｒ２ （２０） と表せる。ただしｒ＝Ｉ１ Ａ２／Ｉ２ Ａ１である。
ここでｒの温度依存性がＭＯＳトランジスタのカレント
ミラー回路によりｒ自体と比較して十分小さく抑えられ
ていると仮定してｄｒ／ｄＴ／ｒ＝０であるとすると、 ｄＩ２／ｄＴ＝ｋ／ｑ・ｌｎ ｒ／Ｒ２＝Ｉ２／Ｔ （２１） となる。
【００４４】ＥＣＬ出力バッファの出力電圧は、式（１
２）からLow レベルが −ＶＯＬ＝Ｉ７・Ｒ２１＋ＶＢＥ２５ ＝Ｒ２１・（Ｒ２０＋Ｒ２５）／Ｒａ・Ｉ４＋Ｒ２１ ／Ｒａ・ＶＢＥ２３＋ＶＢＥ２５ （２２） 式（１６）からHighレベルが −ＶＯＨ＝Ｉ７・Ｒ２１＋ＶＢＥ２５ ＝（Ｉ４・Ｒ２０−ＶＢＥ２２）・Ｒ２１／Ｒｂ＋ＶＢＥ２５ （２３） と表される。これらを温度Ｔで微分して、 −ｄＶＯＬ／ｄＴ＝ｄＩ４／ｄＴ・Ｒ２１・（Ｒ２０＋Ｒ２５）／Ｒａ ＋Ｒ２１／Ｒａ・ｄＶＢＥ２３ ／ｄＴ＋ｄＶＢＥ２５／ｄＴ （２４） −ｄＶＯＨ／ｄＴ＝（ｄＩ４／ｄＴ・Ｒ２５−ｄＶＢＥ２２／ｄＴ） ・Ｒ２１／Ｒｂ＋ｄＶＢＥ２５／ｄＴ （２５） が得られる。式（２４)，(２５）が０Ｖになる条件と式
（８）と（２１）とから、 −ｄＶＯＬ／ｄＴ＝Ａ・Ｉ２／Ｔ・Ｒ２１・（Ｒ２０＋Ｒ２５）／Ｒａ ＋（Ｒ２１＋Ｒａ）／Ｒａ・ｄＶＢＥ／ｄＴ＝０Ｖ （２６） −ｄＶＯＨ／ｄＴ＝Ａ・Ｉ２／Ｔ・（Ｒ２１・Ｒ２０／Ｒｂ） ＋（Ｒ２４＋Ｒ２０）／Ｒｂ・ｄＶＢＥ／ｄＴ＝０Ｖ （２７） が得られる。ただし、ＶＢＥ２５，ＶＢＥ２２、及びＶ
ＢＥ２３は等しいと仮定しこれらをＶＢＥと表した。Ｖ
ＢＥの温度依存性（ｄＶＢＥ／ｄＴ）はバイポーラトラ
ンジスタＱ２５，Ｑ２２，Ｑ２３とで等しいと仮定し
た。式（２６）と（２７）が成り立つように回路定数を
定めれば以上の仮定の下で想定した温度条件の近傍で、
温度依存性の無いＥＣＬ出力バッファが得られる。
２）からLow レベルが −ＶＯＬ＝Ｉ７・Ｒ２１＋ＶＢＥ２５ ＝Ｒ２１・（Ｒ２０＋Ｒ２５）／Ｒａ・Ｉ４＋Ｒ２１ ／Ｒａ・ＶＢＥ２３＋ＶＢＥ２５ （２２） 式（１６）からHighレベルが −ＶＯＨ＝Ｉ７・Ｒ２１＋ＶＢＥ２５ ＝（Ｉ４・Ｒ２０−ＶＢＥ２２）・Ｒ２１／Ｒｂ＋ＶＢＥ２５ （２３） と表される。これらを温度Ｔで微分して、 −ｄＶＯＬ／ｄＴ＝ｄＩ４／ｄＴ・Ｒ２１・（Ｒ２０＋Ｒ２５）／Ｒａ ＋Ｒ２１／Ｒａ・ｄＶＢＥ２３ ／ｄＴ＋ｄＶＢＥ２５／ｄＴ （２４） −ｄＶＯＨ／ｄＴ＝（ｄＩ４／ｄＴ・Ｒ２５−ｄＶＢＥ２２／ｄＴ） ・Ｒ２１／Ｒｂ＋ｄＶＢＥ２５／ｄＴ （２５） が得られる。式（２４)，(２５）が０Ｖになる条件と式
（８）と（２１）とから、 −ｄＶＯＬ／ｄＴ＝Ａ・Ｉ２／Ｔ・Ｒ２１・（Ｒ２０＋Ｒ２５）／Ｒａ ＋（Ｒ２１＋Ｒａ）／Ｒａ・ｄＶＢＥ／ｄＴ＝０Ｖ （２６） −ｄＶＯＨ／ｄＴ＝Ａ・Ｉ２／Ｔ・（Ｒ２１・Ｒ２０／Ｒｂ） ＋（Ｒ２４＋Ｒ２０）／Ｒｂ・ｄＶＢＥ／ｄＴ＝０Ｖ （２７） が得られる。ただし、ＶＢＥ２５，ＶＢＥ２２、及びＶ
ＢＥ２３は等しいと仮定しこれらをＶＢＥと表した。Ｖ
ＢＥの温度依存性（ｄＶＢＥ／ｄＴ）はバイポーラトラ
ンジスタＱ２５，Ｑ２２，Ｑ２３とで等しいと仮定し
た。式（２６）と（２７）が成り立つように回路定数を
定めれば以上の仮定の下で想定した温度条件の近傍で、
温度依存性の無いＥＣＬ出力バッファが得られる。
【００４５】図４の回路構成により、バイポーラトラン
ジスタＱ１，Ｑ２、抵抗性素子Ｒ２、及び、ＭＯＳトラ
ンジスタＭ１，Ｍ５によって作られた絶対温度に比例し
た電流が抵抗性素子Ｒ２１に流れることで、抵抗性素子
Ｒ２１の両端には熱電圧に比例した電圧が発生する。こ
の電圧とバイポーラトランジスタＱ２５のベース・エミ
ッタ間電圧ＶＢＥとが加算され出力電圧となる。抵抗値
やバイポーラトランジスタのエミッタサイズ等の回路パ
ラメータを適当に選択することにより出力電圧の温度依
存性を無くすことが出来る。
ジスタＱ１，Ｑ２、抵抗性素子Ｒ２、及び、ＭＯＳトラ
ンジスタＭ１，Ｍ５によって作られた絶対温度に比例し
た電流が抵抗性素子Ｒ２１に流れることで、抵抗性素子
Ｒ２１の両端には熱電圧に比例した電圧が発生する。こ
の電圧とバイポーラトランジスタＱ２５のベース・エミ
ッタ間電圧ＶＢＥとが加算され出力電圧となる。抵抗値
やバイポーラトランジスタのエミッタサイズ等の回路パ
ラメータを適当に選択することにより出力電圧の温度依
存性を無くすことが出来る。
【００４６】すなわち、抵抗性素子Ｒ２１の両端に発生
する電圧ｋ・ＶＴ（ｋは回路パラメータにより決まる比
例定数）とバイポーラトランジスタＱ２５のＶＢＥの温
度依存性の絶対値を同じに設定すればよい。
する電圧ｋ・ＶＴ（ｋは回路パラメータにより決まる比
例定数）とバイポーラトランジスタＱ２５のＶＢＥの温
度依存性の絶対値を同じに設定すればよい。
【００４７】本実施例の効果を以下に述べる。
【００４８】出力バッファの電流源部がＭＯＳトランジ
スタで構成されるため、従来のバイポーラトランジスタ
と抵抗による出力バッファの電流源と比較して、より低
電源電圧で動作することである。
スタで構成されるため、従来のバイポーラトランジスタ
と抵抗による出力バッファの電流源と比較して、より低
電源電圧で動作することである。
【００４９】別の実施例を図５を用いて説明する。
【００５０】図５が図４と異なるのは、定電流源の信号
を伝達するのに図５ではＭＯＳトランジスタのカレント
ミラー回路を用いたのに対し、図４ではバイポーラトラ
ンジスタのカレントミラー回路を用いる点である。
を伝達するのに図５ではＭＯＳトランジスタのカレント
ミラー回路を用いたのに対し、図４ではバイポーラトラ
ンジスタのカレントミラー回路を用いる点である。
【００５１】ＭＯＳトランジスタのカレントミラー回路
に対して、バイポーラトランジスタのカレントミラー回
路の方が、その特性がより電源ノイズの影響を受けにく
い。この場合の電源ノイズとはバイポーラトランジスタ
のベースあるいは、ＭＯＳのゲート電位がなんらかの理
由で揺れた場合の回路出力に与える影響である。
に対して、バイポーラトランジスタのカレントミラー回
路の方が、その特性がより電源ノイズの影響を受けにく
い。この場合の電源ノイズとはバイポーラトランジスタ
のベースあるいは、ＭＯＳのゲート電位がなんらかの理
由で揺れた場合の回路出力に与える影響である。
【００５２】ＭＯＳトランジスタの最小動作電源電圧は
バイポーラトランジスタのように飽和によっては決まら
ない。本回路の効果は、ソース，ドレイン間のオン抵抗
が十分に低いＭＯＳトランジスタを電流源部に用いれば
バイポーラトランジスタを用いたよりも低電源電圧での
動作が可能になる。また、本回路構成では電源端子間に
最低限必要な電圧がバイポーラトランジスタのベース・
エミッタ間電圧と、ＭＯＳトランジスタを飽和領域で使
うためのドレイン電圧の和となり、電源部は約１.８Ｖ
の電源電圧でも動作するため低電源電圧化への対応が可
能となる。
バイポーラトランジスタのように飽和によっては決まら
ない。本回路の効果は、ソース，ドレイン間のオン抵抗
が十分に低いＭＯＳトランジスタを電流源部に用いれば
バイポーラトランジスタを用いたよりも低電源電圧での
動作が可能になる。また、本回路構成では電源端子間に
最低限必要な電圧がバイポーラトランジスタのベース・
エミッタ間電圧と、ＭＯＳトランジスタを飽和領域で使
うためのドレイン電圧の和となり、電源部は約１.８Ｖ
の電源電圧でも動作するため低電源電圧化への対応が可
能となる。
【００５３】別の実施例を図６を用いて説明する。
【００５４】図６の回路の左側は、図３で述べた電源電
圧の変動に対してその出力を相殺した基準電流発生回路
である。また図の右側の回路は、図４で説明したＥＣＬ
出力バッファ回路である。
圧の変動に対してその出力を相殺した基準電流発生回路
である。また図の右側の回路は、図４で説明したＥＣＬ
出力バッファ回路である。
【００５５】図４と同様にバイポーラトランジスタＱ１
１にはバイポーラトランジスタＱ10に流れる電流に比例
した電流が流れる。バイポーラトランジスタＱ１０に
は、図９の回路と同様に電源電圧に依存せず、絶対温度
に比例する電流が流れるため、バイポーラトランジスタ
Ｑ１１にも同様の電流が流れる。これにより、以前に述
べたように、出力電圧のHighレベルとLow レベルに温度
依存性，電源電圧依存性が無くなる。
１にはバイポーラトランジスタＱ10に流れる電流に比例
した電流が流れる。バイポーラトランジスタＱ１０に
は、図９の回路と同様に電源電圧に依存せず、絶対温度
に比例する電流が流れるため、バイポーラトランジスタ
Ｑ１１にも同様の電流が流れる。これにより、以前に述
べたように、出力電圧のHighレベルとLow レベルに温度
依存性，電源電圧依存性が無くなる。
【００５６】電源回路部の動作可能な最低の電源電圧
は、図３の回路と同様で、約１.８Ｖとなる。また、出
力バッファ部の回路の動作可能な最低の電源電圧は以下
のとおり約２.４Ｖ になる。
は、図３の回路と同様で、約１.８Ｖとなる。また、出
力バッファ部の回路の動作可能な最低の電源電圧は以下
のとおり約２.４Ｖ になる。
【００５７】すなわち、ＥＣＬ出力振幅の規格から、抵
抗性素子Ｒ２１の両端に必要な電圧は、約０.８Ｖ であ
る。バイポーラトランジスタＱ２０，Ｑ２１の飽和防止
のために、約０.８Ｖ 必要である。電流源のバイポーラ
トランジスタＱ１１の飽和防止のために約０.８Ｖ必要
であり、合計約２.４Ｖの電源電圧で出力バッファ部が
動作可能である。飽和防止したこれらのバイポーラトラ
ンジスタが軽い飽和に入ることを許せば、より低電源電
圧でも動作可能である。
抗性素子Ｒ２１の両端に必要な電圧は、約０.８Ｖ であ
る。バイポーラトランジスタＱ２０，Ｑ２１の飽和防止
のために、約０.８Ｖ 必要である。電流源のバイポーラ
トランジスタＱ１１の飽和防止のために約０.８Ｖ必要
であり、合計約２.４Ｖの電源電圧で出力バッファ部が
動作可能である。飽和防止したこれらのバイポーラトラ
ンジスタが軽い飽和に入ることを許せば、より低電源電
圧でも動作可能である。
【００５８】本実施例の効果は、約２.４Ｖ の低い電源
電圧で電源電圧、温度に依存しないＥＣＬの出力レベル
を保証出来る出力バッファが得られることである。例え
ば、１００ｋ ＥＣＬの入出力規格が電源電圧２.４Ｖ
の外部電圧の集積回路で満たすことが出来、集積回路の
消費電力を低減することが出来る。
電圧で電源電圧、温度に依存しないＥＣＬの出力レベル
を保証出来る出力バッファが得られることである。例え
ば、１００ｋ ＥＣＬの入出力規格が電源電圧２.４Ｖ
の外部電圧の集積回路で満たすことが出来、集積回路の
消費電力を低減することが出来る。
【００５９】実施例を図７を用いて説明する。
【００６０】図７が図６と異なるのは、定電流源の信号
を伝達するのに図７ではＭＯＳトランジスタのカレント
ミラー回路を用いたのに対し、図６ではバイポーラトラ
ンジスタのカレントミラー回路を用いる点である。
を伝達するのに図７ではＭＯＳトランジスタのカレント
ミラー回路を用いたのに対し、図６ではバイポーラトラ
ンジスタのカレントミラー回路を用いる点である。
【００６１】本実施例の回路構成の効果は、以上の動作
により判るように電源電圧の変動によらず一定でしかも
温度に依存しないＥＣＬ出力バッファ回路が得られるこ
とである。
により判るように電源電圧の変動によらず一定でしかも
温度に依存しないＥＣＬ出力バッファ回路が得られるこ
とである。
【００６２】別の実施例を図８を用いて説明する。
【００６３】図８はもう一つのＥＣＬ出力バッファ回路
の例を示す。
の例を示す。
【００６４】左側の回路部分はＭＯＳ Ｍ５，Ｍ１、バ
イポーラトランジスタＱ１，Ｑ２により絶対温度に比例
する電流をＱ１１を通して供給する。右側のカレントス
イッチ回路は図４と同様なＥＣＬ出力バッファ回路であ
る。
イポーラトランジスタＱ１，Ｑ２により絶対温度に比例
する電流をＱ１１を通して供給する。右側のカレントス
イッチ回路は図４と同様なＥＣＬ出力バッファ回路であ
る。
【００６５】図４と同様に、バイポーラトランジスタＱ
１１に絶対温度Ｔに比例した電流が流れるため、出力バ
ッファに温度依存性，電源電圧依存性のない出力信号を
出力する。
１１に絶対温度Ｔに比例した電流が流れるため、出力バ
ッファに温度依存性，電源電圧依存性のない出力信号を
出力する。
【００６６】ＭＯＳトランジスタＭ６とバイポーラトラ
ンジスタＱ１０は図３と同様に、フィードバックアンプ
を構成し、本回路出力の電源電圧依存性を低減する。
ンジスタＱ１０は図３と同様に、フィードバックアンプ
を構成し、本回路出力の電源電圧依存性を低減する。
【００６７】図８の回路構成の効果は、従って、温度依
存性，電源電圧依存性の無いＥＣＬ出力バッファ回路が
得られることである。
存性，電源電圧依存性の無いＥＣＬ出力バッファ回路が
得られることである。
【００６８】図９は本発明による定電圧発生回路の他の
一例である。
一例である。
【００６９】図９が図３と異なるのは、比例電流を流す
のに図３ではバイポーラトランジスタＱ１０，Ｑ５，Ｑ
６を用いたのに対し、図９ではＭＯＳトランジスタＭ１
３，Ｍ１４，Ｍ１５を用いていることである。図３と同
様に図９でもＭ１３，Ｍ１４，Ｍ１５には比例した電流
が流れる。
のに図３ではバイポーラトランジスタＱ１０，Ｑ５，Ｑ
６を用いたのに対し、図９ではＭＯＳトランジスタＭ１
３，Ｍ１４，Ｍ１５を用いていることである。図３と同
様に図９でもＭ１３，Ｍ１４，Ｍ１５には比例した電流
が流れる。
【００７０】図９の回路が動作するために必要な最低電
源電圧は以下の様になる。
源電圧は以下の様になる。
【００７１】ＭＯＳトランジスタＭ５をＭＯＳトランジ
スタの飽和領域で用いる必要があるためそのソースとド
レインの間に約１.０Ｖ の電圧が必要である。この値は
MOSトランジスタのゲート電圧の設定によって変化す
る。次に、バイポーラトランジスタＱ１のベース，エミ
ッタ間電圧のために、約０.８Ｖ の電圧が必要である。
この値もトランジスタの特性や、電流値によって変化す
る。従って合計約１.８Ｖの電源電圧で本実施例回路は
動作する。
スタの飽和領域で用いる必要があるためそのソースとド
レインの間に約１.０Ｖ の電圧が必要である。この値は
MOSトランジスタのゲート電圧の設定によって変化す
る。次に、バイポーラトランジスタＱ１のベース，エミ
ッタ間電圧のために、約０.８Ｖ の電圧が必要である。
この値もトランジスタの特性や、電流値によって変化す
る。従って合計約１.８Ｖの電源電圧で本実施例回路は
動作する。
【００７２】本実施例の効果は約１.８Ｖ の低い電源電
圧でも電源電圧依存性，温度依存性を持たないＥＣＬ入
力バッファの入力閾値を発生するのに好適な電源回路が
得られることである。
圧でも電源電圧依存性，温度依存性を持たないＥＣＬ入
力バッファの入力閾値を発生するのに好適な電源回路が
得られることである。
【００７３】本回路構成の動作を説明する。ＭＯＳトラ
ンジスタＭ１，Ｍ５，Ｍ６はカレントミラー回路を構成
し、ＭＯＳトランジスタＭ１３にはＭＯＳトランジスタ
Ｍ１，Ｍ５に流れる電流に比例した電流が流れる。すで
に述べたようにＭＯＳトランジスタＭ１には絶対温度に
比例した電流が流れるため、ＭＯＳトランジスタＭ13に
も絶対温度に比例した電流が流れる。電源電圧が上昇す
ると、ＭＯＳトランジスタＭ１，Ｍ５のソース，ドレイ
ン間電圧が増大しこれらＭＯＳトランジスタに流れる電
流が増加する。これにより、バイポーラトランジスタＱ
４のベース電位が高くなりＭＯＳトランジスタＭ１３の
ゲート電位を低下させＭＯＳトランジスタＭ６の電流を
減少させ、電源電流増大の効果を相殺する。
ンジスタＭ１，Ｍ５，Ｍ６はカレントミラー回路を構成
し、ＭＯＳトランジスタＭ１３にはＭＯＳトランジスタ
Ｍ１，Ｍ５に流れる電流に比例した電流が流れる。すで
に述べたようにＭＯＳトランジスタＭ１には絶対温度に
比例した電流が流れるため、ＭＯＳトランジスタＭ13に
も絶対温度に比例した電流が流れる。電源電圧が上昇す
ると、ＭＯＳトランジスタＭ１，Ｍ５のソース，ドレイ
ン間電圧が増大しこれらＭＯＳトランジスタに流れる電
流が増加する。これにより、バイポーラトランジスタＱ
４のベース電位が高くなりＭＯＳトランジスタＭ１３の
ゲート電位を低下させＭＯＳトランジスタＭ６の電流を
減少させ、電源電流増大の効果を相殺する。
【００７４】ＭＯＳトランジスタＭ１４，Ｍ１５はＭＯ
ＳトランジスタＭ１３とソース，ゲート，基板がそれぞ
れ接続されているため、絶対温度に比例し、電源電圧依
存性のない電流が流れる。この電流により、Ｒ５にも絶
対温度に比例した電流が流れ、これに比例した電圧が発
生する。この電圧にバイポーラトランジスタＱ８のＶＢ
Ｅが加算され出力電圧となる。従って出力電圧ＶＲＥＦ
は温度依存性がなく電源電圧依存性のない電圧となる。
ＳトランジスタＭ１３とソース，ゲート，基板がそれぞ
れ接続されているため、絶対温度に比例し、電源電圧依
存性のない電流が流れる。この電流により、Ｒ５にも絶
対温度に比例した電流が流れ、これに比例した電圧が発
生する。この電圧にバイポーラトランジスタＱ８のＶＢ
Ｅが加算され出力電圧となる。従って出力電圧ＶＲＥＦ
は温度依存性がなく電源電圧依存性のない電圧となる。
【００７５】図１０は本発明によるＥＣＬ出力バッファ
回路の他の一例である。
回路の他の一例である。
【００７６】図１０の回路の左側の回路は、図９で述べ
た電源電圧の変動に対してその出力を相殺した基準電流
発生回路である。また図の右側の回路は、図５で説明し
たＥＣＬ出力バッファ回路にスタンバイ時に出力電流を
切るためのＭＯＳトランジスタＭ１７を付加したもので
ある。
た電源電圧の変動に対してその出力を相殺した基準電流
発生回路である。また図の右側の回路は、図５で説明し
たＥＣＬ出力バッファ回路にスタンバイ時に出力電流を
切るためのＭＯＳトランジスタＭ１７を付加したもので
ある。
【００７７】ＭＯＳトランジスタＭ１６はＭＯＳトラン
ジスタＭ１３とゲート，ソースが共通であり、しかもド
レイン電圧が電源電圧の変動に対して同様な動きをする
ため、ＭＯＳトランジスタＭ１６にはＭＯＳトランジス
タＭ１３に比例した電流が流れる。ＭＯＳトランジスタ
Ｍ１３には、図９の回路と同様に電源電圧に依存せず、
絶対温度に比例する電流が流れるため、ＭＯＳトランジ
スタＭ１６にも同様の電流が流れる。これにより、以前
に述べたように、出力電圧のHighレベルとLowレベルに
温度依存性，電源電圧依存性が無くなる。
ジスタＭ１３とゲート，ソースが共通であり、しかもド
レイン電圧が電源電圧の変動に対して同様な動きをする
ため、ＭＯＳトランジスタＭ１６にはＭＯＳトランジス
タＭ１３に比例した電流が流れる。ＭＯＳトランジスタ
Ｍ１３には、図９の回路と同様に電源電圧に依存せず、
絶対温度に比例する電流が流れるため、ＭＯＳトランジ
スタＭ１６にも同様の電流が流れる。これにより、以前
に述べたように、出力電圧のHighレベルとLowレベルに
温度依存性，電源電圧依存性が無くなる。
【００７８】ＭＯＳトランジスタＭ１７は出力バッファ
の動作時にはそのゲートにHighレベル信号が印加され、
出力バッファに電流が供給される。スタンバイ時にはゲ
ートにLow レベルが印加され、消費電流を節約し、出力
トランジスタＱ２５のベース電流を遮断する。ＭＯＳト
ランジスタＭ１７は出力電流を供給するために十分大き
くしておけば良い。
の動作時にはそのゲートにHighレベル信号が印加され、
出力バッファに電流が供給される。スタンバイ時にはゲ
ートにLow レベルが印加され、消費電流を節約し、出力
トランジスタＱ２５のベース電流を遮断する。ＭＯＳト
ランジスタＭ１７は出力電流を供給するために十分大き
くしておけば良い。
【００７９】電源回路部の動作可能な最低の電源電圧は
約１.８Ｖ である。また、出力バッファ部の回路の動作
可能な最低の電源電圧は以下のとおり約１.８Ｖ であ
る。
約１.８Ｖ である。また、出力バッファ部の回路の動作
可能な最低の電源電圧は以下のとおり約１.８Ｖ であ
る。
【００８０】すなわち、ＥＣＬ出力振幅の規格から、抵
抗性素子Ｒ２１の両端に必要な電圧は、約０.８Ｖ であ
る。またバイポーラトランジスタＱ２０，Ｑ２１の飽和
防止のために、約０.８Ｖ 必要である。電流源のＭＯＳ
トランジスタＭ１６が飽和領域で動作するために約０.
２Ｖ必要であり、合計約１.８Ｖの電源電圧で出力バッ
ファ部が動作可能である。Ｍ１３のゲート電位を低く設
定することにより、ソース，ドレイン間電圧が０.２Ｖ
程度でもＭ１６を飽和領域で動作させることが可能であ
る。飽和防止したバイポーラトランジスタが軽い飽和に
入ることを許せば、より低電源電圧でも動作可能であ
る。またＭＯＳトランジスタＭ１３のゲート電圧をより
低く設定することによっても、低い電源電圧での動作が
可能である。本実施例の効果は、約１.８Ｖ の低い電源
電圧において電源電圧、温度に依存しないＥＣＬの出力
レベルを保証出来る出力バッファが得られることであ
る。例えば、１００ｋ ＥＣＬの入出力規格が電源電圧
１.８Ｖ の外部電圧の集積回路で満たすことが出来、集
積回路の消費電力を低減することが出来る。
抗性素子Ｒ２１の両端に必要な電圧は、約０.８Ｖ であ
る。またバイポーラトランジスタＱ２０，Ｑ２１の飽和
防止のために、約０.８Ｖ 必要である。電流源のＭＯＳ
トランジスタＭ１６が飽和領域で動作するために約０.
２Ｖ必要であり、合計約１.８Ｖの電源電圧で出力バッ
ファ部が動作可能である。Ｍ１３のゲート電位を低く設
定することにより、ソース，ドレイン間電圧が０.２Ｖ
程度でもＭ１６を飽和領域で動作させることが可能であ
る。飽和防止したバイポーラトランジスタが軽い飽和に
入ることを許せば、より低電源電圧でも動作可能であ
る。またＭＯＳトランジスタＭ１３のゲート電圧をより
低く設定することによっても、低い電源電圧での動作が
可能である。本実施例の効果は、約１.８Ｖ の低い電源
電圧において電源電圧、温度に依存しないＥＣＬの出力
レベルを保証出来る出力バッファが得られることであ
る。例えば、１００ｋ ＥＣＬの入出力規格が電源電圧
１.８Ｖ の外部電圧の集積回路で満たすことが出来、集
積回路の消費電力を低減することが出来る。
【００８１】本実施例の他の効果は、スタンバイ時に消
費電流を節約し、ＥＣＬ出力をハイインピーダンスにす
ることの可能なＥＣＬ出力バッファ回路が得られること
である。
費電流を節約し、ＥＣＬ出力をハイインピーダンスにす
ることの可能なＥＣＬ出力バッファ回路が得られること
である。
【００８２】以上述べてきた出力バッファ回路を、半導
体記憶装置に適用すれば、温度や電源電圧の変動に対し
ても、信頼性の高い半導体記憶装置を実現できる。
体記憶装置に適用すれば、温度や電源電圧の変動に対し
ても、信頼性の高い半導体記憶装置を実現できる。
【００８３】図１１は本発明による電源回路を用いたマ
イクロプロセッサを表す。一般に半導体ＬＳＩ内部の回
路は電源電圧や、環境温度が変化すると性能が変化する
が、ＬＳＩの性能は一般的にその極端な場合に出る性能
により律速される。
イクロプロセッサを表す。一般に半導体ＬＳＩ内部の回
路は電源電圧や、環境温度が変化すると性能が変化する
が、ＬＳＩの性能は一般的にその極端な場合に出る性能
により律速される。
【００８４】このようなＬＳＩに、以上述べてきた本発
明による回路を用いることにより、電源電圧と温度の変
化に対してＬＳＩ内部の性能のバラツキを無くすことが
でき、従って高性能なＬＳＩを得ることができるという
効果が生まれる。
明による回路を用いることにより、電源電圧と温度の変
化に対してＬＳＩ内部の性能のバラツキを無くすことが
でき、従って高性能なＬＳＩを得ることができるという
効果が生まれる。
【００８５】より具体的には、ＬＳＩの電源に適用する
ことにより、電源電圧や、温度依存性のない電流を発生
することにより、これらＬＳＩの性能の電源電圧依存
性，温度依存性を低減することができ、これらＬＳＩの
高性能化が可能になる。
ことにより、電源電圧や、温度依存性のない電流を発生
することにより、これらＬＳＩの性能の電源電圧依存
性，温度依存性を低減することができ、これらＬＳＩの
高性能化が可能になる。
【００８６】本発明の回路構成を電源に用いたＬＳＩで
は、１.８Ｖ 程度の低い電源電圧から、デバイスの耐圧
によって決まる電圧（通常は７Ｖ以上）までの広い電源
電圧範囲において動作するという効果がある。
は、１.８Ｖ 程度の低い電源電圧から、デバイスの耐圧
によって決まる電圧（通常は７Ｖ以上）までの広い電源
電圧範囲において動作するという効果がある。
【００８７】
【発明の効果】本発明の回路構成による効果は、低い電
源電圧でも温度依存性，電源電圧依存性の無い、定電圧
回路が得られることである。本発明のもう一つの効果
は、低い電源電圧でも動作するＥＣＬ入出力バッファ回
路が得られることである。
源電圧でも温度依存性，電源電圧依存性の無い、定電圧
回路が得られることである。本発明のもう一つの効果
は、低い電源電圧でも動作するＥＣＬ入出力バッファ回
路が得られることである。
【図１】本発明による定電圧発生回路の概念を示す図で
ある。
ある。
【図２】本発明による定電圧発生回路の一実施例を表す
図である。
図である。
【図３】本発明による定電圧発生回路の一実施例を表す
図である。
図である。
【図４】本発明のＥＣＬ出力バッファ回路の一実施例を
表す図である。
表す図である。
【図５】本発明のＥＣＬ出力バッファ回路の一実施例を
表す図である。
表す図である。
【図６】本発明のＥＣＬ出力バッファ回路の一実施例を
表す図である。
表す図である。
【図７】本発明のＥＣＬ出力バッファ回路の一実施例を
表す図である。
表す図である。
【図８】本発明のＥＣＬ出力バッファ回路の一実施例を
表す図である。
表す図である。
【図９】本発明による定電圧発生回路の一実施例を表わ
す図である。
す図である。
【図１０】本発明のＥＣＬ出力バッファ回路の一実施例
を表す図である。
を表す図である。
【図１１】本発明の一実施例であるＬＳＩチップを表す
図である。
図である。
【図１２】従来のバンドギャップリファレンス回路を表
す図である。
す図である。
【図１３】従来の定電圧回路の概念を表す図である。
【図１４】従来のＥＣＬ出力バッファ回路を表す図であ
る。
る。
Ｑ１〜Ｑ１１…バイポーラトランジスタ、Ｍ１〜Ｍ６…
ＭＯＳトランジスタ、Ｒ２〜Ｒ２５…抵抗性素子、Ｉ１
〜Ｉ２５…矢印で示した部分を流れる電流、ＶＣＣ…高
電位側電源、ＶＥＥ…低電位側電源、ＶＲＥＦ…ＶＣＣ
を基準とした定電圧回路の出力ノード。
ＭＯＳトランジスタ、Ｒ２〜Ｒ２５…抵抗性素子、Ｉ１
〜Ｉ２５…矢印で示した部分を流れる電流、ＶＣＣ…高
電位側電源、ＶＥＥ…低電位側電源、ＶＲＥＦ…ＶＣＣ
を基準とした定電圧回路の出力ノード。
Claims (13)
- 【請求項１】正の温度依存性を持つ電圧と負の温度依存
性を持つ電圧を加算し、温度変化に対して一定な電圧を
発生する定電圧発生回路において、 温度変化に対して正の依存性を持つ電流を発生する回路
を構成する素子と、前記電流を電圧に変換する回路を構
成する素子とは、比例電流供給回路により接続され、そ
れぞれに比例する電流が流れるように構成されたことを
特徴とする定電圧発生回路。 - 【請求項２】前記比例電流供給回路は、バイポーラトラ
ンジスタのカレントミラー回路であることを特徴とする
請求項第１項記載の定電圧発生回路。 - 【請求項３】前記比例電流供給回路は、ＭＯＳトランジ
スタのカレントミラー回路であることを特徴とする請求
項第１項記載の定電圧発生回路。 - 【請求項４】前記温度変化に対して正の依存性を持つ電
流を発生する回路は、 コレクタとベースが接続された第１のバイポーラトラン
ジスタと、 前記第１のバイポーラトランジスタとベースが接続され
た第２のバイポーラトランジスタと、 前記第２のバイポーラトランジスタのエミッタと前記第
１のバイポーラトランジスタのエミッタとの間に設けた
抵抗性素子と、 ソース，ゲートそれぞれが接続され、ドレインがそれぞ
れ前記第１，第２のバイポーラトランジスタのコレクタ
に接続された、第１，第２のＭＯＳトランジスタを備え
ることを特徴とする請求項第１項記載の定電圧発生回
路。 - 【請求項５】前記温度変化に対して正の依存性を持つ電
流を発生する回路は、フィードバックアンプ回路を更に
備え、電源電圧変化による基準電流の変化を相殺したこ
とを特徴とする請求項第１項記載の定電圧発生回路。 - 【請求項６】正の温度依存性を持つ電圧と負の温度依存
性を持つ電圧を加算し、温度変化に対して一定な電圧を
発生する定電圧発生回路において、 温度変化に対して正の依存性を持つ電流を発生する回路
を構成する素子と、前記電流を電圧に変換する回路を構
成する素子とを、高電圧側電源と低電圧側電源との間に
並列に接続したことを特徴とする定電圧発生回路。 - 【請求項７】エミッタが低電位側電源に接続された第１
のバイポーラトランジスタと、第１のバイポーラトラン
ジスタとベースが共通である第２のバイポーラトランジ
スタと、第２のバイポーラトランジスタのエミッタと低
電位側電源との間に設けた抵抗性素子とからなる、絶対
温度に比例する電流を発生する電流発生部と、 前記電流を電圧に変換するための抵抗性素子と、 電圧ＶＢＥを発生するバイポーラトランジスタとを備
え、 正の温度依存性を持つ電圧と負の温度依存性を持つ電圧
を加算し、温度変化に対して一定な電圧を発生する定電
圧発生回路において、 前記電流発生部と前記抵抗性素子とは、カレントミラー
回路により接続されていることを特徴とする定電圧発生
回路。 - 【請求項８】バイポーラのカレントスイッチと、 前記カレントスイッチの片方の出力端子とベースが接続
され、高電位側の電源端子とコレクタが接続された出力
バイポーラトランジスタとを備え、 前記出力バイポーラトランジスタのエミッタを出力とす
るＥＣＬ出力バッファ回路において、 前記バイポーラのカレントスイッチの電流源として、絶
対温度に比例した電流を供給する電流源を備え、 出力端子に温度依存性の無い信号を出力することを特徴
とする、ＥＣＬ出力バッファ回路。 - 【請求項９】前記カレントスイッチの２つの出力端子の
間に、第１のダイオードと第１の抵抗性素子とを直列に
接続し、 更に、前記カレントスイッチの２つの出力端子の間に、
前記第１のダイオードとは逆の向きに電流を流す第２の
ダイオードと第２の抵抗性素子とを直列に接続したこと
を特徴とする請求項第８項記載のＥＣＬ出力バッファ回
路。 - 【請求項１０】バイポーラのカレントスイッチと、 前記カレントスイッチの片方の出力端子とベースが接続
され、高電位側の電源端子とコレクタが接続された出力
バイポーラトランジスタとを備え、 前記出力バイポーラトランジスタのエミッタを出力とす
るＥＣＬ出力バッファ回路において、 前記出力バイポーラトランジスタのベースと高電位側の
電源端子との間には抵抗性素子が設けられ、この抵抗性
素子に絶対温度に比例した電流を流すことによって、出
力端子に温度依存性の無い信号を出力することを特徴と
する、ＥＣＬ出力バッファ回路。 - 【請求項１１】請求項第８項もしくは請求項第１０項の
いずれかに記載のＥＣＬ出力バッファ回路を備えた半導
体記憶装置。 - 【請求項１２】請求項第８項もしくは請求項第１０項の
いずれかに記載のＥＣＬ出力バッファ回路を備えたマイ
クロプロセッサ。 - 【請求項１３】請求項第１項に記載の定電圧発生回路を
備えた半導体集積回路装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03311992A JP3287001B2 (ja) | 1992-02-20 | 1992-02-20 | 定電圧発生回路 |
| KR1019930002330A KR100307601B1 (ko) | 1992-02-20 | 1993-02-19 | 정전압발생회로 |
| US08/020,809 US5563502A (en) | 1992-02-20 | 1993-02-22 | Constant voltage generation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03311992A JP3287001B2 (ja) | 1992-02-20 | 1992-02-20 | 定電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05233084A true JPH05233084A (ja) | 1993-09-10 |
| JP3287001B2 JP3287001B2 (ja) | 2002-05-27 |
Family
ID=12377747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03311992A Expired - Fee Related JP3287001B2 (ja) | 1992-02-20 | 1992-02-20 | 定電圧発生回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5563502A (ja) |
| JP (1) | JP3287001B2 (ja) |
| KR (1) | KR100307601B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6762596B2 (en) | 2001-09-12 | 2004-07-13 | Sharp Kabushiki Kaisha | Constant voltage circuit and infrared remote control receiver using the same |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0179842B1 (ko) * | 1995-09-27 | 1999-04-01 | 문정환 | 전류원회로 |
| US5612614A (en) * | 1995-10-05 | 1997-03-18 | Motorola Inc. | Current mirror and self-starting reference current generator |
| FR2767207B1 (fr) * | 1997-08-11 | 2001-11-02 | Sgs Thomson Microelectronics | Dispositif generateur de tension constante utilisant les proprietes de dependance en temperature de semi-conducteurs |
| JP3461276B2 (ja) * | 1998-01-09 | 2003-10-27 | 日本プレシジョン・サーキッツ株式会社 | 電流供給回路およびバイアス電圧回路 |
| US6356065B1 (en) * | 1999-08-30 | 2002-03-12 | Canon Kabushiki Kaisha | Current-voltage converter with changeable threshold based on peak inputted current |
| KR100368982B1 (ko) * | 1999-11-30 | 2003-01-24 | 주식회사 하이닉스반도체 | 씨모스 정전류 레퍼런스 회로 |
| DE10032527C1 (de) * | 2000-07-05 | 2001-12-06 | Infineon Technologies Ag | Temperaturkompensationsschaltung für ein Hall-Element |
| US6522117B1 (en) * | 2001-06-13 | 2003-02-18 | Intersil Americas Inc. | Reference current/voltage generator having reduced sensitivity to variations in power supply voltage and temperature |
| US7026860B1 (en) * | 2003-05-08 | 2006-04-11 | O2Micro International Limited | Compensated self-biasing current generator |
| GB2404460B (en) * | 2003-07-31 | 2006-09-06 | Zetex Plc | A temperature independent low voltage reference circuit |
| US6982915B2 (en) * | 2003-12-22 | 2006-01-03 | Texas Instruments Incorporated | SRAM with temperature-dependent voltage control in sleep mode |
| US7321225B2 (en) * | 2004-03-31 | 2008-01-22 | Silicon Laboratories Inc. | Voltage reference generator circuit using low-beta effect of a CMOS bipolar transistor |
| US7170337B2 (en) * | 2004-04-20 | 2007-01-30 | Sige Semiconductor (U.S.), Corp. | Low voltage wide ratio current mirror |
| US7224210B2 (en) * | 2004-06-25 | 2007-05-29 | Silicon Laboratories Inc. | Voltage reference generator circuit subtracting CTAT current from PTAT current |
| US7116588B2 (en) * | 2004-09-01 | 2006-10-03 | Micron Technology, Inc. | Low supply voltage temperature compensated reference voltage generator and method |
| US7886167B2 (en) * | 2006-05-11 | 2011-02-08 | Intel Corporation | Load circuit supply voltage control |
| US7602234B2 (en) * | 2007-07-24 | 2009-10-13 | Ati Technologies Ulc | Substantially zero temperature coefficient bias generator |
| KR20100076240A (ko) * | 2008-12-26 | 2010-07-06 | 주식회사 동부하이텍 | 밴드갭 기준 전압 생성 회로 |
| JP5691158B2 (ja) * | 2009-11-13 | 2015-04-01 | ミツミ電機株式会社 | 出力電流検出回路および送信回路 |
| CN114356014B (zh) * | 2021-11-22 | 2024-03-15 | 北京智芯微电子科技有限公司 | 低压基准电压产生电路及芯片 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6048765B2 (ja) * | 1977-12-19 | 1985-10-29 | 日本電気株式会社 | 定電圧半導体集積回路 |
| US5278491A (en) * | 1989-08-03 | 1994-01-11 | Kabushiki Kaisha Toshiba | Constant voltage circuit |
| JPH06169237A (ja) * | 1991-09-13 | 1994-06-14 | Mitsubishi Electric Corp | リングオシレータ回路 |
| JP3322685B2 (ja) * | 1992-03-02 | 2002-09-09 | 日本テキサス・インスツルメンツ株式会社 | 定電圧回路および定電流回路 |
-
1992
- 1992-02-20 JP JP03311992A patent/JP3287001B2/ja not_active Expired - Fee Related
-
1993
- 1993-02-19 KR KR1019930002330A patent/KR100307601B1/ko not_active IP Right Cessation
- 1993-02-22 US US08/020,809 patent/US5563502A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6762596B2 (en) | 2001-09-12 | 2004-07-13 | Sharp Kabushiki Kaisha | Constant voltage circuit and infrared remote control receiver using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US5563502A (en) | 1996-10-08 |
| KR930018345A (ko) | 1993-09-21 |
| JP3287001B2 (ja) | 2002-05-27 |
| KR100307601B1 (ko) | 2001-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3287001B2 (ja) | 定電圧発生回路 | |
| US6799889B2 (en) | Temperature sensing apparatus and methods | |
| JP2596697B2 (ja) | Ｃｍｏｓトランジスタ回路を使用する基準電圧発生回路 | |
| US6987416B2 (en) | Low-voltage curvature-compensated bandgap reference | |
| US5039878A (en) | Temperature sensing circuit | |
| US7078958B2 (en) | CMOS bandgap reference with low voltage operation | |
| JP2525346B2 (ja) | 定電流源回路を有する差動増幅回路 | |
| TWI234645B (en) | Temperature sensing apparatus and methods | |
| US20070080740A1 (en) | Reference circuit for providing a temperature independent reference voltage and current | |
| US5049806A (en) | Band-gap type voltage generating circuit for an ECL circuit | |
| US6118266A (en) | Low voltage reference with power supply rejection ratio | |
| JPH0778481A (ja) | ダイレクトカレント和バンドギャップ電圧比較器 | |
| US8933684B2 (en) | Voltage generator and bandgap reference circuit | |
| JP2001510609A (ja) | 温度補償された出力基準電圧を有する基準電圧源 | |
| JP4328391B2 (ja) | 電圧および電流基準回路 | |
| JPH11122059A (ja) | 差動アンプ | |
| JPH11134048A (ja) | 基準回路および方法 | |
| KR19990007418A (ko) | 정전류 회로 | |
| KR101892069B1 (ko) | 밴드갭 전압 기준 회로 | |
| JP3334707B2 (ja) | チャージポンプ回路 | |
| KR100825956B1 (ko) | 기준전압 발생기 | |
| KR100380978B1 (ko) | 기준전압 발생기 | |
| US20240255975A1 (en) | Reference current source | |
| JPH05251954A (ja) | 基準電圧発生回路 | |
| JPH01288911A (ja) | ＢｉＣＭＯＳ基準電圧発生器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |