JPS6048765B2 - 定電圧半導体集積回路 - Google Patents
定電圧半導体集積回路Info
- Publication number
- JPS6048765B2 JPS6048765B2 JP52153184A JP15318477A JPS6048765B2 JP S6048765 B2 JPS6048765 B2 JP S6048765B2 JP 52153184 A JP52153184 A JP 52153184A JP 15318477 A JP15318477 A JP 15318477A JP S6048765 B2 JPS6048765 B2 JP S6048765B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- temperature coefficient
- voltage
- zener diode
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/18—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using Zener diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Description
【発明の詳細な説明】
本発明は定電圧回路としての機能を持つ半導体集積回路
に関する。
に関する。
第1図に従来の半導体集積回路用定電圧回路を単純化し
て示す。
て示す。
1はNPNトランジスタのコレクタとベースを短絡して
ダイオードとしたもの、2はツェナーダイオードであり
、これらNPNトランジスタ1とツェナータイオート2
とは直列に接続されている。
ダイオードとしたもの、2はツェナーダイオードであり
、これらNPNトランジスタ1とツェナータイオート2
とは直列に接続されている。
第1図に示す従来の半導体集積回路はツェナーダイオー
ド2が正の温度係数、NPNトランジスタ1のベース−
エミッタ間順方向電圧が負の温度係数を持つていること
を利用して回路全体の温度係数が゛’0’’になるよう
に設計される。ところが、このような定電圧半導体集積
回路において、ツェナーダイオード2の降状電圧をVZ
)その温度係数をΔV2とするとV2とΔV2は第2図
に示す関係がある。従つてツェナーダイオードの降伏電
圧V2が製造誤差により設計値に対してプラス側に変動
した場合ΔV2が大きくなり即ち第1図に示す回路全体
の温度係数はプラス側に大きくなつてしまう。反対にV
2が設計値に対してマイナス側に変動した場合には第1
図に示す回路の温度係数はマイナス側に変動する。従つ
て第1図に示す回路は製造誤差によるツェナー電圧の変
動に伴なつて回路全体の温度係数か変動して本来あるべ
き’’0’’からずれることとなる。このような温度係
数のズレは半導体集積回路を一たん作ると、もはや修正
できない。このため温度係数の規格が狭い場合には歩留
りの極端な低下を招き安定に製造することは不可能であ
る。このような定電圧半導体集積回路において、ツJエ
アーダイオードの降状電圧V2がたとえ不純物拡散条件
の変動により変つてしまつた場合にも回路全体の安定化
電圧の温度係数が変動しないようにすれば、温度係数が
製造誤差に関係なく一定となるために製造条件は大幅に
緩和される。
ド2が正の温度係数、NPNトランジスタ1のベース−
エミッタ間順方向電圧が負の温度係数を持つていること
を利用して回路全体の温度係数が゛’0’’になるよう
に設計される。ところが、このような定電圧半導体集積
回路において、ツェナーダイオード2の降状電圧をVZ
)その温度係数をΔV2とするとV2とΔV2は第2図
に示す関係がある。従つてツェナーダイオードの降伏電
圧V2が製造誤差により設計値に対してプラス側に変動
した場合ΔV2が大きくなり即ち第1図に示す回路全体
の温度係数はプラス側に大きくなつてしまう。反対にV
2が設計値に対してマイナス側に変動した場合には第1
図に示す回路の温度係数はマイナス側に変動する。従つ
て第1図に示す回路は製造誤差によるツェナー電圧の変
動に伴なつて回路全体の温度係数か変動して本来あるべ
き’’0’’からずれることとなる。このような温度係
数のズレは半導体集積回路を一たん作ると、もはや修正
できない。このため温度係数の規格が狭い場合には歩留
りの極端な低下を招き安定に製造することは不可能であ
る。このような定電圧半導体集積回路において、ツJエ
アーダイオードの降状電圧V2がたとえ不純物拡散条件
の変動により変つてしまつた場合にも回路全体の安定化
電圧の温度係数が変動しないようにすれば、温度係数が
製造誤差に関係なく一定となるために製造条件は大幅に
緩和される。
丁 本発明の目的は、半導体集積回路の製造条件の変化
に無関係に回路全体の温度係数を一定に保つことができ
る定電圧半導体集積回路を提供することを目的とする。
に無関係に回路全体の温度係数を一定に保つことができ
る定電圧半導体集積回路を提供することを目的とする。
次に本発明を図面を参照してより詳細に説明する。第3
図は本発明定電圧半導体集積回路の一実施例である。
図は本発明定電圧半導体集積回路の一実施例である。
NPNトランジスタ11のエミッタにはツェナーダイオ
ード12が直列に接続されている。このツエナーグイオ
ード12はNPNトランジスタ11のエミッタ層と同時
に拡散形成されたカソードを有している。またNPNト
ランジスタ11のベース・エミッタ間にはNPNトラン
ジスタ11ののベース層と同時に帯状に拡散形成された
第1の拡散抵抗13が接続されており、さらにNPNト
ランジスタ11のベース・コレクタ間にはトランジスタ
11のベース拡散と同時に形成された第2の拡散抵抗が
接続されている。ところで、この第2の拡散抵抗はいわ
ゆるピンチ抵抗であり、NPNトランジスタ11のベー
ス層拡散と同時に形成された長さが幅より大きい一導電
型の帯状拡散層を抵抗領域として有し、この上にNPN
トランジスタ11のエミッタ層拡散と同時に拡散形成さ
れ、かつ前記帯状拡散層をその両端部分を除いて全部覆
う反対導電形の拡散層とを備えており、前記の帯状拡散
層の前記両端部間を高い抵抗体として用いたものである
。前記ツェナーダイオード12のカソードと前記帯状拡
散層を両端部分を除いて全部覆う反対導電形の拡散層は
NPNトランジスタ11のエミッタ層と同時に拡散形成
されるのでツエナーグイオード12の降状電圧■zと第
2の拡散抵抗14の抵抗値との間にはある種の相関関係
がある。
ード12が直列に接続されている。このツエナーグイオ
ード12はNPNトランジスタ11のエミッタ層と同時
に拡散形成されたカソードを有している。またNPNト
ランジスタ11のベース・エミッタ間にはNPNトラン
ジスタ11ののベース層と同時に帯状に拡散形成された
第1の拡散抵抗13が接続されており、さらにNPNト
ランジスタ11のベース・コレクタ間にはトランジスタ
11のベース拡散と同時に形成された第2の拡散抵抗が
接続されている。ところで、この第2の拡散抵抗はいわ
ゆるピンチ抵抗であり、NPNトランジスタ11のベー
ス層拡散と同時に形成された長さが幅より大きい一導電
型の帯状拡散層を抵抗領域として有し、この上にNPN
トランジスタ11のエミッタ層拡散と同時に拡散形成さ
れ、かつ前記帯状拡散層をその両端部分を除いて全部覆
う反対導電形の拡散層とを備えており、前記の帯状拡散
層の前記両端部間を高い抵抗体として用いたものである
。前記ツェナーダイオード12のカソードと前記帯状拡
散層を両端部分を除いて全部覆う反対導電形の拡散層は
NPNトランジスタ11のエミッタ層と同時に拡散形成
されるのでツエナーグイオード12の降状電圧■zと第
2の拡散抵抗14の抵抗値との間にはある種の相関関係
がある。
その相−関を第4図に示す。すなわち、ツエナーグイオ
ード12の降状電■Nzが増大するとそれにともなつて
第2の拡散抵抗14の抵抗値も増大する。本発明はこの
ような第4図に示す第2の拡散抵抗14とツェナーダイ
オード12の相関関係を利二用して、半導体集積回路の
製造条件に関係なく一定の温度係数の定電圧を得たもの
である。即ち、NPNトランジスタ11のベ−スーエミ
ッタ間電圧は負の温度係数を持つており、従つてNPN
トランジスタ11のコレクターエミッタ間電圧もべ4−
スーエミツタ間電圧と第2の拡散抵抗14と第1の拡散
抵抗13の抵抗比との積で与えられる負の温度係数を持
つている。ツェナーダイオード12の降状電圧が設計中
心値に対して大きく変動した場合に第2図の関係からツ
ェナーダイオード12の降状電圧の温度係数ΔVzはプ
ラス側に変化する。そのとき、第4図の相関から第2の
拡散抵抗14が設計値より大きくなり、従つてNPNト
ランジスタ11のコレクターエミッタ間の温度係数の絶
対値が大きくなる。NPNトランジスタ11のベ−スー
エミッタ間順方向電圧の温度係数の符号は負なので結局
、NPNトランジスタ11のコレクターエミッタ間電圧
の温度係数は小さくなフる。即ち、ツェナーダイオード
12の降状電圧が設計値より大きくなつた場合に、ツェ
ナーダイオード12の降状電圧の温度係数ΔVzが大き
くなり、NPNトランジスタ11のコレクターエミッタ
間電圧の温度係数が小さくなる。第3図に示す門回路の
安定化電圧の温度係数はNPNトランジスタ11のコレ
クターエミッタ間電圧の温度係数とツェナーダイオード
12の降状電圧の温度係数の和であるから、第3図の回
路の安定化電圧は回路定数を適当に選択することにより
ツエナーダイオ”−ド12の降状電圧が増加しても一定
に保つことができる。定電圧回路の温度係数は通常0で
あるように要求されるので、ツエナーグイオード12の
降状電圧が設計中心のときに第3図の回路の安定化電圧
の温度係数が0になるように設計しておけば、ツェナー
ダイオード12の降状電圧が設計中心より増加しても第
3図の回路の安定化電圧の温度係数は0保たれる。以上
の考案はツェナーダイオード12の降状電圧が設計値よ
りも増大した場合について行なつたが逆の場合も全く同
様であることは言うまでもない。
ード12の降状電■Nzが増大するとそれにともなつて
第2の拡散抵抗14の抵抗値も増大する。本発明はこの
ような第4図に示す第2の拡散抵抗14とツェナーダイ
オード12の相関関係を利二用して、半導体集積回路の
製造条件に関係なく一定の温度係数の定電圧を得たもの
である。即ち、NPNトランジスタ11のベ−スーエミ
ッタ間電圧は負の温度係数を持つており、従つてNPN
トランジスタ11のコレクターエミッタ間電圧もべ4−
スーエミツタ間電圧と第2の拡散抵抗14と第1の拡散
抵抗13の抵抗比との積で与えられる負の温度係数を持
つている。ツェナーダイオード12の降状電圧が設計中
心値に対して大きく変動した場合に第2図の関係からツ
ェナーダイオード12の降状電圧の温度係数ΔVzはプ
ラス側に変化する。そのとき、第4図の相関から第2の
拡散抵抗14が設計値より大きくなり、従つてNPNト
ランジスタ11のコレクターエミッタ間の温度係数の絶
対値が大きくなる。NPNトランジスタ11のベ−スー
エミッタ間順方向電圧の温度係数の符号は負なので結局
、NPNトランジスタ11のコレクターエミッタ間電圧
の温度係数は小さくなフる。即ち、ツェナーダイオード
12の降状電圧が設計値より大きくなつた場合に、ツェ
ナーダイオード12の降状電圧の温度係数ΔVzが大き
くなり、NPNトランジスタ11のコレクターエミッタ
間電圧の温度係数が小さくなる。第3図に示す門回路の
安定化電圧の温度係数はNPNトランジスタ11のコレ
クターエミッタ間電圧の温度係数とツェナーダイオード
12の降状電圧の温度係数の和であるから、第3図の回
路の安定化電圧は回路定数を適当に選択することにより
ツエナーダイオ”−ド12の降状電圧が増加しても一定
に保つことができる。定電圧回路の温度係数は通常0で
あるように要求されるので、ツエナーグイオード12の
降状電圧が設計中心のときに第3図の回路の安定化電圧
の温度係数が0になるように設計しておけば、ツェナー
ダイオード12の降状電圧が設計中心より増加しても第
3図の回路の安定化電圧の温度係数は0保たれる。以上
の考案はツェナーダイオード12の降状電圧が設計値よ
りも増大した場合について行なつたが逆の場合も全く同
様であることは言うまでもない。
またトランジスタ11は1個に限らず、複数個のトラン
ジスタをそれらのコレクターエミッタ径路を直列に接続
し、各トランジスタのベ−スーエミッタ間にいわゆるピ
ンチ抵抗を接続しても、同様の効果が得られるものであ
る。
ジスタをそれらのコレクターエミッタ径路を直列に接続
し、各トランジスタのベ−スーエミッタ間にいわゆるピ
ンチ抵抗を接続しても、同様の効果が得られるものであ
る。
第1図は従来の定電圧半導体集積回路の一例を示す回路
図である。 第2図は、ツェナーダイオードの降状電圧Vzとその温
度係数ΔVzの関係を示すグラフである。第3図は、本
発明の一実施例を示す回路図である。第4図は、ツェナ
ーダイオードの降状電圧と第2の拡散抵抗の関係を示す
グラフである。1,11・・・・・・NPNトランジス
タ、2,12・・・・・・ツェナーダイオード、3・・
・・・・第1の拡散抵抗、4・・・・・・第2の拡散抵
抗。
図である。 第2図は、ツェナーダイオードの降状電圧Vzとその温
度係数ΔVzの関係を示すグラフである。第3図は、本
発明の一実施例を示す回路図である。第4図は、ツェナ
ーダイオードの降状電圧と第2の拡散抵抗の関係を示す
グラフである。1,11・・・・・・NPNトランジス
タ、2,12・・・・・・ツェナーダイオード、3・・
・・・・第1の拡散抵抗、4・・・・・・第2の拡散抵
抗。
Claims (1)
- 1 少なくとも1個のトランジスタと、該トランジスタ
のコレクタ・エミッタ径路に直列に接続されたツェナー
ダイオードと、前記トランジスタのベース・コレクタ間
に接続された拡散抵抗とを含む半導体装置において、前
記ツェナーダイオードは前記トランジスタのエミッタ拡
散層と同時に拡散形成されており、前記抵抗は前記トラ
ンジスタのベース拡散層と同時に拡散形成された帯状拡
散層を抵抗領域として、該帯状拡散層上にその両端を除
いて全面を覆う前記トランジスタのエミッタ拡散層と同
時に形成された拡散領域とを有する構成をなしているこ
とを特徴とする定電圧半導体集積回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP52153184A JPS6048765B2 (ja) | 1977-12-19 | 1977-12-19 | 定電圧半導体集積回路 |
DE2854901A DE2854901C2 (de) | 1977-12-19 | 1978-12-19 | Integrierte Konstantspannungsgenerator-Schaltung |
US05/971,136 US4258311A (en) | 1977-12-19 | 1978-12-19 | Constant voltage generator for generating a constant voltage having a predetermined temperature coefficient |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP52153184A JPS6048765B2 (ja) | 1977-12-19 | 1977-12-19 | 定電圧半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5485366A JPS5485366A (en) | 1979-07-06 |
JPS6048765B2 true JPS6048765B2 (ja) | 1985-10-29 |
Family
ID=15556871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52153184A Expired JPS6048765B2 (ja) | 1977-12-19 | 1977-12-19 | 定電圧半導体集積回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4258311A (ja) |
JP (1) | JPS6048765B2 (ja) |
DE (1) | DE2854901C2 (ja) |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4556870A (en) * | 1977-04-07 | 1985-12-03 | Analog Devices, Incorporated | A-To-d converter of the successive-approximation type |
GB2050050B (en) * | 1979-05-10 | 1983-08-03 | Philips Electronic Associated | Basewidth variation compensation in integrated circuit transistors |
US4315209A (en) * | 1980-07-14 | 1982-02-09 | Raytheon Company | Temperature compensated voltage reference circuit |
DE3137504A1 (de) * | 1981-09-21 | 1983-04-07 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur erzeugung einer temperaturunabhaengigen referenzspannung |
US4398142A (en) * | 1981-10-09 | 1983-08-09 | Harris Corporation | Kelvin-connected buried zener voltage reference circuit |
US4567500A (en) * | 1981-12-01 | 1986-01-28 | Rca Corporation | Semiconductor structure for protecting integrated circuit devices |
JPS5967670A (ja) * | 1982-10-12 | 1984-04-17 | Toshiba Corp | 半導体装置 |
JPS60229125A (ja) * | 1984-04-26 | 1985-11-14 | Toshiba Corp | 電圧出力回路 |
US4916494A (en) * | 1984-05-04 | 1990-04-10 | Robert Bosch Gmbh | Monolithic integrated planar semiconductor system and process for making the same |
IT1213217B (it) * | 1984-09-17 | 1989-12-14 | Ates Componenti Elettron | Dispositivo a semiconduttore a resistenza sepolta. |
JPS61292965A (ja) * | 1985-06-21 | 1986-12-23 | Hitachi Ltd | 半導体集積回路装置 |
US4766469A (en) * | 1986-01-06 | 1988-08-23 | Siliconix Incorporated | Integrated buried zener diode and temperature compensation transistor |
US4782381A (en) * | 1987-06-12 | 1988-11-01 | Hewlett-Packard Company | Chip carrier |
JP3287001B2 (ja) * | 1992-02-20 | 2002-05-27 | 株式会社日立製作所 | 定電圧発生回路 |
US5786972A (en) * | 1995-06-08 | 1998-07-28 | Cherry Semiconductor Corporation | Temperature-compensated voltage clamp with forced pass transistor voltage sharing |
DE69618178D1 (de) * | 1996-05-14 | 2002-01-31 | Cons Ric Microelettronica | Ein integrierter Schaltkreis mit einer Vorrichtung die eine festgelegte Sperrspannungsschwelle und eine Temperaturkompensationsvorrichtung mittels Vbe-Multiplizierer aufweist |
JP3244057B2 (ja) | 1998-07-16 | 2002-01-07 | 日本電気株式会社 | 基準電圧源回路 |
JP3539887B2 (ja) | 1999-04-09 | 2004-07-07 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
JP4149109B2 (ja) * | 2000-01-28 | 2008-09-10 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
JP4126872B2 (ja) * | 2000-12-12 | 2008-07-30 | サンケン電気株式会社 | 定電圧ダイオード |
US20030060878A1 (en) * | 2001-08-31 | 2003-03-27 | Shadduck John H. | Intraocular lens system and method for power adjustment |
US20070100445A1 (en) * | 2003-02-03 | 2007-05-03 | Shadduck John H | Intraocular lenses and business methods |
US7261737B2 (en) * | 2002-12-12 | 2007-08-28 | Powervision, Inc. | Accommodating intraocular lens system and method |
US20050021139A1 (en) * | 2003-02-03 | 2005-01-27 | Shadduck John H. | Ophthalmic devices, methods of use and methods of fabrication |
US7247168B2 (en) * | 2002-12-12 | 2007-07-24 | Powervision, Inc. | Accommodating intraocular lens system and method |
US8328869B2 (en) * | 2002-12-12 | 2012-12-11 | Powervision, Inc. | Accommodating intraocular lenses and methods of use |
US8361145B2 (en) * | 2002-12-12 | 2013-01-29 | Powervision, Inc. | Accommodating intraocular lens system having circumferential haptic support and method |
US7637947B2 (en) * | 2002-12-12 | 2009-12-29 | Powervision, Inc. | Accommodating intraocular lens system having spherical aberration compensation and method |
JP4480585B2 (ja) * | 2002-12-12 | 2010-06-16 | パワービジョン, インコーポレイテッド | 眼内レンズの調節および方法 |
US7217288B2 (en) * | 2002-12-12 | 2007-05-15 | Powervision, Inc. | Accommodating intraocular lens having peripherally actuated deflectable surface and method |
EP1599748A4 (en) * | 2003-03-06 | 2007-10-24 | John H Shadduck | ADAPTIVE OPTICAL LENS AND METHOD OF MANUFACTURE |
US20070088433A1 (en) * | 2005-10-17 | 2007-04-19 | Powervision | Accommodating intraocular lens system utilizing direct force transfer from zonules and method of use |
AU2008218313B2 (en) * | 2007-02-21 | 2014-01-09 | Alcon Inc. | Polymeric materials suitable for ophthalmic devices and methods of manufacture |
US20080306587A1 (en) * | 2007-02-21 | 2008-12-11 | Jingjong Your | Lens Material and Methods of Curing with UV Light |
EP2178462B1 (en) * | 2007-07-23 | 2014-04-02 | PowerVision, Inc. | Post-implant lens power modification |
EP2647353B1 (en) * | 2007-07-23 | 2014-12-31 | PowerVision, Inc. | Lens delivery system |
US8093956B2 (en) | 2009-01-12 | 2012-01-10 | Honeywell International Inc. | Circuit for adjusting the temperature coefficient of a resistor |
US11660182B2 (en) | 2019-10-04 | 2023-05-30 | Alcon Inc. | Adjustable intraocular lenses and methods of post-operatively adjusting intraocular lenses |
US11735902B2 (en) | 2020-03-24 | 2023-08-22 | Analog Devices International Unlimited Company | Bipolar junction transistor heater circuit |
CN113990930B (zh) * | 2021-10-28 | 2023-05-26 | 电子科技大学 | 击穿电压温度系数可调的sgt-mosfet器件及制备方法 |
CN113990931B (zh) * | 2021-10-28 | 2023-05-26 | 电子科技大学 | 击穿电压温度系数可调的Trench MOSFET器件及制备方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3404321A (en) * | 1963-01-29 | 1968-10-01 | Nippon Electric Co | Transistor body enclosing a submerged integrated resistor |
US3465213A (en) * | 1966-06-20 | 1969-09-02 | Frances B Hugle | Self-compensating structure for limiting base drive current in transistors |
DE1589707B2 (de) * | 1967-12-09 | 1971-02-04 | Deutsche ITT Industries GmbH 7800 Freiburg | Temperaturkompensierte Z Diodenanord nung |
-
1977
- 1977-12-19 JP JP52153184A patent/JPS6048765B2/ja not_active Expired
-
1978
- 1978-12-19 DE DE2854901A patent/DE2854901C2/de not_active Expired
- 1978-12-19 US US05/971,136 patent/US4258311A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE2854901C2 (de) | 1986-09-25 |
US4258311A (en) | 1981-03-24 |
DE2854901A1 (de) | 1979-07-12 |
JPS5485366A (en) | 1979-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6048765B2 (ja) | 定電圧半導体集積回路 | |
KR940005987B1 (ko) | 밴드갭 기준회로 | |
US7564298B2 (en) | Voltage reference circuit and current reference circuit using vertical bipolar junction transistor implemented by deep n-well CMOS process | |
US5281872A (en) | Current detectable transistor having sense resistor with particular temperature coefficient | |
US4683483A (en) | Subsurface zener diode and method of making | |
US20090153125A1 (en) | Electronic circuit | |
US3820007A (en) | Monolithic integrated voltage stabilizer circuit with tapped diode string | |
US4742021A (en) | Subsurface zener diode and method of making | |
US7142023B2 (en) | Voltage detection circuit | |
US5023693A (en) | Transistor with current sensing function | |
JPH0550852B2 (ja) | ||
US3260900A (en) | Temperature compensating barrier layer semiconductor | |
US3702947A (en) | Monolithic darlington transistors with common collector and seperate subcollectors | |
US4160986A (en) | Bipolar transistors having fixed gain characteristics | |
JPH06303052A (ja) | 半導体集積回路 | |
JPH0350865A (ja) | 定電流回路 | |
JP3398578B2 (ja) | シングルヘテロ接合型バイポーラトランジスタの直流バイアス供給回路及びそれらを含むモノリシック集積回路 | |
US20230152837A1 (en) | Bandgap Reference Circuit | |
JP2690201B2 (ja) | 半導体集積回路 | |
JPS5812345A (ja) | 定電圧装置 | |
JPH0715134Y2 (ja) | 半導体装置 | |
JP2982435B2 (ja) | 抵抗器 | |
JPS63281031A (ja) | チツプ温度検出回路 | |
JPS5924195Y2 (ja) | トランジスタ回路 | |
KR940005724B1 (ko) | 반도체 장치의 수동소자 저항구조 |