JPS60229125A - 電圧出力回路 - Google Patents
電圧出力回路Info
- Publication number
- JPS60229125A JPS60229125A JP59085019A JP8501984A JPS60229125A JP S60229125 A JPS60229125 A JP S60229125A JP 59085019 A JP59085019 A JP 59085019A JP 8501984 A JP8501984 A JP 8501984A JP S60229125 A JPS60229125 A JP S60229125A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- voltage output
- transistor
- reference voltage
- pinch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は電圧出力回路に関するもので、特にバイポー
ラトランジスタの電流増幅率βのばらつきの影響を抑え
るようにした回路である。
ラトランジスタの電流増幅率βのばらつきの影響を抑え
るようにした回路である。
基準電圧源回路として、従来第５図に示す回路がある。
この回路は、「ＩＥｇ ＪＯＵＲＮＡＬ、 ０Ｆ８０Ｌ
ＩＤ−８ＴＡＴＥＣＩＲＣＵＩＴＳ、 ＶＯＬ、 ８Ｃ
−６，／Ｉ６１ ＦｇＢＵＲＵＡＲＹ１９７１ １ペー
ジ〜７ページ」に示されている。この回路は、ツェナー
ダイオードを基準電圧発生用として用いることができ々
いよ−うな、低い電圧を扱う集積回路用として開発され
たものである。
ＩＤ−８ＴＡＴＥＣＩＲＣＵＩＴＳ、 ＶＯＬ、 ８Ｃ
−６，／Ｉ６１ ＦｇＢＵＲＵＡＲＹ１９７１ １ペー
ジ〜７ページ」に示されている。この回路は、ツェナー
ダイオードを基準電圧発生用として用いることができ々
いよ−うな、低い電圧を扱う集積回路用として開発され
たものである。
電源からの電圧（＋Ｖ）は、定電流源１１に与えられ、
この定電流源１１の出力は抵抗Ｒ１を介してＮＰＮ）ラ
ンジスタＱ１のコレクタに加えられる。このトランジス
タＱ１と、トランジスタＱ２は、電流密度が異なるよう
に設定され、トランジスタＱ２の電流密度は、トランジ
スタＱ１の電流密度の約１／１０に設定される。
この定電流源１１の出力は抵抗Ｒ１を介してＮＰＮ）ラ
ンジスタＱ１のコレクタに加えられる。このトランジス
タＱ１と、トランジスタＱ２は、電流密度が異なるよう
に設定され、トランジスタＱ２の電流密度は、トランジ
スタＱ１の電流密度の約１／１０に設定される。
この回路によれば、トランジスタＱ２のエミッタと接地
電位部間の抵抗Ｒ３の両端には、正の温度係数を持つ電
圧ΔｖＢＥを得ることができる。
電位部間の抵抗Ｒ３の両端には、正の温度係数を持つ電
圧ΔｖＢＥを得ることができる。
また、トランジスタＱ２のコレクタと基準電圧出力部１
２間の抵抗Ｒ２の両端には、ΔＶＢ Ｂｘａ ｓ（但し
、ＲＲｔ ＲＪは各抵抗の値をも意味する）の正の温度
係数を持つ電圧を得る。
２間の抵抗Ｒ２の両端には、ΔＶＢ Ｂｘａ ｓ（但し
、ＲＲｔ ＲＪは各抵抗の値をも意味する）の正の温度
係数を持つ電圧を得る。
ここで、トランジスタＱ３のペースエミッタ間電圧ＶＢ
ｍｓは、負の温度係数を有し、■・３ ΔＶＢｍ＋ＶＢｗｓの関係が得られ、基準電圧ＶＲＥＦ
としては、温度係数が零となるように設定されている。
ｍｓは、負の温度係数を有し、■・３ ΔＶＢｍ＋ＶＢｗｓの関係が得られ、基準電圧ＶＲＥＦ
としては、温度係数が零となるように設定されている。
上記従来の回路においては、ＮＰＮ）ランジスタの電流
増幅率βのばらつきが問題となる。
増幅率βのばらつきが問題となる。
βのばらつきがあると、これによって基準電圧が大きく
影響され、画一的に高精度の基準電圧ＶＲＢＦ を得る
ことが困難となる。ＮＰＮ）ランジスタのβは、その製
造工程のために比較的大きな範囲でばらつきが生じる。
影響され、画一的に高精度の基準電圧ＶＲＢＦ を得る
ことが困難となる。ＮＰＮ）ランジスタのβは、その製
造工程のために比較的大きな範囲でばらつきが生じる。
このばらつきがあると、トランジスタＱ３のペース電流
が抵抗Ｒ２に直接影響するので、抵抗Ｒ２の電圧降下が
変化し、結局基準電圧ＶＲＷ Ｆ の変動を生じること
になる。βが小さくなシ、ベース電流が増加した場合は
、抵抗Ｒ２の電圧降下が増大し、基準電圧が大きくなる
。なお、抵抗Ｒ２は、ＮＰＮ）ランジスタのβとは相関
関係の殆ど無いベース拡散抵抗が使用されている。
が抵抗Ｒ２に直接影響するので、抵抗Ｒ２の電圧降下が
変化し、結局基準電圧ＶＲＷ Ｆ の変動を生じること
になる。βが小さくなシ、ベース電流が増加した場合は
、抵抗Ｒ２の電圧降下が増大し、基準電圧が大きくなる
。なお、抵抗Ｒ２は、ＮＰＮ）ランジスタのβとは相関
関係の殆ど無いベース拡散抵抗が使用されている。
この発明は上記の事情に対処すべくなされたもので、電
゛流増幅率βのばらつきに起因する基準電圧の変動を抑
え得る電圧出力回路を提供することを目的とする。
゛流増幅率βのばらつきに起因する基準電圧の変動を抑
え得る電圧出力回路を提供することを目的とする。
この発明では、第１図、第２図に示すようにＮＰＨの出
力トランジスタＱ３のペース電流が影響を及ぼす部分に
ピンチ抵抗Ｒ４を接続し、ピンチ抵抗Ｒ４の、値がトラ
ンジスタＱ３のβと比例関係となることを利用して該ト
ランジスタＱ３のコレクタの基準電圧がβのばらつきに
よる影響を受けないようにしたものである。
力トランジスタＱ３のペース電流が影響を及ぼす部分に
ピンチ抵抗Ｒ４を接続し、ピンチ抵抗Ｒ４の、値がトラ
ンジスタＱ３のβと比例関係となることを利用して該ト
ランジスタＱ３のコレクタの基準電圧がβのばらつきに
よる影響を受けないようにしたものである。
以下この発明の実施例を図面を参照して説明する。
第１図はこの発明の一実施例であシ、基本的な動作は、
従来のものと同じである。従って、第２図と同じ部分は
、同一符号を付して説明する。この発明の場合、ＮＰＮ
）ランジスタＱ３の電流増幅率βのばらつきによる影響
を無くすために、抵抗Ｒ２と並列にピンチ抵抗Ｒ４を接
続するものである。このピンチ抵抗Ｒ４は、その抵抗値
がＮＰＮ ）ランジスタＱ３のβとほぼ正比例の関係が
あシ、このピンチ抵抗Ｒ４がペース電流のバイパス用抵
抗として機能する。これによって、ペース電流による基
準電圧ＶＲＩＩＰへの影響をほとんど無くすことができ
る。
従来のものと同じである。従って、第２図と同じ部分は
、同一符号を付して説明する。この発明の場合、ＮＰＮ
）ランジスタＱ３の電流増幅率βのばらつきによる影響
を無くすために、抵抗Ｒ２と並列にピンチ抵抗Ｒ４を接
続するものである。このピンチ抵抗Ｒ４は、その抵抗値
がＮＰＮ ）ランジスタＱ３のβとほぼ正比例の関係が
あシ、このピンチ抵抗Ｒ４がペース電流のバイパス用抵
抗として機能する。これによって、ペース電流による基
準電圧ＶＲＩＩＰへの影響をほとんど無くすことができ
る。
ピンチ抵抗Ｒ４の抵抗値とトランジスタＱ３のβとの関
係は、第３図に示すような正比列の関係となる。ただし
、ピンチ抵抗の抵抗値は、飽和しない領域で測定した値
である。このピンチ抵抗Ｒ４は、トランジスタＱ３のペ
ース電流によって生じる抵抗Ｒ２の電圧降下分を補償す
ることができる。
係は、第３図に示すような正比列の関係となる。ただし
、ピンチ抵抗の抵抗値は、飽和しない領域で測定した値
である。このピンチ抵抗Ｒ４は、トランジスタＱ３のペ
ース電流によって生じる抵抗Ｒ２の電圧降下分を補償す
ることができる。
今、トランジスタＱ３のコレクタ電流をほぼ−ｇでｒｃ
とすると、そのペース電流ＩＢＳは、Ｉｃ ＩＢｓ＝− β となる。この電流による抵抗Ｒ２の電圧降下増分ΔＶＲ
，は、近似的に Ｉｃ ＩＶＲ１＝７°Ｒ２ となる。これは、βが小さくなると急増大することを意
味する。そこで、この発明では、抵抗Ｒ２と並列に、ベ
ース電流ＸＢｓをバイパスする下式で決まるようなピン
チ抵抗Ｒ４を付加するものである。つまシ、第３図の関
係かられかるように、βが小さくなると、抵抗値が小さ
くなり、これによって、ピンチ抵抗を介して電流−がバ
イパスされ、抵抗Ｒ２の電圧降下が変動を受けることが
ない。
とすると、そのペース電流ＩＢＳは、Ｉｃ ＩＢｓ＝− β となる。この電流による抵抗Ｒ２の電圧降下増分ΔＶＲ
，は、近似的に Ｉｃ ＩＶＲ１＝７°Ｒ２ となる。これは、βが小さくなると急増大することを意
味する。そこで、この発明では、抵抗Ｒ２と並列に、ベ
ース電流ＸＢｓをバイパスする下式で決まるようなピン
チ抵抗Ｒ４を付加するものである。つまシ、第３図の関
係かられかるように、βが小さくなると、抵抗値が小さ
くなり、これによって、ピンチ抵抗を介して電流−がバ
イパスされ、抵抗Ｒ２の電圧降下が変動を受けることが
ない。
ピンチ抵抗Ｒ４の抵抗値は、
Ｒ２
Ｒ４＝ □
Ｂｍ
但し、ＶＨ２は、より３が零と仮定したときに想定され
る最良の抵抗Ｒ２の電圧降下分。
る最良の抵抗Ｒ２の電圧降下分。
となるように設定されている。
ピンチ抵抗Ｒ４は、上記したように、βに比例した抵抗
値をとるので、抵抗値Ｒ４とＩＢＩの積は一定となシ、
抵抗Ｒ２の電圧降下、 ＩＢＩの変動によシ影響を受け
なくなる。
値をとるので、抵抗値Ｒ４とＩＢＩの積は一定となシ、
抵抗Ｒ２の電圧降下、 ＩＢＩの変動によシ影響を受け
なくなる。
次に、Ｒ４ＸｌＢｓが一定となる原理を説明する。
Ｒ４：にβ 但し、Ｋは比例定数
ＶＲｉ＝Ｒ４ｘＩｎｓ 但し、ＶＲａはピンチ抵抗の電
圧降下Ｃ ＝にβ×Ｔ ＝ ＫＩｃ となる。従って、ＩＣを一定としているから、ＶＨ２（
＝Ｒ４ｘ ＩＢＩ ）は一定となる。
圧降下Ｃ ＝にβ×Ｔ ＝ ＫＩｃ となる。従って、ＩＣを一定としているから、ＶＨ２（
＝Ｒ４ｘ ＩＢＩ ）は一定となる。
第２図は、この発明の他の実施例である。この実施例は
、先の抵抗Ｒ２を分割し、抵抗Ｒｆｆａ＋Ｒ２ｂ とし
、抵抗ＲＪ−ａにピンチ抵抗Ｒ５を並列・接続した例で
ある。この実施例の場合、ピンチ抵抗Ｒ５は、先のピン
チ抵抗Ｒ４よりも小さくて実現可能であシ、作成面積、
回路の配線の都合によシ、先の実施例の構成又は本実施
例の構成を任意に選択してよい。基本的な動作は、先の
実施例と同じであるが、β補償特性は、先の実施例に比
べて少し劣る。
、先の抵抗Ｒ２を分割し、抵抗Ｒｆｆａ＋Ｒ２ｂ とし
、抵抗ＲＪ−ａにピンチ抵抗Ｒ５を並列・接続した例で
ある。この実施例の場合、ピンチ抵抗Ｒ５は、先のピン
チ抵抗Ｒ４よりも小さくて実現可能であシ、作成面積、
回路の配線の都合によシ、先の実施例の構成又は本実施
例の構成を任意に選択してよい。基本的な動作は、先の
実施例と同じであるが、β補償特性は、先の実施例に比
べて少し劣る。
第４図は、本発明に係るピンチ抵抗を有した回路と、従
来の回路とのβ補償効果を比較して示すもので、実線は
従来の回路のもの、破線は本発明の回路のものである。
来の回路とのβ補償効果を比較して示すもので、実線は
従来の回路のもの、破線は本発明の回路のものである。
この結果からも理解できるように、βのばらつきによる
基準電圧ＶＲＲＰの変動は、本発明のものが格段と改善
されていることが理解できる。
基準電圧ＶＲＲＰの変動は、本発明のものが格段と改善
されていることが理解できる。
この発明は、上記のように、低電圧の基準電圧を得、か
つ温度、補償を得る回路から発展したのであるが、基本
的には、基準電圧出力部１２に接続された抵抗Ｒ２の電
圧降下が、出力トラ〔発明の効果〕 上記したように、この発明は、基準電圧出力部にコレク
タが接続され、エミッタが接地電位部に接続され、ペー
スと前記基準電圧出力部間に電圧降下を生じる抵抗が接
続されたＮＰＮ）ランジスタ回路において、前記ＮＰＮ
）ランジスタのβのばらつきを補償して前記電圧降下の
変動を抑えるピンチ抵抗を前記抵抗に並列に接続するも
のである。これによって、前記基準電圧を画一化した安
定したものとする回路を提供するものである。
つ温度、補償を得る回路から発展したのであるが、基本
的には、基準電圧出力部１２に接続された抵抗Ｒ２の電
圧降下が、出力トラ〔発明の効果〕 上記したように、この発明は、基準電圧出力部にコレク
タが接続され、エミッタが接地電位部に接続され、ペー
スと前記基準電圧出力部間に電圧降下を生じる抵抗が接
続されたＮＰＮ）ランジスタ回路において、前記ＮＰＮ
）ランジスタのβのばらつきを補償して前記電圧降下の
変動を抑えるピンチ抵抗を前記抵抗に並列に接続するも
のである。これによって、前記基準電圧を画一化した安
定したものとする回路を提供するものである。
第１、第２図はそれぞれこの発明の電圧出力回路の実施
例を示す回路図、第３区はこの発明に係るピンチ抵抗の
動作を説明するのに示した動作特性図、第４図はこの発
明の詳細な説明するのに示した電流増幅率と基準電圧の
関係を示す図、第５図は従来の基準電圧源回路を示す回
路図である。 Ｑ１＊Ｑ２ｒＱ３・・・ＮＰＮ）ランジスタ、Ｒ１゜Ｒ
２、Ｒ３・・・抵抗、Ｒ４，Ｒ５・・・ピンチ抵抗。
例を示す回路図、第３区はこの発明に係るピンチ抵抗の
動作を説明するのに示した動作特性図、第４図はこの発
明の詳細な説明するのに示した電流増幅率と基準電圧の
関係を示す図、第５図は従来の基準電圧源回路を示す回
路図である。 Ｑ１＊Ｑ２ｒＱ３・・・ＮＰＮ）ランジスタ、Ｒ１゜Ｒ
２、Ｒ３・・・抵抗、Ｒ４，Ｒ５・・・ピンチ抵抗。
Claims (3)
- （１）電圧出力回路の電圧出力部にコレクタが接続され
、エミッタが接地電位部に接続され、そのベースと前記
基準電圧出力部間に電圧降下を生じる抵抗が接続された
ＮＰＮ ）ランジスタと、前記ＮＰＮ ）ランジスタの
電流増幅率のばらつきが前記電圧降下に影響するのを抑
えるために、前記抵抗に並列に接続されるピンチ抵抗と
を具備したことを特徴とする電圧出力回路。 - （２）前記電圧出力回路は、前記電圧出力部として基準
電圧出力部を有し、この基準電圧出力部に第１の抵抗を
介してコレクタが接続されるとともにコレクタベース間
が接続され、かつエミッタが前記接地電位部に接続され
た第１のトランジスタと、前記第１のトランジスタのベ
ースにベースが接続され、コレクタが前記電圧降下を生
じる抵抗を介して前記基準電圧出力部へ、エミッタが第
２の抵抗を介して前記接地電位部へ接続された第２のト
ランジスタとを具備し、前記第２のトランジスタのコレ
クタに前記ＮＰＮ）ランジスタのベースを接続してなる
ことを特徴とする特許請求の範囲第１項記載の電圧出力
回路。 - （３）前記電圧降下を生じさせるための抵抗と前記ピン
チ抵抗との関係は、前記抵抗が直列に２分割され、前記
ピンチ抵抗が該抵抗の分割された一方に並列接続されて
いることを特徴とする特許請求の範囲第１項記載の電圧
出力回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59085019A JPS60229125A (ja) | 1984-04-26 | 1984-04-26 | 電圧出力回路 |
| US06/726,156 US4675592A (en) | 1984-04-26 | 1985-04-23 | Voltage output circuit |
| DE19853515006 DE3515006A1 (de) | 1984-04-26 | 1985-04-25 | Spannungsausgangskreis |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59085019A JPS60229125A (ja) | 1984-04-26 | 1984-04-26 | 電圧出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60229125A true JPS60229125A (ja) | 1985-11-14 |
Family
ID=13847019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59085019A Pending JPS60229125A (ja) | 1984-04-26 | 1984-04-26 | 電圧出力回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4675592A (ja) |
| JP (1) | JPS60229125A (ja) |
| DE (1) | DE3515006A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62191907A (ja) * | 1986-02-19 | 1987-08-22 | Hitachi Ltd | 半導体回路 |
| US4868416A (en) * | 1987-12-15 | 1989-09-19 | Gazelle Microcircuits, Inc. | FET constant reference voltage generator |
| DE3811950A1 (de) * | 1988-04-11 | 1989-10-19 | Telefunken Electronic Gmbh | Schaltungsanordnung zur arbeitspunkteinstellung eines transistors |
| US5149988A (en) * | 1988-12-21 | 1992-09-22 | National Semiconductor Corporation | BICMOS positive supply voltage reference |
| KR930001577A (ko) * | 1991-06-19 | 1993-01-16 | 김광호 | 기준전압 발생회로 |
| US5258703A (en) * | 1992-08-03 | 1993-11-02 | Motorola, Inc. | Temperature compensated voltage regulator having beta compensation |
| BE1007853A3 (nl) * | 1993-12-03 | 1995-11-07 | Philips Electronics Nv | Bandgapreferentiestroombron met compensatie voor spreiding in saturatiestroom van bipolaire transistors. |
| DE19618914C1 (de) * | 1996-05-10 | 1997-08-14 | Siemens Ag | Schaltungsanordnung zur Erzeugung eines Referenzpotentials |
| US11735902B2 (en) | 2020-03-24 | 2023-08-22 | Analog Devices International Unlimited Company | Bipolar junction transistor heater circuit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3781648A (en) * | 1973-01-10 | 1973-12-25 | Fairchild Camera Instr Co | Temperature compensated voltage regulator having beta compensating means |
| JPS6048765B2 (ja) * | 1977-12-19 | 1985-10-29 | 日本電気株式会社 | 定電圧半導体集積回路 |
| US4339707A (en) * | 1980-12-24 | 1982-07-13 | Honeywell Inc. | Band gap voltage regulator |
-
1984
- 1984-04-26 JP JP59085019A patent/JPS60229125A/ja active Pending
-
1985
- 1985-04-23 US US06/726,156 patent/US4675592A/en not_active Expired - Lifetime
- 1985-04-25 DE DE19853515006 patent/DE3515006A1/de not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| US4675592A (en) | 1987-06-23 |
| DE3515006A1 (de) | 1985-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3194604B2 (ja) | バンドギャップ基準回路 | |
| JPH0648449B2 (ja) | 高精度バンドギヤツプ電圧基準回路 | |
| WO1989007793A1 (en) | Curvature correction of bipolar bandgap references | |
| US4578633A (en) | Constant current source circuit | |
| US4319180A (en) | Reference voltage-generating circuit | |
| EP0039178B1 (en) | Integrated circuit for generating a reference voltage | |
| JPS60229125A (ja) | 電圧出力回路 | |
| EP0080620B1 (en) | Band gap voltage regulator circuit | |
| US4352057A (en) | Constant current source | |
| KR0128251B1 (ko) | 정전압 회로 | |
| JPH0365716A (ja) | 定電圧回路 | |
| JP2809927B2 (ja) | 定電流源回路 | |
| US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
| US4571536A (en) | Semiconductor voltage supply circuit having constant output voltage characteristic | |
| JPH02191012A (ja) | 電圧発生回路 | |
| JP3038311B2 (ja) | 温度補償回路 | |
| JP2695515B2 (ja) | 基準電圧発生回路 | |
| KR930011724B1 (ko) | 정 전압회로 | |
| JP3138203B2 (ja) | 基準電圧発生回路 | |
| JPH0588767A (ja) | バンドギヤツプリフアレンス回路 | |
| JPH0113452Y2 (ja) | ||
| JPH036020Y2 (ja) | ||
| JP2859461B2 (ja) | 温度補償用回路 | |
| JPH0316646B2 (ja) | ||
| JPH04338812A (ja) | 基準電圧発生回路 |