JPH0715134Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0715134Y2 JPH0715134Y2 JP1983146090U JP14609083U JPH0715134Y2 JP H0715134 Y2 JPH0715134 Y2 JP H0715134Y2 JP 1983146090 U JP1983146090 U JP 1983146090U JP 14609083 U JP14609083 U JP 14609083U JP H0715134 Y2 JPH0715134 Y2 JP H0715134Y2
- Authority
- JP
- Japan
- Prior art keywords
- stage transistor
- transistor
- region
- power stage
- base region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
Description
【考案の詳細な説明】 本考案は複合半導体装置、なかでも特にダーリントン接
続型トランジスタの構造に関するものである。
続型トランジスタの構造に関するものである。
従来のNPN型ダーリントン・トランジスタの平面図を第
１図に示す。またその等価回路を第２図に示す。
１図に示す。またその等価回路を第２図に示す。
従来のダーリントン・トランジスタにおいてはＮ型基板
にＰ型不純物を拡散してドライバー段およびパワー段ト
ランジスタのベース領域およびそれらを接続する抵抗領
域を形成し、各ベース領域にＮ型不純物を拡散して各ト
ランジスタのエミッタ領域を形成していた。また、ドラ
イバー段トランジスタ1,パワー段トランジスタ３及び抵
抗部２のすべてをN+型のチャンネルストッパー４で囲
み、これらの領域間および基板外周との間に形成されや
すいチャンネルの発生を防止する構造としていた。
にＰ型不純物を拡散してドライバー段およびパワー段ト
ランジスタのベース領域およびそれらを接続する抵抗領
域を形成し、各ベース領域にＮ型不純物を拡散して各ト
ランジスタのエミッタ領域を形成していた。また、ドラ
イバー段トランジスタ1,パワー段トランジスタ３及び抵
抗部２のすべてをN+型のチャンネルストッパー４で囲
み、これらの領域間および基板外周との間に形成されや
すいチャンネルの発生を防止する構造としていた。
このような構造のダーリントントランジスタは確かにチ
ャンネル等の発生はなく高信頼度のものが得られてはい
たが、すべてのコレクターベース接合から等距離の部分
にチャンネルストッパー４を配置するために、素子が大
きくなり、原価が高くなるという欠点があった。特に、
ドライバー段トランジスタ１のベースが半導体基板の外
周に面しているかぎり、チャンネルストッパー４は図示
のように形成しなければ効果はなかった。
ャンネル等の発生はなく高信頼度のものが得られてはい
たが、すべてのコレクターベース接合から等距離の部分
にチャンネルストッパー４を配置するために、素子が大
きくなり、原価が高くなるという欠点があった。特に、
ドライバー段トランジスタ１のベースが半導体基板の外
周に面しているかぎり、チャンネルストッパー４は図示
のように形成しなければ効果はなかった。
本考案の目的は従来のものよりさらに高信頼度でしかも
素子の小型化が図れるダーリントントランジスタの構造
を提供するものである。
素子の小型化が図れるダーリントントランジスタの構造
を提供するものである。
本考案では、半導体基板上に形成されたパワー段トラン
ジスタと、前記パワー段トランジスタと共通のコレクタ
領域を有するドライバ段トランジスタと、前記パワー段
トランジスタのベース領域と前記ドライバ段トランジス
タのベース領域を前記半導体基板内で接続する拡散抵抗
領域と、前記パワー段トランジスタのベース領域と前記
ドライバ段トランジスタのエミッタ領域とを接続する手
段とを備えた半導体装置において、前記パワー段トラン
ジスタのベース領域を前記ドライバ段トランジスタのベ
ース領域におよび前記拡散抵抗領域を取り囲むように形
成し、かつ前記パワー段トランジスタのベース領域と前
記ドライバ段トランジスタのベース領域と前記拡散抵抗
領域との離間距離を動作状態での電圧印加によるこれら
領域からの空乏層が互いに重なるような距離にし、さら
に、前記パワー段トランジスタのベース領域の外周囲に
沿ってのみチャンネルストッパーを設けている。
ジスタと、前記パワー段トランジスタと共通のコレクタ
領域を有するドライバ段トランジスタと、前記パワー段
トランジスタのベース領域と前記ドライバ段トランジス
タのベース領域を前記半導体基板内で接続する拡散抵抗
領域と、前記パワー段トランジスタのベース領域と前記
ドライバ段トランジスタのエミッタ領域とを接続する手
段とを備えた半導体装置において、前記パワー段トラン
ジスタのベース領域を前記ドライバ段トランジスタのベ
ース領域におよび前記拡散抵抗領域を取り囲むように形
成し、かつ前記パワー段トランジスタのベース領域と前
記ドライバ段トランジスタのベース領域と前記拡散抵抗
領域との離間距離を動作状態での電圧印加によるこれら
領域からの空乏層が互いに重なるような距離にし、さら
に、前記パワー段トランジスタのベース領域の外周囲に
沿ってのみチャンネルストッパーを設けている。
次に、本考案の実施例について図面を用いて説明する。
第３図は本考案による一実施例のダーリントントランジ
スタの平面図で、第４図はそのＡ−Ａ′に於ける断面図
を示す。その製法は従来のダーリントン・トランジスタ
とほとんど同じ工程で得られることが明白であるので省
略する。第３図及び第４図により示されている通り、本
考案によるダーリントン・トランジスタにおいては、そ
のドライバー段のトランジスタ１はパワー段のベースと
は分離され形成されている。又、ドライバー段のトラン
ジスタ１のベースとパワー段のトランジスタ３のベース
とを結ぶ抵抗部２も同様にパワー段のトランジスタ３の
ベースに囲まれている。
スタの平面図で、第４図はそのＡ−Ａ′に於ける断面図
を示す。その製法は従来のダーリントン・トランジスタ
とほとんど同じ工程で得られることが明白であるので省
略する。第３図及び第４図により示されている通り、本
考案によるダーリントン・トランジスタにおいては、そ
のドライバー段のトランジスタ１はパワー段のベースと
は分離され形成されている。又、ドライバー段のトラン
ジスタ１のベースとパワー段のトランジスタ３のベース
とを結ぶ抵抗部２も同様にパワー段のトランジスタ３の
ベースに囲まれている。
次に、本考案の構造による効果について説明する。第４
図の断面図においてドライバー段のトランジスタ部１及
び抵抗部２は電圧が印加された場合、すなわち、動作状
態での電圧印加の場合、間隔L1，L2等を十分短かく（例
えば数Ｖの印加電圧によりお互いの空乏層が重なる程度
の距離）しておくことにより、互いの空乏層がつなが
る。互いの空乏層はつながる所謂パンチスルー現象は生
じない。すなわち、隣接する二つのＰ型領域からのびる
空乏層がつながった状態での断面の等電位線は第５図に
示す状態となり、二つのＰ型領域間に電位が高い場所が
存在する。この高い電位箇所が正孔に対する障壁とな
り、電流は流れない。すなわち、パンチスルー現象は生
じない。二つのＰ型領域間に電位差をかけると、一方の
Ｐ型領域に属する電位線が下がり（もしくは上がり）、
その結果として正孔に対する電位障壁がなくなった時点
で電流が流れ、パンチスルー現象が生じる。このよう
に、各トランジスタ1,3のベース領域および抵抗部２の
領域からの空乏層がつながってもパンチスルー現象は生
じず、同現象が生じるために各領域間に所望の電位差が
必要となる。
図の断面図においてドライバー段のトランジスタ部１及
び抵抗部２は電圧が印加された場合、すなわち、動作状
態での電圧印加の場合、間隔L1，L2等を十分短かく（例
えば数Ｖの印加電圧によりお互いの空乏層が重なる程度
の距離）しておくことにより、互いの空乏層がつなが
る。互いの空乏層はつながる所謂パンチスルー現象は生
じない。すなわち、隣接する二つのＰ型領域からのびる
空乏層がつながった状態での断面の等電位線は第５図に
示す状態となり、二つのＰ型領域間に電位が高い場所が
存在する。この高い電位箇所が正孔に対する障壁とな
り、電流は流れない。すなわち、パンチスルー現象は生
じない。二つのＰ型領域間に電位差をかけると、一方の
Ｐ型領域に属する電位線が下がり（もしくは上がり）、
その結果として正孔に対する電位障壁がなくなった時点
で電流が流れ、パンチスルー現象が生じる。このよう
に、各トランジスタ1,3のベース領域および抵抗部２の
領域からの空乏層がつながってもパンチスルー現象は生
じず、同現象が生じるために各領域間に所望の電位差が
必要となる。
ところが、本ダーリントントランジスタにおける動作状
態でのドライバー段およびパワー段のベース領域間電圧
はドライバー段のベース・エミッタ間電圧であり、その
電圧はよく知られているように約0.6Vである。この電圧
は抵抗２の量端間電圧でもある。すなわち、動作状態に
おける隣接するＰ型領域間の電圧はたかだか0.6V程度で
ある。一方、隣接するＰ型領域からの空乏層は前述のと
おり動作状態での数Ｖの印加電圧でつながるのであるか
ら、上記のような電位差がＰ型領域間に印加されても、
正孔に対する電位障壁は存続する。かくして、ダーリン
トントランジスタとしての所期のトランジスタ動作が実
現される。
態でのドライバー段およびパワー段のベース領域間電圧
はドライバー段のベース・エミッタ間電圧であり、その
電圧はよく知られているように約0.6Vである。この電圧
は抵抗２の量端間電圧でもある。すなわち、動作状態に
おける隣接するＰ型領域間の電圧はたかだか0.6V程度で
ある。一方、隣接するＰ型領域からの空乏層は前述のと
おり動作状態での数Ｖの印加電圧でつながるのであるか
ら、上記のような電位差がＰ型領域間に印加されても、
正孔に対する電位障壁は存続する。かくして、ダーリン
トントランジスタとしての所期のトランジスタ動作が実
現される。
かかる動作状態において各ベース領域および抵抗部領域
からの空乏層はすでにつながっているので、基板表面部
での空乏層幅の変動という状態は生じず、その結果、耐
圧が安定化される。したがって、チャンネル防止等の耐
圧安定化に対する処置はパワー段のトランジスタ３の最
外周のコレクターベース接合に対してのみ行なえば良
く、従来の構造の場合のように他のドライバー段のトラ
ンジスタや抵抗部にチャンネルストッパーを設ける必要
はなくなる。従って、素子の小型化が図れる。又本考案
によるダリントントランジスタにおける耐圧を決定する
コレクターベース接合はパワー段のトランジスタ３だけ
であり（従来構造によるものは、ドライバー段のトラン
ジスタ及び抵抗部のコレクターベース接合をも含む）、
従来構造のものよりコレクターベース接合の長さが、格
段に短かくなることは明白であり、このことは接合のも
れ電流が小さくなり、さらにはより高信頼度のダーリン
トントランジスタを得ることが出来る。
からの空乏層はすでにつながっているので、基板表面部
での空乏層幅の変動という状態は生じず、その結果、耐
圧が安定化される。したがって、チャンネル防止等の耐
圧安定化に対する処置はパワー段のトランジスタ３の最
外周のコレクターベース接合に対してのみ行なえば良
く、従来の構造の場合のように他のドライバー段のトラ
ンジスタや抵抗部にチャンネルストッパーを設ける必要
はなくなる。従って、素子の小型化が図れる。又本考案
によるダリントントランジスタにおける耐圧を決定する
コレクターベース接合はパワー段のトランジスタ３だけ
であり（従来構造によるものは、ドライバー段のトラン
ジスタ及び抵抗部のコレクターベース接合をも含む）、
従来構造のものよりコレクターベース接合の長さが、格
段に短かくなることは明白であり、このことは接合のも
れ電流が小さくなり、さらにはより高信頼度のダーリン
トントランジスタを得ることが出来る。
第１図は従来のダーリントントランジスタの平面図であ
る。第２図はダーリントントランジスタの等価回路図で
ある。第３図は本考案の一実施例によるダーリントント
ランジスタの平面図で、第４図はそのＡ−Ａ′部の断面
図であり、第５図はかかるトランジスタにおいて隣接す
る二つのＰ型領域からのびる空乏層がつながった状態で
の等電位線を示す部分断面図である。 １……ドライバー段のトランジスタ部、２……抵抗部、
３……パワー段のトランジスタ部、４……チャンネルス
トッパー。
る。第２図はダーリントントランジスタの等価回路図で
ある。第３図は本考案の一実施例によるダーリントント
ランジスタの平面図で、第４図はそのＡ−Ａ′部の断面
図であり、第５図はかかるトランジスタにおいて隣接す
る二つのＰ型領域からのびる空乏層がつながった状態で
の等電位線を示す部分断面図である。 １……ドライバー段のトランジスタ部、２……抵抗部、
３……パワー段のトランジスタ部、４……チャンネルス
トッパー。
Claims (1)
- 【請求項１】半導体基板上に形成されたパワー段トラン
ジスタと、前記パワー段トランジスタと共通のコレクタ
領域を有するドライバ段トランジスタと、前記パワー段
トランジスタのベース領域と前記ドライバ段トランジス
タのベース領域とを前記半導体基板内で接続する拡散抵
抗領域と、前記パワー段トランジスタのベース領域と前
記ドライバ段トランジスタのエミッタ領域とを接続する
手段とを備えた半導体装置において、前記パワー段トラ
ンジスタのベース領域を前記ドライバ段トランジスタの
ベース領域および前記拡散抵抗領域を取り囲むように形
成し、かつ前記パワー段トランジスタのベース領域と前
記ドライバ段トランジスタのベース領域と前記拡散抵抗
領域との離間距離を動作状態での電圧印加によるこれら
領域からの空乏層が互いに重なるような距離にし、さら
に前記パワー段トランジスタのベース領域の外周囲に沿
ってのみチャンネルストッパーを設けたことを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1983146090U JPH0715134Y2 (ja) | 1983-09-21 | 1983-09-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1983146090U JPH0715134Y2 (ja) | 1983-09-21 | 1983-09-21 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6054349U JPS6054349U (ja) | 1985-04-16 |
| JPH0715134Y2 true JPH0715134Y2 (ja) | 1995-04-10 |
Family
ID=30325291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1983146090U Expired - Lifetime JPH0715134Y2 (ja) | 1983-09-21 | 1983-09-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715134Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5737509B2 (ja) * | 2011-06-10 | 2015-06-17 | サンケン電気株式会社 | スイッチング回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55173164U (ja) * | 1979-05-29 | 1980-12-12 | ||
| JPS57128963A (en) * | 1981-02-04 | 1982-08-10 | Nippon Denso Co Ltd | Semiconductor device |
| JPS57148369A (en) * | 1981-03-09 | 1982-09-13 | Toshiba Corp | Composite semiconductor device |
-
1983
- 1983-09-21 JP JP1983146090U patent/JPH0715134Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6054349U (ja) | 1985-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4260999A (en) | Semiconductor device and method of making the same | |
| JPH0216017B2 (ja) | ||
| JP2700180B2 (ja) | ｐｎｐ型の縦型孤立コレクタトランジスタ | |
| JPH0715134Y2 (ja) | 半導体装置 | |
| JPS5821374A (ja) | 半導体装置 | |
| JPS6217387B2 (ja) | ||
| JP2507632B2 (ja) | 半導体装置 | |
| JPS6239547B2 (ja) | ||
| US4851893A (en) | Programmable active/passive cell structure | |
| JPH0244759A (ja) | 半導体集積回路装置 | |
| JPS625346B2 (ja) | ||
| JP2833913B2 (ja) | バイポーラ集積回路装置 | |
| JPH0525233Y2 (ja) | ||
| JP2716152B2 (ja) | ラテラルトランジスタ | |
| JP2605753B2 (ja) | 縦形バイポーラトランジスタ | |
| JPH0412673Y2 (ja) | ||
| JPH06224214A (ja) | 縦型バイポーラトランジスタおよび横型バイポーラトランジスタ | |
| JPH05206153A (ja) | 半導体集積回路装置 | |
| JPH0130308B2 (ja) | ||
| JPS601843A (ja) | 半導体集積回路 | |
| JP2783888B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0348665B2 (ja) | ||
| JPS60119770A (ja) | 半導体装置 | |
| JPH0558256B2 (ja) | ||
| JPH0520344U (ja) | 半導体装置 |