JPS601843A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS601843A JPS601843A JP10967483A JP10967483A JPS601843A JP S601843 A JPS601843 A JP S601843A JP 10967483 A JP10967483 A JP 10967483A JP 10967483 A JP10967483 A JP 10967483A JP S601843 A JPS601843 A JP S601843A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- isolating
- island
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明はサイリスタ寄生効果を除去する半導体集積回路
に関する。
に関する。
（ロ）従来技術
従来では第１図に示す如く、Ｐ型の半導体基板（１）と
、その上に積層されるＮ型エピタキシャル層（２）と、
エピタキシャル層（２）を各島領域（３）（４）に分離
するＰ 型分離領域（５）と、第１の島領域（３）表面
に拡散されたＰ 型拡散領域（６）と、第２の島領域（
４）表面に拡散されたＮ 型拡散領域（７）とを備えた
半導体集積回路に於いては、両拡散領域（６）（７）間
にサイリスタ寄生効果を発生するおそれがある。すなわ
ちＰ 型拡散領域（６）として高電位にバイアスされる
ラテラル型トランジスタのエミッタあるいはコレクタ領
域またはＰ型拡散抵抗の場合であり、Ｎ 型拡散領域（
７）として低電位にバイアスされるトンネル領域あるい
はエピタキシャル抵抗端子の場合である。これらの場合
にはＰ 型拡散領域（６）、 Ｎ型の第１の島領域（３
）、Ｐ 型の分離領域（５）、Ｎ型の第２の島領域（４
）でＰＮＰＨの自己バイアス型の寄生サイリスタを形成
し、寄生サイリスタがターノオンして矢印に示す寄生電
流が流れる。第２図は寄生サイリスタの等価回路図であ
り、Ｔｒ、はＰ 型拡散領域（６）、Ｎ型の第１の島領
域（３）およびＰｉｔの分離領域（５）で形成されるＰ
ＮＰ ）ランジスタであり、Ｔｒ、はＮ型の第１の島領
域（３）、Ｐ＋型の分離領域（５）およびＮ型の第２の
島領域（４）で形成されるＮＰＮ トランジスタである
。
、その上に積層されるＮ型エピタキシャル層（２）と、
エピタキシャル層（２）を各島領域（３）（４）に分離
するＰ 型分離領域（５）と、第１の島領域（３）表面
に拡散されたＰ 型拡散領域（６）と、第２の島領域（
４）表面に拡散されたＮ 型拡散領域（７）とを備えた
半導体集積回路に於いては、両拡散領域（６）（７）間
にサイリスタ寄生効果を発生するおそれがある。すなわ
ちＰ 型拡散領域（６）として高電位にバイアスされる
ラテラル型トランジスタのエミッタあるいはコレクタ領
域またはＰ型拡散抵抗の場合であり、Ｎ 型拡散領域（
７）として低電位にバイアスされるトンネル領域あるい
はエピタキシャル抵抗端子の場合である。これらの場合
にはＰ 型拡散領域（６）、 Ｎ型の第１の島領域（３
）、Ｐ 型の分離領域（５）、Ｎ型の第２の島領域（４
）でＰＮＰＨの自己バイアス型の寄生サイリスタを形成
し、寄生サイリスタがターノオンして矢印に示す寄生電
流が流れる。第２図は寄生サイリスタの等価回路図であ
り、Ｔｒ、はＰ 型拡散領域（６）、Ｎ型の第１の島領
域（３）およびＰｉｔの分離領域（５）で形成されるＰ
ＮＰ ）ランジスタであり、Ｔｒ、はＮ型の第１の島領
域（３）、Ｐ＋型の分離領域（５）およびＮ型の第２の
島領域（４）で形成されるＮＰＮ トランジスタである
。
斯る寄生サイリスタ効果は半導体基板（１）とコンタク
トしている接地端子より先に電源端子をソケットに挿入
したときに発生して、基板電位が上がり接地端子をソケ
ットに挿入しても数１００ ｍＡの電流が流れ続ける。
トしている接地端子より先に電源端子をソケットに挿入
したときに発生して、基板電位が上がり接地端子をソケ
ットに挿入しても数１００ ｍＡの電流が流れ続ける。
（ハ）発明の目的
本発明は断点に鑑みてなされ、従来のサイリスク寄生効
果を完全に防止する半導体集積回路を提供するものであ
る。
果を完全に防止する半導体集積回路を提供するものであ
る。
に）発明の構成
本発明に依る半導体集積回路は第３図の如く、Ｐ型のシ
リコン半導体基板（ロ）と、その上に積層されるＮ型の
エピタキシャル層（６）と、エピタキシャル層（２）を
各島領域０３Ｑ４にＰＮ分離するＰ 型分離領域（至）
と、第１の島領域（へ）表面に設けたＰ 型拡散領域Ｑ
Ｏと、第２の島領域Ｑ４表面に設けたＮ 型拡散領域（
ロ）と１本発明の特徴とする第１および第２の島領域ｏ
３０４の分離領域（至）に設けた接地電極（ト）より構
成される。
リコン半導体基板（ロ）と、その上に積層されるＮ型の
エピタキシャル層（６）と、エピタキシャル層（２）を
各島領域０３Ｑ４にＰＮ分離するＰ 型分離領域（至）
と、第１の島領域（へ）表面に設けたＰ 型拡散領域Ｑ
Ｏと、第２の島領域Ｑ４表面に設けたＮ 型拡散領域（
ロ）と１本発明の特徴とする第１および第２の島領域ｏ
３０４の分離領域（至）に設けた接地電極（ト）より構
成される。
本実施例では第３図の如く、Ｐ型シリコン半導体基板（
ロ）と、その上に成長されるＮ型のシリコンエピタキシ
ャル層（２）と、エピタキシャル層（６）を各＋ 島領域（１３（ロ）に分離拡散によりＰＮ分離するＰ
型分離領域（ト）と、第１の島領域（至）表面に設けた
ラテラル型トランジスタのエミッタあるいはコレクタ領
域または拡散抵抗で構成されるＰ 型の拡散領域（ト）
と、第２の島領域０４表面に設けたコンタクト領域ある
いはトンネル領域となるＮ’−型の拡散領域＜１？’ｌ
とを備えている。上記した各領域は所望の不純物の選択
拡散により順次形成されている。
ロ）と、その上に成長されるＮ型のシリコンエピタキシ
ャル層（２）と、エピタキシャル層（６）を各＋ 島領域（１３（ロ）に分離拡散によりＰＮ分離するＰ
型分離領域（ト）と、第１の島領域（至）表面に設けた
ラテラル型トランジスタのエミッタあるいはコレクタ領
域または拡散抵抗で構成されるＰ 型の拡散領域（ト）
と、第２の島領域０４表面に設けたコンタクト領域ある
いはトンネル領域となるＮ’−型の拡散領域＜１？’ｌ
とを備えている。上記した各領域は所望の不純物の選択
拡散により順次形成されている。
本発明の特徴とする点は接地電極（Ｉ１１９（至）にあ
る。
る。
接地電極に）（ト）は第１の島領域（至）および第２の
島領域α→を夫々はぼ囲む様に分離領域に）とほぼオー
ミック接触して設けられている。接地電極（ト）（ト）
は他の所望の電極と同時にアルミニウムの蒸着によって
形成され、延在されて接地電位に接続される。
島領域α→を夫々はぼ囲む様に分離領域に）とほぼオー
ミック接触して設けられている。接地電極（ト）（ト）
は他の所望の電極と同時にアルミニウムの蒸着によって
形成され、延在されて接地電位に接続される。
斯上の構造の等価回路は第４図に示す如＜ 、Ｔｒ。
およびＴｒ、と第２図と同一構成となり、Ｔｒ、のコレ
クタおよびＴｒ２のペースの電位が接地電極（至）によ
り接地されている。この結果寄生サイリスタのゲートに
あたる部分が接地されて自己バイアスがかからないので
、寄生サイリスタを完全に防止できる。
クタおよびＴｒ２のペースの電位が接地電極（至）によ
り接地されている。この結果寄生サイリスタのゲートに
あたる部分が接地されて自己バイアスがかからないので
、寄生サイリスタを完全に防止できる。
なお接地電極（ト）は第１あるいは第２の島領域（至）
α→のいずれか一方に設けても良く、また第１あるいは
第２の島領域（至）Ｑ４を完全に囲む必要もなく第１と
第２の島領域（ＬＩＱ４の隣接する部分のみでも良〜１
゜ （へ）効果 本発明に依れば寄生サイリスタ効果を接地電極（ト）の
みで容易に防止でき、寄生効果の防止のための余分のス
ペースを排除して半導体集積回路の集積度を向上できる
。また接地電極（ト）は従来からある分離領域（ハ）上
に形成でき且つ形成のために何ら新しい製造工程を必要
としないので、現行の半導体集積回路に容易に適用でき
る。
α→のいずれか一方に設けても良く、また第１あるいは
第２の島領域（至）Ｑ４を完全に囲む必要もなく第１と
第２の島領域（ＬＩＱ４の隣接する部分のみでも良〜１
゜ （へ）効果 本発明に依れば寄生サイリスタ効果を接地電極（ト）の
みで容易に防止でき、寄生効果の防止のための余分のス
ペースを排除して半導体集積回路の集積度を向上できる
。また接地電極（ト）は従来からある分離領域（ハ）上
に形成でき且つ形成のために何ら新しい製造工程を必要
としないので、現行の半導体集積回路に容易に適用でき
る。
第１図は従来例を説明する断面図、第２図は従来例の等
価回路図、第３図は本発明を説明する断面図、第４図は
本発明の等価回路図である。 （ロ）はＰ型シリコン半導体基板、 （ロ）はＮ現シリ
コンエピタキシャル層、 （至）α→は第１および第２
の島領域、 （至）は分離領域、 ＱＯはＰ 型拡散領
域、 ａ７１はＮ 型拡散領域、 （ト）は接地電極で
ある。
価回路図、第３図は本発明を説明する断面図、第４図は
本発明の等価回路図である。 （ロ）はＰ型シリコン半導体基板、 （ロ）はＮ現シリ
コンエピタキシャル層、 （至）α→は第１および第２
の島領域、 （至）は分離領域、 ＱＯはＰ 型拡散領
域、 ａ７１はＮ 型拡散領域、 （ト）は接地電極で
ある。
Claims (1)
- （１）−導電型の半導体基板と該基板上に設けられた逆
導電型のエピタキシャル層と該エピタキシャル層を複数
の島領域に分離する一導電型の分離領域とを備え、第１
の島領域表面の一導電型の拡散領域と隣接する第２の島
領域表面の逆導電型の拡散領域との間でサイリスタ寄生
効果を生ずる半導体集積回路に於いて、前記第１および
第２の島領域間の前記分離領域にオーミック接触した接
地電極を設けることを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10967483A JPS601843A (ja) | 1983-06-17 | 1983-06-17 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10967483A JPS601843A (ja) | 1983-06-17 | 1983-06-17 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS601843A true JPS601843A (ja) | 1985-01-08 |
Family
ID=14516297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10967483A Pending JPS601843A (ja) | 1983-06-17 | 1983-06-17 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS601843A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5050238A (en) * | 1988-07-12 | 1991-09-17 | Sanyo Electric Co., Ltd. | Shielded front end receiver circuit with IF amplifier on an IC |
| US5155570A (en) * | 1988-06-21 | 1992-10-13 | Sanyo Electric Co., Ltd. | Semiconductor integrated circuit having a pattern layout applicable to various custom ICs |
| US5160997A (en) * | 1988-08-12 | 1992-11-03 | Sanyo Electric Co., Ltd. | Semiconductor integrated circuit with shield electrodes for protecting the interconnection lines from undesirable radiation |
-
1983
- 1983-06-17 JP JP10967483A patent/JPS601843A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5155570A (en) * | 1988-06-21 | 1992-10-13 | Sanyo Electric Co., Ltd. | Semiconductor integrated circuit having a pattern layout applicable to various custom ICs |
| US5050238A (en) * | 1988-07-12 | 1991-09-17 | Sanyo Electric Co., Ltd. | Shielded front end receiver circuit with IF amplifier on an IC |
| US5160997A (en) * | 1988-08-12 | 1992-11-03 | Sanyo Electric Co., Ltd. | Semiconductor integrated circuit with shield electrodes for protecting the interconnection lines from undesirable radiation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3969747A (en) | Complementary bipolar transistors with IIL type common base drivers | |
| JPS601843A (ja) | 半導体集積回路 | |
| JPS62229967A (ja) | Ｎｐｎトランジスタ−の固有降伏電圧より大きい降伏電圧を有するｎｐｎ等価構造 | |
| US3684933A (en) | Semiconductor device showing at least three successive zones of alternate opposite conductivity type | |
| JPH055373B2 (ja) | ||
| JPS6327865B2 (ja) | ||
| JPH01185971A (ja) | 絶縁ゲート型半導体装置 | |
| JPS601842A (ja) | 半導体集積回路 | |
| JPS62104068A (ja) | 半導体集積回路装置 | |
| JPS6118344B2 (ja) | ||
| JPS59191348A (ja) | 半導体集積回路 | |
| JPH0558256B2 (ja) | ||
| JPH0337738B2 (ja) | ||
| JPS6047436A (ja) | 半導体集積回路 | |
| JPH0474478A (ja) | ダイオード | |
| JPH0235470B2 (ja) | ||
| JPS59127865A (ja) | 半導体装置 | |
| JPH0475662B2 (ja) | ||
| JPS5885558A (ja) | セミカスタム半導体装置 | |
| JPS586308B2 (ja) | 半導体装置 | |
| JPH02285655A (ja) | 集積回路装置の接合分離構造 | |
| JPS58213445A (ja) | 半導体集積回路 | |
| JPS6045032A (ja) | 半導岩集積回路 | |
| JPH02220445A (ja) | 半導体装置 | |
| JPS59130454A (ja) | 半導体集積回路装置 |