JPS58213445A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS58213445A JPS58213445A JP9665782A JP9665782A JPS58213445A JP S58213445 A JPS58213445 A JP S58213445A JP 9665782 A JP9665782 A JP 9665782A JP 9665782 A JP9665782 A JP 9665782A JP S58213445 A JPS58213445 A JP S58213445A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- island
- diffusion
- diffusion region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はナイリスタ寄生効果を除去する半導体集積回路
に関する。
に関する。
第１図に示す如く、Ｐ型半導体基板（１）と、その上に
積層されるＮ型エピタキシャル（２）と、エピタキシャ
ル層（２）を各島領域＋３） ＋４）に分離するＰ＋型
分離領域（５）と、第１の島領域（３）表面−こ拡散さ
れたＰ＋型拡散領域（６）と、第２の島領域（４）表面
に拡散され九Ｎ＋型拡散領域（７）とを備えた半導体集
積回路に於いては、両拡散領域＋６）１７３間にナイリ
スタ寄生効果を発生するおそれがある。
積層されるＮ型エピタキシャル（２）と、エピタキシャ
ル層（２）を各島領域＋３） ＋４）に分離するＰ＋型
分離領域（５）と、第１の島領域（３）表面−こ拡散さ
れたＰ＋型拡散領域（６）と、第２の島領域（４）表面
に拡散され九Ｎ＋型拡散領域（７）とを備えた半導体集
積回路に於いては、両拡散領域＋６）１７３間にナイリ
スタ寄生効果を発生するおそれがある。
すなわち〆型拡散領域（６）として高電位にバイアスさ
れるラテラル型トランジスタのエミッタあるいはコレク
タ領域またはＰ型拡散抵抗の場合で、鱈型拡散領域（７
）として低電位にバイアスされるトンネル抵抗あるいは
エピタキシャル抵抗端子の場合には、？重拡散領域（６
）、Ｎ型の第１の島領域（３）。
れるラテラル型トランジスタのエミッタあるいはコレク
タ領域またはＰ型拡散抵抗の場合で、鱈型拡散領域（７
）として低電位にバイアスされるトンネル抵抗あるいは
エピタキシャル抵抗端子の場合には、？重拡散領域（６
）、Ｎ型の第１の島領域（３）。
−型の分離領域（５）、ＮＷｉの第２の島領域（４）で
ＰＮＰＨの自己バイアスの寄生ナイリスタを形成し、寄
生ナイリスタがターンオンして矢印の如（寄生電流が流
れる。
ＰＮＰＨの自己バイアスの寄生ナイリスタを形成し、寄
生ナイリスタがターンオンして矢印の如（寄生電流が流
れる。
第２図は寄生ナイリスタの等価回路図であり、Ｔｒｊは
一型拡散領域（６）Ｎ型の第１の島領域（３）詔よび−
型の分離領域（５）で形成されるＰＮＰ ）ランジスタ
であり、Ｔｒ２はＮ型の第１の島領域（３）Ｐ型の分Ａ
ｌｋ 頭載（５ｊ２よびＮ型の第２の島領域（４］で形
成されるＮＰＮ）ランジスタである。
一型拡散領域（６）Ｎ型の第１の島領域（３）詔よび−
型の分離領域（５）で形成されるＰＮＰ ）ランジスタ
であり、Ｔｒ２はＮ型の第１の島領域（３）Ｐ型の分Ａ
ｌｋ 頭載（５ｊ２よびＮ型の第２の島領域（４］で形
成されるＮＰＮ）ランジスタである。
７４１ｒμ】寄生ナイリスタ効果は半導体基板（１１と
コンタクトシている接地端子より先に、電源端子をソケ
ット（こ挿入し１ヒときに発生して基板電位が上がり、
接地端子をソケットに挿入しても数１００ｍＡの電流か
流れ続ける。
コンタクトシている接地端子より先に、電源端子をソケ
ット（こ挿入し１ヒときに発生して基板電位が上がり、
接地端子をソケットに挿入しても数１００ｍＡの電流か
流れ続ける。
本発明は斯る欠点に鑑みてなされ、従来のナイリスタ寄
生効果を防止ずろ半導体集積回路を提供するものである
。以上に第５図乃至第５図を参照して不発明の実施例を
詳述する。
生効果を防止ずろ半導体集積回路を提供するものである
。以上に第５図乃至第５図を参照して不発明の実施例を
詳述する。
本発明に依る半導体集積回路は！＠５図に示す如く、Ｐ
型の半導体基板０１１と、その上に積層される”Ｗのエ
ピタキシャル層口と、エピタキシャル層ｕ２を各島領域
４１３１（１４１（１■にＰＮ分離するＰ型の分離領域
（＋６１と、第１の島領域（１３１表面に設けたＰ加拡
散領域（ｌ□０と、第２の島領域（１４）表面に設けた
１型拡散領域ｕ８１と、本発明の特徴とする第５め島領
域α９およびその中に設けた貫通拡散領域ｕｉｌより構
成される。
型の半導体基板０１１と、その上に積層される”Ｗのエ
ピタキシャル層口と、エピタキシャル層ｕ２を各島領域
４１３１（１４１（１■にＰＮ分離するＰ型の分離領域
（＋６１と、第１の島領域（１３１表面に設けたＰ加拡
散領域（ｌ□０と、第２の島領域（１４）表面に設けた
１型拡散領域ｕ８１と、本発明の特徴とする第５め島領
域α９およびその中に設けた貫通拡散領域ｕｉｌより構
成される。
第５の島領域曲は第１および第２の島領域ｔＬＪ （１
４１間蚤こ独５’ｌシて形成され、第６０島唄域０引こ
は底面に１型の埋め込み／ｌ！（１９１人表面から拡散
され埋め込み層（１ν１］に達する１４”７Ｊ！のコレ
クタ」ンタクト拡散層（１９？）およびエミッタ拡散に
よるｒｔ型拡散領域（１９５メこより構成される貧通拡
散頭域Ｕが形成される。
４１間蚤こ独５’ｌシて形成され、第６０島唄域０引こ
は底面に１型の埋め込み／ｌ！（１９１人表面から拡散
され埋め込み層（１ν１］に達する１４”７Ｊ！のコレ
クタ」ンタクト拡散層（１９？）およびエミッタ拡散に
よるｒｔ型拡散領域（１９５メこより構成される貧通拡
散頭域Ｕが形成される。
斯る構造の等価回路図は第４図の如くなる。すなわちＴ
ｒｌはＰ１型拡赦餘域（１ηＮ型の第１の島領域０３お
Ｊ：びＰ″型の分離頭装置て形成される）’Ｎ’Ｐ）ラ
ンジスタであり、Ｔｒ２はＮ型の第１の島領域ｔｌＪｉ
ｔ型の分離餉域茜およびＮ型の第６の島領域Ｕωで形成
、ｇｎ、るＮＰＮ）ランジスタであり、ＴｒｌはＰ″−
型の分離領装置Ｎ型の第５の島領域αＳ詔よびｔ型の分
離領域αθで形成されるＰＮＰ ）ランジスタであり、
ＴｒＪはＮ型の１＆５の島領域ａＢｔ型の分離領域１１
ｂｌおよびＮ型の第２の島領域α台で形成されるＮＰＮ
）ランジスタである。この回路でＴｒ２とＴｒｌはｓ６
の島領域（至）内に尚不純物濃度の貫通拡散領域α場を
形成したためＴｒ３のベース領域への少数キャリヤの注
入効率がｍ＜ｆｔすｈＦＢも低下して寄生サイゞ゛リス
タの亀流増「１１作用を妨げる。
ｒｌはＰ１型拡赦餘域（１ηＮ型の第１の島領域０３お
Ｊ：びＰ″型の分離頭装置て形成される）’Ｎ’Ｐ）ラ
ンジスタであり、Ｔｒ２はＮ型の第１の島領域ｔｌＪｉ
ｔ型の分離餉域茜およびＮ型の第６の島領域Ｕωで形成
、ｇｎ、るＮＰＮ）ランジスタであり、ＴｒｌはＰ″−
型の分離領装置Ｎ型の第５の島領域αＳ詔よびｔ型の分
離領域αθで形成されるＰＮＰ ）ランジスタであり、
ＴｒＪはＮ型の１＆５の島領域ａＢｔ型の分離領域１１
ｂｌおよびＮ型の第２の島領域α台で形成されるＮＰＮ
）ランジスタである。この回路でＴｒ２とＴｒｌはｓ６
の島領域（至）内に尚不純物濃度の貫通拡散領域α場を
形成したためＴｒ３のベース領域への少数キャリヤの注
入効率がｍ＜ｆｔすｈＦＢも低下して寄生サイゞ゛リス
タの亀流増「１１作用を妨げる。
本発明の他の実施例として、第５図の如＜＋８５の島領
域（１５１内の貫通拡散領域ＯＩと第１および％６の島
領域００〜間の分離領装置と蒸着アルミニウム層（至）
で電気的に接続する。
域（１５１内の貫通拡散領域ＯＩと第１および％６の島
領域００〜間の分離領装置と蒸着アルミニウム層（至）
で電気的に接続する。
斯る構造の等価回路図は第５図の如くなり、Ｔｒｉ、Ｔ
ｒｌ・Ｔｒｉ・ＴｒＪは第４図のものと共通する。佇２
およびＴｒＪのペースエミッタが導電層翰によってショ
ートされるためバイアスがかからず寄生ナイリスタは発
生しな（なる。
ｒｌ・Ｔｒｉ・ＴｒＪは第４図のものと共通する。佇２
およびＴｒＪのペースエミッタが導電層翰によってショ
ートされるためバイアスがかからず寄生ナイリスタは発
生しな（なる。
以上に詳述した如く本発明では第６の島領域Ｏ５および
貫通拡散領載置によって寄生ナイリスタ効果を防止でき
、また製造上も何らの付加工程を必要としない利点を有
する。
貫通拡散領載置によって寄生ナイリスタ効果を防止でき
、また製造上も何らの付加工程を必要としない利点を有
する。
第１図は従来例を説明する断面図、第２図は従来の構造
の等価回路図、第５図は本発明を説明する断−図、第４
図および第５図は本発明の構造の等価回路図である。 主な図番の説明 ＯＩＪ・・・Ｐ型の半導体基板、Ｕり・・・Ｎ型のエピ
タキシャル層 Ｏη・・・ｐｒ型の拡散領域、ｕト・貫通拡散領域、吐
・・尋電路。 第１図 第４図 第５図
の等価回路図、第５図は本発明を説明する断−図、第４
図および第５図は本発明の構造の等価回路図である。 主な図番の説明 ＯＩＪ・・・Ｐ型の半導体基板、Ｕり・・・Ｎ型のエピ
タキシャル層 Ｏη・・・ｐｒ型の拡散領域、ｕト・貫通拡散領域、吐
・・尋電路。 第１図 第４図 第５図
Claims (1)
- 【特許請求の範囲】 ｉｌｌ −４１＠星の半導体基板と該基板上に設けら
れた逆導７１型のエピタキシャル層と該エピタキシャル
ＪＩＴＩを複数の島領域に分離する一導電型の分離領域
とを備ん、第１の島領域表面の・−導電型の拡散領１と
隣接する！ｓ２の島領域表面の逆導電型の拡散領域との
間でナイリスタ寄生効果を生ずる半導体Ｓ、積回路に於
いで、前記第１および第２の島領域間に独立した第６の
島領域を設け、該第６の島領域内に表向から基板に達す
る逆導電型の貫通拡散領域を設けた仁とを特徴とする半
導体集積回路。 １２１ｇＦ 特許請求の範囲第１項におい〔、前記貫
通拡散領域と分離領域を導電層で接続することを特徴と
する半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9665782A JPS58213445A (ja) | 1982-06-04 | 1982-06-04 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9665782A JPS58213445A (ja) | 1982-06-04 | 1982-06-04 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58213445A true JPS58213445A (ja) | 1983-12-12 |
Family
ID=14170902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9665782A Pending JPS58213445A (ja) | 1982-06-04 | 1982-06-04 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58213445A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5698839A (en) * | 1980-01-10 | 1981-08-08 | Rohm Co Ltd | Integrated circuit for dc load |
-
1982
- 1982-06-04 JP JP9665782A patent/JPS58213445A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5698839A (en) * | 1980-01-10 | 1981-08-08 | Rohm Co Ltd | Integrated circuit for dc load |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880008428A (ko) | 전기적 활성 트렌치 사용 병합 바이폴라/cmos 기술을 사용하는 반도체 구조물 및 그 제조 방법 | |
| JPS6358380B2 (ja) | ||
| JPH0669501A (ja) | 集積回路における静電的放電に対してパッドを保護するためのダイオード構造 | |
| JPH0441500B2 (ja) | ||
| JP2686500B2 (ja) | 能動及び受動素子を絶縁ポケット内に含み、各素子とそれを含むポケットの間での破壊電圧よりも高い電圧において動作する集積構造 | |
| JPH02210860A (ja) | 半導体集積回路装置 | |
| US4860083A (en) | Semiconductor integrated circuit | |
| JP3018417B2 (ja) | 集積回路用保護装置 | |
| JPS58213445A (ja) | 半導体集積回路 | |
| JPS601843A (ja) | 半導体集積回路 | |
| JPS6060753A (ja) | 半導体装置 | |
| JPH0629466A (ja) | 半導体集積回路 | |
| JPH0525233Y2 (ja) | ||
| JPH0642557B2 (ja) | 静電保護ダイオードを有する半導体装置 | |
| JPH079385Y2 (ja) | 半導体集積回路装置 | |
| JPS59191348A (ja) | 半導体集積回路 | |
| JPS6364058B2 (ja) | ||
| JPH0691199B2 (ja) | 半導体集積回路 | |
| JPH0475660B2 (ja) | ||
| JPH0474478A (ja) | ダイオード | |
| JPH0132666B2 (ja) | ||
| JPS5882562A (ja) | 半導体装置 | |
| JPS63204636A (ja) | 半導体装置 | |
| JPS61268036A (ja) | 半導体装置 | |
| JPS58210635A (ja) | 半導体集積回路 |