JPS63204636A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置における対静電破壊強度の向上技術
に関する。

〔従来技術〕

半導体基体表面にリニアＩＣなどの内部回路が形成され
、同じ基体表面に上記回路に接続される外端子（ボンデ
ィングバットツを有する半導体装置において、ボンディ
ングパッドに対し高い静電圧が加えられたときに、上記
内部回路の静電破壊がおこる。このような破壊を防止す
るための手段として、従来より静電破壊防止ダイオード
や抵抗を利用することが知られている（特公昭５３−２
１８３８）。

静電破壊防止ダイオードは、第３図に示すように、半導
体基体の表面層に形成したｎｐｎ）ランジスタのｐｎ接
合を利用するものである。すなわち、エミッタｎ＋層６
の一部を外端子（ＰＡＤ）に接続し、ｎ＋層６とベース
９層５の一部とをＡＪ電極で短絡し、これを内部回路Ｑ
に接続する構造になりている。

抵抗を利用したものは、たとえばベース２層の抵抗の両
端電極の一方に外端子及び他方に内部回路を接続した構
造を有するものである。

〔発明が解決しようとする問題点〕

最近の半導体装置の微細化に伴い、ベースやエミッタの
接合深さはますます浅くなり、コンタクト部上に形成さ
れる電極のＡｌ（アルミニウム）量が大きいほど、すな
わち、第４図に示すようにＡｌ電極の面積Ｓ＋　に対す
るコンタクト部の面積Ｓ、の比Ｓ、／Ｓ、が大きくなる
ほどＡＩの半導体内へのアロイＡＲ深さが大となり、こ
のため第４図に示すようにベース電極日直下のｐｎ接合
（ペース接合）Ｊ、への電流集中がしやすく、電極への
静電圧印加によって静電破壊を起しやすい。

Ｓ　＋　／　Ｓ　ｔを小さくする一つの手段としてＡｌ
電極を小さく形成することが考えられるが、この場合、
Ａｌの形成されないコンタクト部の一部Ｋ「目あき」が
生じ、ここから不純物が入りこんで特性劣化を来すこと
になる。

外端子と電極との間に前述した静電破壊防止ダイオード
や抵抗を入れることも考えられるが、この場合はＩＣの
集積度をある程度低下させざるな得ない。

本発明は上記した問題点を克服するためになされたもの
であり、その目的は半導体装置において集積度を低下さ
せることなく、静電破壊強度を向上させることにある。

〔問題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおりである。

すなわち、半導体基体の一生表面に複数のバイポーラト
ランジスタのベース・エミッタ等が形成され、このうち
の一部のベースは外端子に接続され、他部のベースは外
端子に接続されない半導体装置であって、外端子に接続
されるベースの電極コンタクト部は外端子に接続されな
いベースの電極コンタクト部の少な（とも２倍程度の面
積を有するものである。

〔作用〕

上記した手段によれば、外端子に接続される電極はコン
タクト部面積が比較的に大きく形成されることにより、
静電圧印加によるエネルギの分散が図られ、静電破壊強
度を向上できる。

〔実施例〕

第１図乃至第２図は本発明の一実施例を示すものである
。

このうち、第１図は一つの半導体基体に２つのトランジ
スタを形成した半導体装置の平面図であり、第２図は第
１図におけるＡ−Ａ視断面図である。

１はｐ−型Ｓｉ基板（サブストレート）、２は基板１上
にエピタキシャル成長させたｎ−型Ｓｉ層、３は基板１
とｎ一層との間に埋め込んだｎ＋型埋込層、４は素子分
離のためのｐ型拡散層である。分離された島２ａ、２ｂ
Ｋはそれぞれペースｐ型拡散層５、エミッタｎ＋型拡散
層６及びコレクタ取出しｎ＋型拡赦層７からなるバイポ
ーラｎｐｎ）ランジスタＱ、及びＱ！が形成され、トラ
ンジスタＱ２．Ｑ！の表面にはＳ　ｔ　Ｏを等の絶縁膜
８が生成され、コンタクト孔を通してＡｌからなる電極
（Ｂ＋　　、Ｅ、　　＋ＣＩ　　、Ｂｔ　　、Ｅｘ　　
、Ｃｔ　）が接続される。

一方のトランジスタＱ、のベース電極Ｂ、は外端子（Ｐ
ＡＤ）に接続されているが、通常のトランジスタである
他方のトランジスタＱ、のペース電極Ｂ７等は外端子に
接続されないものとする。

通常のトランジスタＱ、のベース・コンタクト部の面積
Ｓｖ　（”ａｔ　ｘｂ、　）を２００μｍ２とする場合
、ペース電極が外端子に接続されるトランジスタＱ、の
ベース・コンタクト部の面ｍ　ｓ　＋　（−ａ　ＩＸｂ
、　　）を８００μｍ”と太き（する。

この実施例のようにベース・コンタクト部を太き（する
ことにより、外端子に高い静電圧がかかった場合も、コ
ンタクト部でのエネルギ分散がはかられ、ベース電極直
下のベース・コレクタ接合への電流集中がなく対静電破
壊強度が大幅に向上するという効果が得られる。特にＳ
、／Ｓ、＞２　とすることにより上記効果は顕著となる
ことが実験的に確められている。

上記実施例によれば、特に静電破壊防止素子を形成する
ことなく、通常のトランジスタにおけるコンタクトホト
マスクのパターンを変えるのみでよく、集積度が損われ
ることがない。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能である。

たとえば、第２図罠示す実施例で外端子とベース電極と
が２００Ω以下抵抗Ｒを介して接続する場合においても
、同様の効果が得られる。

本発明はリニア回路一般に利用してもっとも効果が得ら
れる。本発明はバイポーラＩＣ一般に適用することがで
きる。

【図面の簡単な説明】

第１図乃至第２図は本発明の一実施例を示し、第１図は
半導体装置の一部平面図、第２図は第１図のＡ−Ａ視断
面図である。 第３図は静電破壊防止素子の例を示す断面図である。 第４図は静電破壊の形態な示す断面図である。 １・・・ｐｓｉ基板、２・・・エピタキシャルｎ−８ｉ
層、３・・・ｎ＋埋込層、４・・・アイソレーン１フ２
層、５・・・ベース９層、６・・・エミッタｎ”層、７
・・・コレクタ取出しｎ＋層、８・・・絶縁膜。

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の主表面上に形成された第１と第２トラ
   ンジスタ、各トランジスタは不純物導入層を有し、上記
   第１トランジスタの該不純物導入層とコンタクト電極を
   介して電気的に接するボンディングパッドを有し、上記
   ボンディングパッドと電気的に接する該不純物導入層の
   第１のコンタクト電極と接する面積は、上記第２のトラ
   ンジスタの該不純物導入層の第２のコンタクト電極の面
   積よりも大きいことを特徴とする半導体装置。 ２、上記外端子とベースとの間には２００Ω以下の抵抗
   が接続される特許請求の範囲第１項に記載の半導体装置
   。