JPH0525233Y2 - - Google Patents
Info
- Publication number
- JPH0525233Y2 JPH0525233Y2 JP10467887U JP10467887U JPH0525233Y2 JP H0525233 Y2 JPH0525233 Y2 JP H0525233Y2 JP 10467887 U JP10467887 U JP 10467887U JP 10467887 U JP10467887 U JP 10467887U JP H0525233 Y2 JPH0525233 Y2 JP H0525233Y2
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- buried
- diffusion layer
- epitaxial region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000009792 diffusion process Methods 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 10
- 229920006395 saturated elastomer Polymers 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は半導体装置に関し、特にアイソレーシ
ヨン領域の構造に関する。
ヨン領域の構造に関する。
第２図は従来半導体装置の構造を示す模式的断
面図で、個々の半導体素子は例えばＰ型半導体基
板１上のＰ型絶縁拡散層４で互いに絶縁分離され
たＮ型エピタキシヤル領域３内にそれぞれ形成さ
れる。この例ではコレクタＣ、ベースＢおよびエ
ミツタＥら成る通常のバイポーラ・トランジスタ
素子とＰウエル５を有する素子とがN+埋込層２，
２′上にそれぞれ形成された構造が示されている。
面図で、個々の半導体素子は例えばＰ型半導体基
板１上のＰ型絶縁拡散層４で互いに絶縁分離され
たＮ型エピタキシヤル領域３内にそれぞれ形成さ
れる。この例ではコレクタＣ、ベースＢおよびエ
ミツタＥら成る通常のバイポーラ・トランジスタ
素子とＰウエル５を有する素子とがN+埋込層２，
２′上にそれぞれ形成された構造が示されている。
〔考案が解決しようとする問題点〕
しかし、このように、素子を個々に絶縁分離し
たのでは素子１個当りの基板占有面積が大きくな
つてしまうので幾つかの素子を一つのＮ型エピタ
キシヤル領域内にまとめて形成しようとする方法
の提案がある。しかしながら、単純にこの手法を
実施すると、形成された素子の何れかが回路動作
上飽和すると、飽和した素子のＰ型不純物拡散層
（例えばバイポーラ・トランジスタのベースＢ）
をエミツタとし、Ｎ型エピタキシヤル領域３をベ
ース、それらの近傍にある他の素子のＰ型不純物
拡散層（例えばＰウエル５）をコレクタとする寄
生PNPトランジスタが働き、この作用によつて
飽和した素子のＰ型不純物拡散層から近傍のＰ型
不純物拡散層へ電流が引き込まれる現象が生じる
ので、飽和する素子が存在する場合はこれと他の
素子とを一つのエピタキシヤル領域内にまとめて
形成することは不可能となる。すなわち、この形
成手法の実施可能範囲は元来狭いものであるが、
更に大きな制約が加わる。
たのでは素子１個当りの基板占有面積が大きくな
つてしまうので幾つかの素子を一つのＮ型エピタ
キシヤル領域内にまとめて形成しようとする方法
の提案がある。しかしながら、単純にこの手法を
実施すると、形成された素子の何れかが回路動作
上飽和すると、飽和した素子のＰ型不純物拡散層
（例えばバイポーラ・トランジスタのベースＢ）
をエミツタとし、Ｎ型エピタキシヤル領域３をベ
ース、それらの近傍にある他の素子のＰ型不純物
拡散層（例えばＰウエル５）をコレクタとする寄
生PNPトランジスタが働き、この作用によつて
飽和した素子のＰ型不純物拡散層から近傍のＰ型
不純物拡散層へ電流が引き込まれる現象が生じる
ので、飽和する素子が存在する場合はこれと他の
素子とを一つのエピタキシヤル領域内にまとめて
形成することは不可能となる。すなわち、この形
成手法の実施可能範囲は元来狭いものであるが、
更に大きな制約が加わる。
本考案の目的は、上記の状況に鑑み、飽和する
素子と他の素子とを一つのエピタキシヤル領域を
共有して形成し得るようにした半導体装置を提供
することである。
素子と他の素子とを一つのエピタキシヤル領域を
共有して形成し得るようにした半導体装置を提供
することである。
本考案によれば、半導体装置は、Ｐ型半導体基
板と、前記半導体基板上にＰ型絶縁拡散層で取囲
まれるように形成されるＮ型エピタキシヤル領域
と、前記Ｎ型エピタキシヤル領域内に互いのN+
埋込層間にP+埋込層を接触させて埋設し、且つ、
互いの隣接するＰ型拡散層間にN+拡散層を形成
して隣接配置されるNPNバイポーラ・トランジ
スタ素子とＰ型拡散領域を備える他の素子とを含
む。
板と、前記半導体基板上にＰ型絶縁拡散層で取囲
まれるように形成されるＮ型エピタキシヤル領域
と、前記Ｎ型エピタキシヤル領域内に互いのN+
埋込層間にP+埋込層を接触させて埋設し、且つ、
互いの隣接するＰ型拡散層間にN+拡散層を形成
して隣接配置されるNPNバイポーラ・トランジ
スタ素子とＰ型拡散領域を備える他の素子とを含
む。
以下図面を参照して本考案を詳細に説明する。
第１図は本考案の一実施例を示す半導体装置の
模式的断面構造図である。本実施例によれば、本
考案の半導体装置は、Ｐ型半導体基板１と、この
半導体基板１上にＰ型絶縁拡散層４で取囲まれる
ように形成されたＮ型エピタキシヤル領域３と、
このＮ型エピタキシヤル領域３内に互いのN+埋
込層２，２′間にP+埋込層６を接触させて埋設
し、且つ互いの隣接するＰ型拡散層間にN+拡散
層７を形成して隣接配置されるコレクタＣ、ベー
スＢおよびエミツタＥから成るバイポーラ・トラ
ンジスタの飽和素子とＰウエル５を有する素子と
を含む。かかる構造の半導体装置は、飽和したバ
イポーラ・トランジスタのベースＢ（Ｐ型不純物
拡散層）をエミツタとし、Ｎ型エピタキシヤル領
域３をベース、P+埋込層６をコレクタとする寄
生PNPトランジスタを形成して飽和素子からの
電流を他の素子のＰウエル５に達するまでにＰ型
半導体基板１に流し去ることができる。さらに
N+拡散層７は近傍のＰウエル５をコネクタとし
て動作する他の寄生PNPトランジスタのベース
濃度を上げて電流増幅率を下げるよう働くので、
新たに形成したP+埋込層６をコレクタとする寄
生PNPトランジスタによる２つの素子間の分離
効果をより一層高めることができる。この際、
P+埋込層６はＰ型絶縁拡散層４の下部層と同一
工程で形成できるので、製造工程を特に複雑化す
ることはない。
模式的断面構造図である。本実施例によれば、本
考案の半導体装置は、Ｐ型半導体基板１と、この
半導体基板１上にＰ型絶縁拡散層４で取囲まれる
ように形成されたＮ型エピタキシヤル領域３と、
このＮ型エピタキシヤル領域３内に互いのN+埋
込層２，２′間にP+埋込層６を接触させて埋設
し、且つ互いの隣接するＰ型拡散層間にN+拡散
層７を形成して隣接配置されるコレクタＣ、ベー
スＢおよびエミツタＥから成るバイポーラ・トラ
ンジスタの飽和素子とＰウエル５を有する素子と
を含む。かかる構造の半導体装置は、飽和したバ
イポーラ・トランジスタのベースＢ（Ｐ型不純物
拡散層）をエミツタとし、Ｎ型エピタキシヤル領
域３をベース、P+埋込層６をコレクタとする寄
生PNPトランジスタを形成して飽和素子からの
電流を他の素子のＰウエル５に達するまでにＰ型
半導体基板１に流し去ることができる。さらに
N+拡散層７は近傍のＰウエル５をコネクタとし
て動作する他の寄生PNPトランジスタのベース
濃度を上げて電流増幅率を下げるよう働くので、
新たに形成したP+埋込層６をコレクタとする寄
生PNPトランジスタによる２つの素子間の分離
効果をより一層高めることができる。この際、
P+埋込層６はＰ型絶縁拡散層４の下部層と同一
工程で形成できるので、製造工程を特に複雑化す
ることはない。
以上詳細に説明したように、本考案によれば、
回路動作上飽和する素子と他の素子とを互いに隣
接させて一つのエピタキシヤル領域内に形成する
ことができるので、素子１個当りの占有面積を縮
小することができる。
回路動作上飽和する素子と他の素子とを互いに隣
接させて一つのエピタキシヤル領域内に形成する
ことができるので、素子１個当りの占有面積を縮
小することができる。
第１図は本考案の一実施例を示す半導体装置の
模式的断面構造図、第２図は従来半導体装置の構
造を示す模式的断面図である。 １……Ｐ型半導体基板、２，２′……N+埋込
層、３……Ｎ型エピタキシヤル領域、４……Ｐ型
絶縁拡散層、５……Ｐウエル、６……P+埋込層、
７……N+拡散層。
模式的断面構造図、第２図は従来半導体装置の構
造を示す模式的断面図である。 １……Ｐ型半導体基板、２，２′……N+埋込
層、３……Ｎ型エピタキシヤル領域、４……Ｐ型
絶縁拡散層、５……Ｐウエル、６……P+埋込層、
７……N+拡散層。
Claims (1)
- Ｐ型半導体基板と、前記半導体基板上にＰ型絶
縁拡散層で取囲まれるように形成されるＮ型エピ
タキシヤル領域と、前記Ｎ型エピタキシヤル領域
内に互いのN+埋込層間にP+埋込層を接触させて
埋設し、且つ、互いの隣接するＰ型拡散層間に
N+拡散層を形成して隣接配置されるNPNバイポ
ーラ・トランジスタ素子とＰ型拡散領域を備える
他の素子とを含むことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10467887U JPH0525233Y2 (ja) | 1987-07-07 | 1987-07-07 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10467887U JPH0525233Y2 (ja) | 1987-07-07 | 1987-07-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS648737U JPS648737U (ja) | 1989-01-18 |
| JPH0525233Y2 true JPH0525233Y2 (ja) | 1993-06-25 |
Family
ID=31336611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10467887U Expired - Lifetime JPH0525233Y2 (ja) | 1987-07-07 | 1987-07-07 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0525233Y2 (ja) |
-
1987
- 1987-07-07 JP JP10467887U patent/JPH0525233Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS648737U (ja) | 1989-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3969748A (en) | Integrated multiple transistors with different current gains | |
| JP2700180B2 (ja) | ｐｎｐ型の縦型孤立コレクタトランジスタ | |
| JPH0525233Y2 (ja) | ||
| JPH0715134Y2 (ja) | 半導体装置 | |
| JPS63175463A (ja) | バイｍｏｓ集積回路の製造方法 | |
| JP2518880B2 (ja) | 半導体装置 | |
| JP2538599B2 (ja) | 半導体装置 | |
| JPH02114645A (ja) | バイポーラトランジスタ | |
| JP2648027B2 (ja) | Ｉｉｌ型半導体装置 | |
| JPS63202965A (ja) | 半導体装置 | |
| JPS59134B2 (ja) | 半導体集積回路装置 | |
| JP2558472B2 (ja) | 半導体集積回路 | |
| JPH0629374A (ja) | 半導体集積回路装置 | |
| JPS59181058A (ja) | 半導体装置 | |
| JPS63140561A (ja) | 半導体集積回路の製造方法 | |
| JPS5882562A (ja) | 半導体装置 | |
| JPS634715B2 (ja) | ||
| JPS5885558A (ja) | セミカスタム半導体装置 | |
| JPH0222545B2 (ja) | ||
| JPS60249363A (ja) | 半導体集積回路装置 | |
| JPS6031105B2 (ja) | 半導体装置 | |
| JPS60119770A (ja) | 半導体装置 | |
| JPS6211511B2 (ja) | ||
| JPS62293770A (ja) | 半導体装置 | |
| JPH0587187B2 (ja) |