JPS60119770A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60119770A
JPS60119770A JP58227661A JP22766183A JPS60119770A JP S60119770 A JPS60119770 A JP S60119770A JP 58227661 A JP58227661 A JP 58227661A JP 22766183 A JP22766183 A JP 22766183A JP S60119770 A JPS60119770 A JP S60119770A
Authority
JP
Japan
Prior art keywords
transistor
region
side transistor
stage
base regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58227661A
Other languages
English (en)
Inventor
Toshio Shigekane
重兼 寿夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Fuji Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Electric Manufacturing Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP58227661A priority Critical patent/JPS60119770A/ja
Publication of JPS60119770A publication Critical patent/JPS60119770A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は一つの半導体チップ内に複数のトランジスタが
構成され、それらがダーリントン接続された半導体装置
に関する。
〔従来技術とその問題点〕
第1図に示すように二つのトランジスタTR1およびT
R2が接続されたダーリントントランジスタを一つの半
導体チップに構成する場合、例えば第2図に示すような
構造が取られる。第2図はNPN3重拡散プレーナ構造
で、N形シリコン基板1の中に不純物拡散により二つの
P+ベース領域21゜22を形成し、さらにその領域2
1.22の中に酸化膜4をマスクとしてそれぞれN+エ
ミッタ領域31゜32を別の不純物の拡散によシ形成し
、同時に反対側の面にコレクタ電極接触層としてのN+
層5を形成する。このあとN+層5にコレクタ電極、P
+領域21にベース電極、N+領域32にエミッタ電極
を設け、また表面の醸化M4の上に前段トランジスタの
エミッタ領域31と後段トランジスタのベース領域32
を接続する電極6を設ける。このようなモノリシックト
ランジスタの高耐圧化のために第3図に示すようにベー
ス領域21および22をとシ囲むベース領域と同様の環
状P+N7、いわゆるガードリングを形成するととが考
えられる。しかしこの場合ガードリングの存在するP部
では表面耐圧が高い値になるが、前後段トランジスタの
分離絶縁部であるQ部では点線8で境界を示す空乏層が
伸びないため表面耐圧が高くならず、結果としてダーリ
ントントランジスタ全体の耐圧が低いQ部の表面耐圧で
決定してしまう0このような現象を阻止するよく知られ
た方法として第4図のように分離帯距@dを狭くする方
法がある。この方法は第3図のQ部の空乏層において表
面電圧ブレークダウンが起きる電圧よシ低い電圧で第4
図のように前後段それぞれの空乏層の境界8が互いに接
触するように分離帯距離dを構成することによりQ部で
の表面電圧ブレークダウンを防いでいるO しかしこのように分離帯距11fn dを小さくすると
トランジスタのhFgが低下してしまう。その原因とし
て次の事が考えられる。一般的にダーリントントランジ
スタの分離帯はN層上に第1図ないし第3図に示すよう
に5tO2膜4または無機質膜を介して前段トランジス
タのエミッタ31と後段トランジスタのベース22を接
続するための金属電極6が設けられているため、MO8
構造となっている。
今、コレクタ5側に正、この金属電極6に負の電圧を加
えるとN層表面は第5図のようKP転し、その反転層9
にょシ等価的に前段トランジスタのベースと後段トラン
ジスタのベース、すなわち前段トランジスタのエミッタ
との間に第6図に示すような抵抗Rが接続された効果を
示し1、第7図に示すようにhFEが低下する。すなわ
ち分離帯幅dが広すぎると耐圧が低下し、また狭すぎる
とhFEが低下するためこのような構造での高耐圧トラ
ンジスタは製造できなかった。
〔発明の目的〕
本発明は上記の問題を解決してhFEを低下させること
なくモノリシックダーリントントランジスタの耐圧を向
上させることを目的とする。
〔発明の安点〕
本発明は、モノリシックダーリントントランジスタの前
段側トランジスタのベース領域と後段側のベース領域の
間の分離帯域に両ベース領域に介在して両ベース領域と
同一導電形の高不純物濃度領域が設けられる仁とによっ
て上記の目的を達成する。
〔発明の実施例〕
第8図において、前段トランジスタのベース領域21と
後段トランジスタのベース領域22の間にそれらと同様
のP+a域−71が介在している。この領域はガードリ
ンク7と同様に空乏層を延ばす働きをするので第9図に
示すように分離帯距@dが大きくても電圧印加時に共通
空乏層が生ずる。
第10ないし第13図は介在層71の配置を示す平面図
で、第10図においては介在層71は環状P+層7と分
離して設けられているが、第11図においてはそれに連
結されている◇また第12図においてはP+層71は両
ベース領域21.22を縁部で連結するP+層23に連
結して形成されているが、第13図においてはt層23
と分離して形成され、コレクタ領域に囲まれている。
第14図はさらに異なる実施例を示し、両ベース領域2
1.22の間に二つのP+層71および72が介在して
いる。このように複数の高不純物濃度層を設けるとさら
に前後段トランジスタ間の間隔が大きくでき、ベース、
エミッタ間の寄生抵抗Rの抵抗値を上げることができる
のでさらに効果的である。
〔発明の効果〕
本発明はモノリシックダーリントントランジスタの前段
側トランジスタのベース領域と後段側のトランジスタの
ベース領域の間の分離帯域に、ガードリング層と同様の
ベース領域と同一導電形の高不純物濃度層を介在させる
ことによシ、ベース、コレクタ間接合に逆耐圧印加時に
生ずる空乏層が分離帯域で一体となるようにしたもので
、各段傘−° ゴビー分離幣域を狭くするこ となく空乏層を共通化して耐圧を維持できるため各段ト
ランジスタの間隔を大きくすることが可能とな勺、反転
層によシ生ずる寄生抵抗値を上けてhFKの低下を阻止
することができる。
本発明は実施例に示したNPN )ランジスタに限らず
、PNPトランジスタのダーリントントランジスタにも
、また多段トランジスタにも適用できるので得られる効
果は極めて大きい。
【図面の簡単な説明】
第1図はダーリントントランジスタの回路図、第2図は
モノリシックダーリントントランジスタの断面図、第3
図はガードリングを有するモノリシックダーリントント
ランジスタの断面図、第4図は分離帯幅を狭くしたモノ
リシックダーリントントランジスタの断面図、第5図は
第4図に示すトランジスタの分離帯中に反転層の生ずる
場合の説明図、第6図は第5図に示す反転層の生じた場
合の4価回路図、第7図はその場合のhFEの低下を示
すhFIとコレクタ電流との関係線図、第8図は本発明
の一実施例の要部断面図、第9図は同じ実施例の電圧印
加時の状態を示す断面図、第10図ないし第13図は本
発明によるP+層の配置についてのそれぞれ異なる実施
例を示す平面図、第14図はさらに別の実施例を示す要
部断面図である。 1・・・・・・N形シリコンM&、21.22・・・・
・・P十ペース領域、31,32・・・・・・N+エミ
ッタ領域、4・・・・・・酸化才8図 712図 ?13図

Claims (1)

    【特許請求の範囲】
  1. 1)一つの半導体チップ内にコレクタ領域を共通−にし
    て複数のベース領域を分離形成し、各ベース領域内にそ
    れぞれエミッタ領域を形成することによって複数のトラ
    ンジスタが構成され、前後段のトランジスタのエミッタ
    領域を後段のトランジスタのベース領域に接続すること
    によってダーリントン接続されたものにおいて、隣接ベ
    ース領域間の分離帯域に該両ベース領域に介在して両ペ
    ース領域と同一導電形の高不純物濃度領域が設けられた
    ことを特徴とする半導体装置。
JP58227661A 1983-12-01 1983-12-01 半導体装置 Pending JPS60119770A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58227661A JPS60119770A (ja) 1983-12-01 1983-12-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58227661A JPS60119770A (ja) 1983-12-01 1983-12-01 半導体装置

Publications (1)

Publication Number Publication Date
JPS60119770A true JPS60119770A (ja) 1985-06-27

Family

ID=16864353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58227661A Pending JPS60119770A (ja) 1983-12-01 1983-12-01 半導体装置

Country Status (1)

Country Link
JP (1) JPS60119770A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61206261A (ja) * 1985-03-11 1986-09-12 Shindengen Electric Mfg Co Ltd 高耐圧プレ−ナ型半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61206261A (ja) * 1985-03-11 1986-09-12 Shindengen Electric Mfg Co Ltd 高耐圧プレ−ナ型半導体装置

Similar Documents

Publication Publication Date Title
JPH0669501A (ja) 集積回路における静電的放電に対してパッドを保護するためのダイオード構造
JP2700180B2 (ja) pnp型の縦型孤立コレクタトランジスタ
JPS60119770A (ja) 半導体装置
JPS60119769A (ja) 半導体装置
JPS6060753A (ja) 半導体装置
JPH0475371A (ja) 半導体集積回路
JPH0715134Y2 (ja) 半導体装置
JPH0271555A (ja) 半導体集積回路
JPH0525233Y2 (ja)
JPS601843A (ja) 半導体集積回路
JPS59181058A (ja) 半導体装置
JPH0523065B2 (ja)
JP2783888B2 (ja) 半導体装置およびその製造方法
JPS61208260A (ja) 半導体装置
JPS6083361A (ja) 半導体装置
JPH0337739B2 (ja)
JPH0575035A (ja) 半導体集積回路装置およびその製造方法
JPS6116569A (ja) 半導体集積回路装置
JPH0222545B2 (ja)
JPS6225264B2 (ja)
JPH07130759A (ja) 半導体集積回路装置
JPH04216632A (ja) 半導体装置
JPH01157575A (ja) 静電保護ダイオードを有する半導体装置
JPS60249363A (ja) 半導体集積回路装置
JPH0348665B2 (ja)