JPS63170962A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63170962A JPS63170962A JP274187A JP274187A JPS63170962A JP S63170962 A JPS63170962 A JP S63170962A JP 274187 A JP274187 A JP 274187A JP 274187 A JP274187 A JP 274187A JP S63170962 A JPS63170962 A JP S63170962A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact
- emitter
- type
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 239000004020 conductor Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000012535 impurity Substances 0.000 claims abstract description 8
- 238000002955 isolation Methods 0.000 claims abstract description 5
- 238000009792 diffusion process Methods 0.000 claims description 6
- 230000000694 effects Effects 0.000 abstract description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
し産業上の利用分野〕
本発明は、プレーナ型トランジスタ素子の形成され九半
導体基板において、前記トランジスタ素子のエミツタ層
とベース層を基板面の陽極導体でショートし、前記トラ
ンジスタ素子のコレクタ層（４ｈ。
導体基板において、前記トランジスタ素子のエミツタ層
とベース層を基板面の陽極導体でショートし、前記トラ
ンジスタ素子のコレクタ層（４ｈ。
を陰極導体に接′したエミッタ・ベースショートダイオ
ードが形成された半導体装置に関する。
ードが形成された半導体装置に関する。
第２図はこのようなダイオード素子をもつ従来の半導体
装置の前記ダイオード部の断面図である。
装置の前記ダイオード部の断面図である。
第２図において、Ｐ型基板１の上に部分的に形成された
Ｎ＋埋込層２をはさんで、Ｐ型基板ｌの上にＮ−エピタ
キシャル層３が形成され、このＮ−エピタキシャル層３
をもつエピタキシャル基板のエピタキシャル層３にＰ型
ベース層４が部分的に形成され、Ｐ型ベース層４内にＮ
型エミツタ層５が形成されている。さらに、Ｎ−エピタ
キシャル層３の表面からＮ＋埋込層２に達し、かつ、ベ
ース層３の外側を囲むように、陰極導体と接続するため
のＶコンタクト層６が形成され、また表面からＰ型基板
１に達し、かつ、Ｎ＋コンタクト層６の外側に、索子分
離用のＰ＋層７が形成されている。さらに、これら各層
が形成されたエピタキシャル基板上面は酸化膜９で被わ
れ、酸化膜９にあけら扛た窓を通して炉コンタクト層７
に接続したダイオード陰極導体１１およびエミツタ層５
とベース層４を表面でショートしたダイオード陽極導体
１０が形成されている。
Ｎ＋埋込層２をはさんで、Ｐ型基板ｌの上にＮ−エピタ
キシャル層３が形成され、このＮ−エピタキシャル層３
をもつエピタキシャル基板のエピタキシャル層３にＰ型
ベース層４が部分的に形成され、Ｐ型ベース層４内にＮ
型エミツタ層５が形成されている。さらに、Ｎ−エピタ
キシャル層３の表面からＮ＋埋込層２に達し、かつ、ベ
ース層３の外側を囲むように、陰極導体と接続するため
のＶコンタクト層６が形成され、また表面からＰ型基板
１に達し、かつ、Ｎ＋コンタクト層６の外側に、索子分
離用のＰ＋層７が形成されている。さらに、これら各層
が形成されたエピタキシャル基板上面は酸化膜９で被わ
れ、酸化膜９にあけら扛た窓を通して炉コンタクト層７
に接続したダイオード陰極導体１１およびエミツタ層５
とベース層４を表面でショートしたダイオード陽極導体
１０が形成されている。
上述の構造金もつエミッタ・ベースショートダイオード
において、炉コンタクト層６の下層部の不純物濃度が低
いため、Ｐベース層４からコレクタ層（エピタキシャル
層）３に注入されたホールはこの低濃度部分を通りＰ＋
素子分離層７に捉えられる寄生ＰＮＰトランジスタ効果
が発生し、Ｐ型基板１に電流が洩するという欠点がある
。
において、炉コンタクト層６の下層部の不純物濃度が低
いため、Ｐベース層４からコレクタ層（エピタキシャル
層）３に注入されたホールはこの低濃度部分を通りＰ＋
素子分離層７に捉えられる寄生ＰＮＰトランジスタ効果
が発生し、Ｐ型基板１に電流が洩するという欠点がある
。
上記問題点に対し本発明による半導体装置は、陽極導体
でもってエミッタとショートしたＰベース層の外側のＮ
＋コンタクト層に沿ってＰ型不純物拡散層を設け、かつ
このＰ型拡散層を陰極導体でもってＮ＋コンタクト層と
共に接続している。
でもってエミッタとショートしたＰベース層の外側のＮ
＋コンタクト層に沿ってＰ型不純物拡散層を設け、かつ
このＰ型拡散層を陰極導体でもってＮ＋コンタクト層と
共に接続している。
つぎに本発明を実施例により説明する。
第１図は本発明の一実施例に保るタイオード部の断面図
である。本例を第２図の従来例と比べると、第１図にお
いては、陰極導体と接続するための虻コンタクト層の内
側に沿ってＰ型不純物拡散層８が設けられ、さらにこの
拡散層８は基板表面において、Ｎ＋コンタクト層６と共
に陰極導体１１に共に接続されていることに違いがあり
その他は同じである。
である。本例を第２図の従来例と比べると、第１図にお
いては、陰極導体と接続するための虻コンタクト層の内
側に沿ってＰ型不純物拡散層８が設けられ、さらにこの
拡散層８は基板表面において、Ｎ＋コンタクト層６と共
に陰極導体１１に共に接続されていることに違いがあり
その他は同じである。
このようなＰ型不純物拡散があることにより、Ｐベース
層４からＮ一層３に注入したホールの］Ｎ＋コンタクト
層６の部分の通過を妨げ、Ｐ＋紫子分隨層７、Ｎ−エピ
タキシャル層３．Ｐベース層４による寄生ＰＮＰトラン
ジスタ効果の発生を抑止し、よってＰ型基板への洩れ＝
流ｔなくすことができる。
層４からＮ一層３に注入したホールの］Ｎ＋コンタクト
層６の部分の通過を妨げ、Ｐ＋紫子分隨層７、Ｎ−エピ
タキシャル層３．Ｐベース層４による寄生ＰＮＰトラン
ジスタ効果の発生を抑止し、よってＰ型基板への洩れ＝
流ｔなくすことができる。
上述のとおり本発明によれば、Ｐ型基板への電流洩れが
ないエミッタ・ベースショートダイオードをもった半導
体装置を得ることができる。
ないエミッタ・ベースショートダイオードをもった半導
体装置を得ることができる。
第１図は本発明の一実施例に係るダイオード部の断面図
、第２図は従来の半導体装置のダイオード部の断面図で
ある。 ｌ・・・・・・Ｐ型基板、２・・・・・・Ｎ＋埋込層、
３・・・・・・Ｎ“エピタキシャル層、４・・・・・・
Ｐベース層、５・・・・・・ヘエミッタ層、６・・・・
・Ｎ＋コンタクト層、７・・・・・・Ｐ＋素子分離層、
８・・・・・・Ｐ型不純物拡散層、９・・・・・・酸化
膜、ｌＯ・・・・・・陽極導体、１１・・・・・・陰極
導体。 代理人 弁理士 内 原 音 ６ 、Ｎけコンタクト着
、第２図は従来の半導体装置のダイオード部の断面図で
ある。 ｌ・・・・・・Ｐ型基板、２・・・・・・Ｎ＋埋込層、
３・・・・・・Ｎ“エピタキシャル層、４・・・・・・
Ｐベース層、５・・・・・・ヘエミッタ層、６・・・・
・Ｎ＋コンタクト層、７・・・・・・Ｐ＋素子分離層、
８・・・・・・Ｐ型不純物拡散層、９・・・・・・酸化
膜、ｌＯ・・・・・・陽極導体、１１・・・・・・陰極
導体。 代理人 弁理士 内 原 音 ６ 、Ｎけコンタクト着
Claims (1)
- 半導体基板内の素子分離用のＰＮ接合により囲まれたＮ
型の素子形成領域内に形成されたエミッタ・ベースショ
ートダイオードを有する半導体装置において、陽極導体
により前記エミッタとショートされたＰベース層の外側
に設けられているところの、陰極導体と接続されている
Ｎ＾＋コンタクト層に沿ってＰ型不純物拡散層が設けら
れ、かつ、このＰ型拡散層は前記Ｎ＾＋コンタクト層と
共に前記陰極導体に接続されていることを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP274187A JPS63170962A (ja) | 1987-01-08 | 1987-01-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP274187A JPS63170962A (ja) | 1987-01-08 | 1987-01-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63170962A true JPS63170962A (ja) | 1988-07-14 |
Family
ID=11537771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP274187A Pending JPS63170962A (ja) | 1987-01-08 | 1987-01-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63170962A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000277622A (ja) * | 1999-01-18 | 2000-10-06 | Sony Corp | 半導体装置およびその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61150383A (ja) * | 1984-12-25 | 1986-07-09 | Toshiba Corp | 半導体装置 |
-
1987
- 1987-01-08 JP JP274187A patent/JPS63170962A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61150383A (ja) * | 1984-12-25 | 1986-07-09 | Toshiba Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000277622A (ja) * | 1999-01-18 | 2000-10-06 | Sony Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4652895A (en) | Zener structures with connections to buried layer | |
| JPH01198076A (ja) | 半導体装置 | |
| JPH04127480A (ja) | 高耐圧低抵抗半導体装置及びその製造方法 | |
| JPS63170962A (ja) | 半導体装置 | |
| JPH03147331A (ja) | 高耐圧半導体装置 | |
| JPS6258678A (ja) | トランジスタ | |
| KR0163924B1 (ko) | 수평형 트랜지스터 및 그 제조방법 | |
| JP2001085689A (ja) | 電力用半導体装置 | |
| KR0169384B1 (ko) | 쇼트키다이오드를 이용한 수평형트랜지스터 및 그 제조방법 | |
| JP2716152B2 (ja) | ラテラルトランジスタ | |
| KR0164526B1 (ko) | 매몰형 수평구조 바이폴라 트랜지스터 및 그 제조 방법 | |
| KR100397858B1 (ko) | 절연게이트 바이폴라 트랜지스터 | |
| JPS61208871A (ja) | 横型トランジスタ装置 | |
| JPS6381861A (ja) | 伝導度変調形ｍｏｓｆｅｔ | |
| JPS586168A (ja) | 半導体集積回路 | |
| JPH0472670A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH079385Y2 (ja) | 半導体集積回路装置 | |
| JPH0474478A (ja) | ダイオード | |
| JPH02220445A (ja) | 半導体装置 | |
| JPS59152666A (ja) | 横形トランジスタ | |
| JPH02192124A (ja) | バイポーラトランジスタ | |
| JPS60260153A (ja) | 半導体装置 | |
| JPS59132631A (ja) | 半導体装置 | |
| JPS59147452A (ja) | 半導体抵抗装置 | |
| JPH0239470A (ja) | 半導体集積回路装置 |