JPS61208871A - 横型トランジスタ装置 - Google Patents
横型トランジスタ装置Info
- Publication number
- JPS61208871A JPS61208871A JP5090985A JP5090985A JPS61208871A JP S61208871 A JPS61208871 A JP S61208871A JP 5090985 A JP5090985 A JP 5090985A JP 5090985 A JP5090985 A JP 5090985A JP S61208871 A JPS61208871 A JP S61208871A
- Authority
- JP
- Japan
- Prior art keywords
- region
- buried
- type
- conductivity type
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 229910052787 antimony Inorganic materials 0.000 abstract description 8
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical group [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 abstract description 8
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバイポーラリニア集積回路に用いられる横型ト
ランジスタ装置に関する。
ランジスタ装置に関する。
従来、バイポーラリニア集積回路内に用いられてきた横
型ＰＮＰトランジスタ装置はＰ型基板がコレクタとして
動作する寄生ＰＮＰトランジスタを構造上内蔵している
ため、特にベース接地動作では用いるのが困難であった
。さらに、絶縁領域形成工程において高温長時間の熱処
理により発生する結晶欠陥の低減、即ち絶縁押込み時間
の短縮を可能にするために絶縁拡散層下のＰ型基板上に
あらかじめＰ型埋込領域を形成しておくという手法がよ
く用いられる。
型ＰＮＰトランジスタ装置はＰ型基板がコレクタとして
動作する寄生ＰＮＰトランジスタを構造上内蔵している
ため、特にベース接地動作では用いるのが困難であった
。さらに、絶縁領域形成工程において高温長時間の熱処
理により発生する結晶欠陥の低減、即ち絶縁押込み時間
の短縮を可能にするために絶縁拡散層下のＰ型基板上に
あらかじめＰ型埋込領域を形成しておくという手法がよ
く用いられる。
第２図は、上述した手法で形成された横型ＰＮＰ ）ラ
ンジスタ装置の断面図で、この横型ＰＮＰトランジスタ
装置は、Ｐ型半導体基板２０１．埋込アンチモン領域２
０２．埋込絶縁領域２０３、 Ｎ型エピタキシアル層２
０４．絶縁拡散領域２０５、 Ｐ型エミッタ領域２０Ｂ
、 Ｐ型コレクタ領域２０７、 Ｎ＋型ベース電極領域
２０８からなる。なお、図では酸化膜、アルミニウム電
極等は省略されている。
ンジスタ装置の断面図で、この横型ＰＮＰトランジスタ
装置は、Ｐ型半導体基板２０１．埋込アンチモン領域２
０２．埋込絶縁領域２０３、 Ｎ型エピタキシアル層２
０４．絶縁拡散領域２０５、 Ｐ型エミッタ領域２０Ｂ
、 Ｐ型コレクタ領域２０７、 Ｎ＋型ベース電極領域
２０８からなる。なお、図では酸化膜、アルミニウム電
極等は省略されている。
この構造では埋込絶縁領域２０３が横方向にも広がるた
めエミッタ領域２０６から注入されたホールはＰ型半導
体基板２０１あるいはそれに連なるＰ型領域に捕獲され
易くなる。
めエミッタ領域２０６から注入されたホールはＰ型半導
体基板２０１あるいはそれに連なるＰ型領域に捕獲され
易くなる。
本発明の目的はこのような基板への漏れを極力抑えた構
造の横型トランジスタ装置を提供することである。
造の横型トランジスタ装置を提供することである。
本発明の横型トランジスタ装置は、−導電型の半導体基
板と、半導体基板に形成された反対導電型の第１の埋込
領域と、第１の埋込領域外に形成された一導電型の第２
の埋込領域と、第１の埋込領域内で、かつ環状に形成さ
れた一導電型の第３の埋込領域と、半導体基板上に形成
された反対導電型のエピタキシアル層と、エピタキシア
ル層を貫いて第２の埋込領域に達すべく形成された一導
電型の絶縁領域と、エピタキシアル層を貢１．％て第３
の埋込領域の少なくとも一部に達すべく形成された一導
電型の第２のコレクタ領域と、エピタキシアル層内に第
３の埋込領域中央部に位置するように形成された一導電
型のエミッタ領域と、エミッタ領域と同時に第３の埋込
領域内に位置し、かつエミッタ領域と少なくとも一部対
向するように形成された一導電型の第１のコレクタ領域
と、第１の埋込領域内に位置し、エミッタ領域、第１の
コレクタ領域から隔離されて形成された反対導電型のベ
ース電極領域とを備えてなる。
板と、半導体基板に形成された反対導電型の第１の埋込
領域と、第１の埋込領域外に形成された一導電型の第２
の埋込領域と、第１の埋込領域内で、かつ環状に形成さ
れた一導電型の第３の埋込領域と、半導体基板上に形成
された反対導電型のエピタキシアル層と、エピタキシア
ル層を貫いて第２の埋込領域に達すべく形成された一導
電型の絶縁領域と、エピタキシアル層を貢１．％て第３
の埋込領域の少なくとも一部に達すべく形成された一導
電型の第２のコレクタ領域と、エピタキシアル層内に第
３の埋込領域中央部に位置するように形成された一導電
型のエミッタ領域と、エミッタ領域と同時に第３の埋込
領域内に位置し、かつエミッタ領域と少なくとも一部対
向するように形成された一導電型の第１のコレクタ領域
と、第１の埋込領域内に位置し、エミッタ領域、第１の
コレクタ領域から隔離されて形成された反対導電型のベ
ース電極領域とを備えてなる。
すなわち、本発明は、従来の横型トランジスタ装置に第
３の埋込領域と第２のコレクタ領域を付加したもので、
これにより第１のコレクタ領域によって集められないエ
ミッタ領域からの注入ホールは大部分第３の埋込領域に
よって吸い上げられ、第２図中矢印で示すような半導体
基板への漏れ電流は大幅に減少する。
３の埋込領域と第２のコレクタ領域を付加したもので、
これにより第１のコレクタ領域によって集められないエ
ミッタ領域からの注入ホールは大部分第３の埋込領域に
よって吸い上げられ、第２図中矢印で示すような半導体
基板への漏れ電流は大幅に減少する。
本発明の実施例について図面を参照して説明する。
第１図は本発明による横型トランジスタ装置の一実施例
で、同図（ａ）は平面図、同図（ｂ）は同図（ａ）の切
断線ｘ−Ｙに沿った断面図である。
で、同図（ａ）は平面図、同図（ｂ）は同図（ａ）の切
断線ｘ−Ｙに沿った断面図である。
本実施例の横型トランジスタ装置は、Ｐ型半導体基板１
０１と、Ｐ型半導体基板１０１に形成された反対導電型
の埋込アンチモン領域１０２と、埋込アンチモン領域１
０２外に形成された埋込領域１０３と、埋込アンチモン
領域１０２内で、かつ環状に形成された埋込コレクタ領
域１０８と、半導体基板１０１上に形成されたＮ型エピ
タキシアル層１０４と、エピタキシアル層１０４を貫い
て埋込絶縁領域１０３に達すべく形成された絶縁拡散領
域１０５と、エピタキシアル層１０４を貫いて埋込コレ
クタ領域１０９の少なくとも一部に達すべく形成された
埋込コレクタ取出し領域１１０と、エピタキシアル１０
４層内に埋込コレクタ領域１０９の中央部に位置するよ
うに形成されたＰ型エミッタ領域１０６と、エミッタ領
域１０８と同時に埋込コレクタ領域１０９内に位置し、
かつエミッタ領域１０６と少なくとも一部対向するよう
に形成されたＰ型コレクタ領域１０７と、埋込アンチモ
ン領域１０２内に位置し、Ｐ型エミッタ領域１０Ｂ、
Ｐ型コレクタ領域１０７から隔離されて形成されたＮ型
ベース電極領域１０８とを備えてなる。
０１と、Ｐ型半導体基板１０１に形成された反対導電型
の埋込アンチモン領域１０２と、埋込アンチモン領域１
０２外に形成された埋込領域１０３と、埋込アンチモン
領域１０２内で、かつ環状に形成された埋込コレクタ領
域１０８と、半導体基板１０１上に形成されたＮ型エピ
タキシアル層１０４と、エピタキシアル層１０４を貫い
て埋込絶縁領域１０３に達すべく形成された絶縁拡散領
域１０５と、エピタキシアル層１０４を貫いて埋込コレ
クタ領域１０９の少なくとも一部に達すべく形成された
埋込コレクタ取出し領域１１０と、エピタキシアル１０
４層内に埋込コレクタ領域１０９の中央部に位置するよ
うに形成されたＰ型エミッタ領域１０６と、エミッタ領
域１０８と同時に埋込コレクタ領域１０９内に位置し、
かつエミッタ領域１０６と少なくとも一部対向するよう
に形成されたＰ型コレクタ領域１０７と、埋込アンチモ
ン領域１０２内に位置し、Ｐ型エミッタ領域１０Ｂ、
Ｐ型コレクタ領域１０７から隔離されて形成されたＮ型
ベース電極領域１０８とを備えてなる。
本実施例ではＰ型コレクタ領域１０７によって集められ
ないＰ型エミッタ領域１０８からの注入ホールは大部分
第１図（ｂ）中の実線矢印のように埋込コレクタ領域１
０ｆｌｌによって吸い上げられ、同図中点線矢印で示す
Ｐ型半導体基板１０１への漏れ電流は第２図の場合に比
し大幅に減少する。なお、埋込コレクタ取り出し領域１
１０は局部的にしか設けられていないが、これは横型Ｐ
ＮＰ）ランジスタ装置のセル面積を増大させないためで
ある。
ないＰ型エミッタ領域１０８からの注入ホールは大部分
第１図（ｂ）中の実線矢印のように埋込コレクタ領域１
０ｆｌｌによって吸い上げられ、同図中点線矢印で示す
Ｐ型半導体基板１０１への漏れ電流は第２図の場合に比
し大幅に減少する。なお、埋込コレクタ取り出し領域１
１０は局部的にしか設けられていないが、これは横型Ｐ
ＮＰ）ランジスタ装置のセル面積を増大させないためで
ある。
以上説明したように本発明は、半導体基板に形成された
反対導電型の第１の埋込領域内で、かつ壕状に一導電型
の第３の埋込領域を形成し、エビタ午シアル層を貫いて
第３の埋込領域の少なくとも一部に達するように第２の
コレクタ領域を新たに形成することにより、コレクタ領
域によって集められないエミッタ領域からの注入ホール
は第３の埋込領域によって吸い上げられ、半導体基板へ
の漏れ電流は大幅に減少する。
反対導電型の第１の埋込領域内で、かつ壕状に一導電型
の第３の埋込領域を形成し、エビタ午シアル層を貫いて
第３の埋込領域の少なくとも一部に達するように第２の
コレクタ領域を新たに形成することにより、コレクタ領
域によって集められないエミッタ領域からの注入ホール
は第３の埋込領域によって吸い上げられ、半導体基板へ
の漏れ電流は大幅に減少する。
第１図（ａ）は本発明による横型ＰＮＰ ）ランジスタ
装置の一実施例の平面図、同図（ｂ）は同図（ａ）中の
切断線Ｘ−Ｙに沿った断面図、第２図は横型ＰＮＰ）ラ
ンジスタ装置の従来例の断面図である。 １０１・・・Ｐ型半導体基板 １０２・・・埋込アンチモン領域 １０３・・・埋込絶縁債城 １０４・・・Ｎ型エピタキシアル層 １０５・・・絶縁拡散領域 １０ｆｉ・・・Ｐ型エミッタ領域 １０？・・・Ｐ型コレクタ領域 １０８・・・Ｎ型ベース電極領域 １０９・・・埋込コレクタ領域 １１０・・・埋込コレクタ取り出し領域第 １ 図 第 ２ 図
装置の一実施例の平面図、同図（ｂ）は同図（ａ）中の
切断線Ｘ−Ｙに沿った断面図、第２図は横型ＰＮＰ）ラ
ンジスタ装置の従来例の断面図である。 １０１・・・Ｐ型半導体基板 １０２・・・埋込アンチモン領域 １０３・・・埋込絶縁債城 １０４・・・Ｎ型エピタキシアル層 １０５・・・絶縁拡散領域 １０ｆｉ・・・Ｐ型エミッタ領域 １０？・・・Ｐ型コレクタ領域 １０８・・・Ｎ型ベース電極領域 １０９・・・埋込コレクタ領域 １１０・・・埋込コレクタ取り出し領域第 １ 図 第 ２ 図
Claims (1)
- 一導電型の半導体基板と、この半導体基板に形成された
反対導電型の第１の埋込領域と、第１の埋込領域外に形
成された一導電型の第２の埋込領域と、第１の埋込領域
内で、かつ環状に形成された一導電型の第３の埋込領域
と、半導体基板上に形成された反対導電型のエピタキシ
アル層と、エピタキシアル層を貫いて第２の埋込領域に
達すべく形成された一導電型の絶縁領域と、エピタキシ
アル層を貫いて第３の埋込領域の少なくとも一部に達す
べく形成された一導電型の第２のコレクタ領域と、エピ
タキシアル層内に第３の埋込領域中央部に位置するよう
に形成された一導電型のエミッタ領域と、エミッタ領域
と同時に第３の埋込領域内に位置し、かつエミッタ領域
と少なくとも一部対向するように形成された一導電型の
第１のコレクタ領域と、第１の埋込領域内に位置し、エ
ミッタ領域、第１のコレクタ領域から隔離されて形成さ
れた反対導電型のベース電極領域とを備えてなる横型ト
ランジスタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5090985A JPS61208871A (ja) | 1985-03-14 | 1985-03-14 | 横型トランジスタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5090985A JPS61208871A (ja) | 1985-03-14 | 1985-03-14 | 横型トランジスタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61208871A true JPS61208871A (ja) | 1986-09-17 |
Family
ID=12871901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5090985A Pending JPS61208871A (ja) | 1985-03-14 | 1985-03-14 | 横型トランジスタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61208871A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0195766U (ja) * | 1987-12-17 | 1989-06-26 | ||
| EP2827373A3 (en) * | 2013-07-19 | 2015-04-29 | Freescale Semiconductor, Inc. | Protection device and related fabrication methods |
-
1985
- 1985-03-14 JP JP5090985A patent/JPS61208871A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0195766U (ja) * | 1987-12-17 | 1989-06-26 | ||
| EP2827373A3 (en) * | 2013-07-19 | 2015-04-29 | Freescale Semiconductor, Inc. | Protection device and related fabrication methods |
| US9543420B2 (en) | 2013-07-19 | 2017-01-10 | Nxp Usa, Inc. | Protection device and related fabrication methods |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07326773A (ja) | ダイオードおよびその製造方法 | |
| JPS61208871A (ja) | 横型トランジスタ装置 | |
| JPH01123440A (ja) | 半導体装置 | |
| JPH031544A (ja) | ラテラルトランジスタ | |
| JPS6155775B2 (ja) | ||
| JPH09283534A (ja) | 半導体装置の製造方法 | |
| KR900001035A (ko) | 분리식 수직형 수퍼베타 바이폴라 트랜지스터를 제조하기 위한 방법 | |
| JPS5916414B2 (ja) | 半導体装置 | |
| KR100247281B1 (ko) | 바이폴라 트랜지스터 구조를 이용한 접합 축전기 및 그 제조 방법 | |
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| JPS63170962A (ja) | 半導体装置 | |
| JPS6350870B2 (ja) | ||
| JPH02220445A (ja) | 半導体装置 | |
| JPS59766Y2 (ja) | 半導体装置 | |
| JPS6020955Y2 (ja) | 半導体装置 | |
| JPH03159245A (ja) | ラテラルトランジスタ | |
| JPS59181058A (ja) | 半導体装置 | |
| JPS5848461A (ja) | 半導体装置 | |
| JPS60119770A (ja) | 半導体装置 | |
| JPH0193168A (ja) | 半導体装置 | |
| JPS6286858A (ja) | 半導体装置の製造方法 | |
| JPH05211155A (ja) | 半導体装置 | |
| JPH08162469A (ja) | 縦型ｐｎｐトランジスタ | |
| JPS5914670A (ja) | トランジスタ | |
| JPS59145567A (ja) | 半導体装置 |