JPS6286858A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6286858A JPS6286858A JP22833885A JP22833885A JPS6286858A JP S6286858 A JPS6286858 A JP S6286858A JP 22833885 A JP22833885 A JP 22833885A JP 22833885 A JP22833885 A JP 22833885A JP S6286858 A JPS6286858 A JP S6286858A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base layer
- mask
- inactive
- active base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は二重ベース構造をもつ縦型バイポーラトランジ
スタを有する集積回路のような半導体装置の製造方法に
関する。
スタを有する集積回路のような半導体装置の製造方法に
関する。
電流増幅率を低下させないでベース抵抗を低め、エミッ
タ・ベース間耐圧を向上させるための二重ベース構造を
もつ縦型バイポーラトランジスタとしては、第２図（ａ
）に断面図で示したものが知られている。すなわち、Ｐ
形基板１の上にＮ形壇込層２をはさんで形成されたエピ
タキシャル層からなるＮ形コレクタ層３がＰ形分離拡散
層４に囲まれており、コレクタ層３の内部には不活性ベ
ース層５２およびそれより浅い活性ベース層５１からな
るＰ形ベース領域が、そのベース領域の内部にはＮ形エ
ミッタ層６が拡散により形成され、そのほかにベース領
域の外側にコレクタコンタクト層７が設けられている。 エピタキシャル層３の表面は酸化膜８で覆われ、エミッ
タ・ベースコレクタ電極のための開口９９１，９２．９
３が形成されている。第２回出）はこのようなトランジ
スタの製造のためのマスクレイアウトを示し、各領域の
ためのマスクの輪郭を第２図（ａ）における符号を用い
て示している。 このマスクレイアウトでは不活性ベース層５２のマスク
輪郭の内周はエミツタ層６のマスク輪郭の外周と接して
おり、拡散工程で不活性ベース層５２が横方向へ拡散し
て第２図（ａ）に示すようにエミツタ層６の下へ入り込
み、そのためエミツタ層から不活性ベース層に注入され
る無効成分が増大し、実質的な活性ベース層の面積が減
少し、このトランジスタの電流増幅率ｈＦｇが小さくな
る欠点があった。
タ・ベース間耐圧を向上させるための二重ベース構造を
もつ縦型バイポーラトランジスタとしては、第２図（ａ
）に断面図で示したものが知られている。すなわち、Ｐ
形基板１の上にＮ形壇込層２をはさんで形成されたエピ
タキシャル層からなるＮ形コレクタ層３がＰ形分離拡散
層４に囲まれており、コレクタ層３の内部には不活性ベ
ース層５２およびそれより浅い活性ベース層５１からな
るＰ形ベース領域が、そのベース領域の内部にはＮ形エ
ミッタ層６が拡散により形成され、そのほかにベース領
域の外側にコレクタコンタクト層７が設けられている。 エピタキシャル層３の表面は酸化膜８で覆われ、エミッ
タ・ベースコレクタ電極のための開口９９１，９２．９
３が形成されている。第２回出）はこのようなトランジ
スタの製造のためのマスクレイアウトを示し、各領域の
ためのマスクの輪郭を第２図（ａ）における符号を用い
て示している。 このマスクレイアウトでは不活性ベース層５２のマスク
輪郭の内周はエミツタ層６のマスク輪郭の外周と接して
おり、拡散工程で不活性ベース層５２が横方向へ拡散し
て第２図（ａ）に示すようにエミツタ層６の下へ入り込
み、そのためエミツタ層から不活性ベース層に注入され
る無効成分が増大し、実質的な活性ベース層の面積が減
少し、このトランジスタの電流増幅率ｈＦｇが小さくな
る欠点があった。
本発明は、上述の欠点を除いて二重ベース構造における
不活性ベース層のエミツタ層下側への侵入による活性ベ
ース層の実効面積の減少を阻止し、縦型トランジスタの
電流増幅率ｈＦＥを向上させ、しかも耐圧をほとんど低
下させない半導体装置の製造方法を提供することを目的
とする。
不活性ベース層のエミツタ層下側への侵入による活性ベ
ース層の実効面積の減少を阻止し、縦型トランジスタの
電流増幅率ｈＦＥを向上させ、しかも耐圧をほとんど低
下させない半導体装置の製造方法を提供することを目的
とする。
【発明の要点】
本発明は、縦型バイポーラトランジスタの第−導電形の
第一層の内部に第二導電形の活性ベース層およびその活
性ベース層の外側を囲むそれより深い不活性ベース層を
選択拡散法で形成し、さらに活性ベース層の上に位置す
るように第−導電形の第三層を選択拡散法で形成する際
に、不活性ベース層拡散のためのマスク輪郭の内周が第
三層拡散のためのマスク輪郭の外周より外側に位置する
マスクレイアウトを用いることにより、不活性ベース層
の横方向拡散があっても第三層下の活性ベース層の面積
の減少が抑制され、ｈ□が向上し、しかも耐圧を低下さ
せないので上述の目的を達成する。
第一層の内部に第二導電形の活性ベース層およびその活
性ベース層の外側を囲むそれより深い不活性ベース層を
選択拡散法で形成し、さらに活性ベース層の上に位置す
るように第−導電形の第三層を選択拡散法で形成する際
に、不活性ベース層拡散のためのマスク輪郭の内周が第
三層拡散のためのマスク輪郭の外周より外側に位置する
マスクレイアウトを用いることにより、不活性ベース層
の横方向拡散があっても第三層下の活性ベース層の面積
の減少が抑制され、ｈ□が向上し、しかも耐圧を低下さ
せないので上述の目的を達成する。
第１図は本発明の一実施例を示し、第２図と共通の部分
には同一の符号が付されている。第１図（ａ）はマスク
レイアウトを示し、第１図（ｂｌはこのマスクレイアウ
トを用いて製造されたトランジスタの断面を示す、第１
図（ａ）のマスクレイアウトにおいては、不活性ベース
層５２のマスク輪郭の外周よりは内側に活性ベース層５
１のマスク輪郭が、内周よりは内側にエミツタ層６のマ
スク輪郭が位置する。この結果、第１図（ｂｌに示すよ
うに不活性ベース層５２の横方向拡散があっても、その
マスクがエミツタ層の領域から離れているので、エミツ
タ層６の直下の活性ベース層５１の領域（真性活性ベー
ス領域）が確保できるため、ｈ□が向上し、例えば１ｃ
−１００μＡのとき従来の約２倍のものが得られた。し
かも活性ベース層５１０曲率の大きい部分Ａは不活性ベ
ース層５２で覆われているので耐圧は高い。 第３図は本発明の別の実施例を示し、第１．第２図と共
通の部分には同一の符号が付されている。 第３図ｔａ）のマスクレイアウトにおいては、不活性ベ
ース層５２のマスク輪郭の内周より、例えば不活性ベー
ス層の拡散深さ程度離れた内側に活性ベース層５１およ
びエミツタ層６のマスク輪郭が来るようにされている。 この結果、第３図中）に示すように不活性ベース層５２
の横方向拡散のために活性ベース層５１．エミツタ層６
の外周の大きな曲率の部分は不活性ベース層５２に覆わ
れ、しかもエミッタ。 層６の下の真性活性ベース層の面積を確保でき、エミッ
タから不活性ベース層へ注入する無効成分が減少するた
め、耐圧を低下させることなくｈｖｔを向上させること
ができる。この実施例では活性ベースＮ５１とエミッタ
Ｗｉ６あるいはそのコンタクトホール９１を自己整合で
形成してもよい、その場合は、ｈ□が１ｃ−１００μＡ
のとき、従来のものにくらべて３倍以上になった。また
第１．第３図の実施例でコレクタコンタクト層７を埋込
層２とつなげてもよい。 本発明は上記実施例に限らず、縦型トランジスタであれ
ばエミッタとコレクタを逆にしたＩＩＬ（インテグレー
テッド・インジェクシヨン・ロジック）のＮＰＮトラン
ジスタのコレクタとベースの関係についても適用できる
。また上記実施例のＮをＰ、ＰをＮと読み替えて縦型Ｐ
ＮＰトランジスタにも適用できる。
には同一の符号が付されている。第１図（ａ）はマスク
レイアウトを示し、第１図（ｂｌはこのマスクレイアウ
トを用いて製造されたトランジスタの断面を示す、第１
図（ａ）のマスクレイアウトにおいては、不活性ベース
層５２のマスク輪郭の外周よりは内側に活性ベース層５
１のマスク輪郭が、内周よりは内側にエミツタ層６のマ
スク輪郭が位置する。この結果、第１図（ｂｌに示すよ
うに不活性ベース層５２の横方向拡散があっても、その
マスクがエミツタ層の領域から離れているので、エミツ
タ層６の直下の活性ベース層５１の領域（真性活性ベー
ス領域）が確保できるため、ｈ□が向上し、例えば１ｃ
−１００μＡのとき従来の約２倍のものが得られた。し
かも活性ベース層５１０曲率の大きい部分Ａは不活性ベ
ース層５２で覆われているので耐圧は高い。 第３図は本発明の別の実施例を示し、第１．第２図と共
通の部分には同一の符号が付されている。 第３図ｔａ）のマスクレイアウトにおいては、不活性ベ
ース層５２のマスク輪郭の内周より、例えば不活性ベー
ス層の拡散深さ程度離れた内側に活性ベース層５１およ
びエミツタ層６のマスク輪郭が来るようにされている。 この結果、第３図中）に示すように不活性ベース層５２
の横方向拡散のために活性ベース層５１．エミツタ層６
の外周の大きな曲率の部分は不活性ベース層５２に覆わ
れ、しかもエミッタ。 層６の下の真性活性ベース層の面積を確保でき、エミッ
タから不活性ベース層へ注入する無効成分が減少するた
め、耐圧を低下させることなくｈｖｔを向上させること
ができる。この実施例では活性ベースＮ５１とエミッタ
Ｗｉ６あるいはそのコンタクトホール９１を自己整合で
形成してもよい、その場合は、ｈ□が１ｃ−１００μＡ
のとき、従来のものにくらべて３倍以上になった。また
第１．第３図の実施例でコレクタコンタクト層７を埋込
層２とつなげてもよい。 本発明は上記実施例に限らず、縦型トランジスタであれ
ばエミッタとコレクタを逆にしたＩＩＬ（インテグレー
テッド・インジェクシヨン・ロジック）のＮＰＮトラン
ジスタのコレクタとベースの関係についても適用できる
。また上記実施例のＮをＰ、ＰをＮと読み替えて縦型Ｐ
ＮＰトランジスタにも適用できる。
本発明によれば、活性ベース層と不活性ベース層を有す
る二重ベース構造の縦型トランジスタの製造の際のマス
クレイアウトにおいて、ベース領域内のエミッタもしく
はコレクタのマスク輪郭の外周よりも不活性ベース層の
マスク輪郭の内周の方を外側にすることにより、不活性
ベース層の横方向拡散があっても真性活性ベース層の面
積が確保できて不活性ベース層に注入される無効成分が
減少し、電流増幅率ｈｒｔが向上する。しかも耐圧は、
活性ベース層の外周の大きな曲率の部分が不活性ベース
層の横方向拡散のために覆われるのでほとんど低下しな
い、これらの効果は、半導体装置、特に集積回路の微細
化が進み、エミッタの面積が小さくなると著しく、ｈＦ
ｔがさらに向上する。
る二重ベース構造の縦型トランジスタの製造の際のマス
クレイアウトにおいて、ベース領域内のエミッタもしく
はコレクタのマスク輪郭の外周よりも不活性ベース層の
マスク輪郭の内周の方を外側にすることにより、不活性
ベース層の横方向拡散があっても真性活性ベース層の面
積が確保できて不活性ベース層に注入される無効成分が
減少し、電流増幅率ｈｒｔが向上する。しかも耐圧は、
活性ベース層の外周の大きな曲率の部分が不活性ベース
層の横方向拡散のために覆われるのでほとんど低下しな
い、これらの効果は、半導体装置、特に集積回路の微細
化が進み、エミッタの面積が小さくなると著しく、ｈＦ
ｔがさらに向上する。
第１図は本発明の一実施例を示し、ｆａｌは製造に用い
るマスクレイアウトの平面図、 （ｂｌは製造された縦
型ＮＰＮ ）ランジスタの断面図、第２図は従来の二重
ベース構造縦型ＮＰＮ ）ランジスタを示し、（ａｌは
断面図、山）は製造に用いるマスクレイアウト、第３図
は本発明の別の実施例を示し、（司は製造に用いるマス
クレイアウトの平面図、 （ｂｌは製造された縦型ＮＰ
Ｎ ）ランジスタの断面図である。 ３：コレクタ層、５１：活性ベース、層、５２：不活第
１図 第２図 第３図
るマスクレイアウトの平面図、 （ｂｌは製造された縦
型ＮＰＮ ）ランジスタの断面図、第２図は従来の二重
ベース構造縦型ＮＰＮ ）ランジスタを示し、（ａｌは
断面図、山）は製造に用いるマスクレイアウト、第３図
は本発明の別の実施例を示し、（司は製造に用いるマス
クレイアウトの平面図、 （ｂｌは製造された縦型ＮＰ
Ｎ ）ランジスタの断面図である。 ３：コレクタ層、５１：活性ベース、層、５２：不活第
１図 第２図 第３図
Claims (1)
- １）縦型バイポーラトランジスタの第一導電形の第一層
の内部に第二導電形の活性ベース層および該活性ベース
層の外側を囲みそれより深い不活性ベース層を選択拡散
法で形成し、さらに前記活性ベース層の上に位置するよ
うに第一導電形の第三層を選択拡散法で形成する際に、
不活性ベース層拡散のためのマスク輪郭の内周が第三層
拡散のためのマスク輪郭の外周より外側に位置するマス
クレイアウトを用いることを特徴とする二重ベース構造
をもつ縦型バイポーラトランジスタを有する半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22833885A JPS6286858A (ja) | 1985-10-14 | 1985-10-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22833885A JPS6286858A (ja) | 1985-10-14 | 1985-10-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6286858A true JPS6286858A (ja) | 1987-04-21 |
Family
ID=16874892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22833885A Pending JPS6286858A (ja) | 1985-10-14 | 1985-10-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6286858A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01122161A (ja) * | 1987-11-05 | 1989-05-15 | Fuji Electric Co Ltd | 縦形バイポーラトランジスタ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5878457A (ja) * | 1981-11-05 | 1983-05-12 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS58216461A (ja) * | 1982-06-09 | 1983-12-16 | Toshiba Corp | 半導体装置の製造方法 |
-
1985
- 1985-10-14 JP JP22833885A patent/JPS6286858A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5878457A (ja) * | 1981-11-05 | 1983-05-12 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS58216461A (ja) * | 1982-06-09 | 1983-12-16 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01122161A (ja) * | 1987-11-05 | 1989-05-15 | Fuji Electric Co Ltd | 縦形バイポーラトランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5066602A (en) | Method of making semiconductor ic including polar transistors | |
| JPH01125979A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| EP0616369B1 (en) | MIS-type semiconductor device | |
| US4323913A (en) | Integrated semiconductor circuit arrangement | |
| US4639757A (en) | Power transistor structure having an emitter ballast resistance | |
| JPH0216017B2 (ja) | ||
| US5350939A (en) | Semiconductor device and method of manufacturing thereof | |
| US4599635A (en) | Semiconductor integrated circuit device and method of producing same | |
| JPS6286858A (ja) | 半導体装置の製造方法 | |
| JPH08162472A (ja) | バイポーラトランジスタ，バイポーラトランジスタを有する半導体装置およびその製造方法 | |
| JP3153358B2 (ja) | 半導体装置の製造方法 | |
| JPH0621357A (ja) | 逆電圧に強いバイポーラトランジスタの製造法 | |
| JPH09283534A (ja) | 半導体装置の製造方法 | |
| JPS6352473B2 (ja) | ||
| JP3157187B2 (ja) | 半導体集積回路 | |
| JP2687489B2 (ja) | 半導体装置 | |
| JP2783888B2 (ja) | 半導体装置およびその製造方法 | |
| JP3143874B2 (ja) | 半導体装置及びその製造方法 | |
| JPS5885558A (ja) | セミカスタム半導体装置 | |
| JPH079385Y2 (ja) | 半導体集積回路装置 | |
| JPS6167255A (ja) | 半導体装置の製造方法 | |
| JP2518880B2 (ja) | 半導体装置 | |
| JPS6211511B2 (ja) | ||
| JPS61166058A (ja) | 半導体集積回路 | |
| JPH05326540A (ja) | バイポーラトランジスタ及びその製造方法 |