JPH031544A - ラテラルトランジスタ - Google Patents
ラテラルトランジスタInfo
- Publication number
- JPH031544A JPH031544A JP13565489A JP13565489A JPH031544A JP H031544 A JPH031544 A JP H031544A JP 13565489 A JP13565489 A JP 13565489A JP 13565489 A JP13565489 A JP 13565489A JP H031544 A JPH031544 A JP H031544A
- Authority
- JP
- Japan
- Prior art keywords
- region
- regions
- collector
- type
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 238000009792 diffusion process Methods 0.000 abstract description 18
- 238000002955 isolation Methods 0.000 abstract description 11
- 239000000758 substrate Substances 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract description 4
- 230000003321 amplification Effects 0.000 abstract description 3
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 3
- 230000001681 protective effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- OQCFWECOQNPQCG-UHFFFAOYSA-N 1,3,4,8-tetrahydropyrimido[4,5-c]oxazin-7-one Chemical compound C1CONC2=C1C=NC(=O)N2 OQCFWECOQNPQCG-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、上下分離方式の半導体集積装置に組み込まれ
るラテラルトランジスタに関する。
るラテラルトランジスタに関する。
〈従来の技術〉
第2図に、上下分離方式の半導体集積装置に組み込まれ
た、ラテラルpnp型トランジスタの構造例を示す。
た、ラテラルpnp型トランジスタの構造例を示す。
P型シリコン基板1に、n゛型埋込み領域2およびn型
エピタキシャル領域4が形成されている。このエピタキ
シャル領域4中には、npn型トランジスタのベース拡
散工程おいて同時に形成された、p゛エミッタ領域6お
よびp゛コレクク領域27、さらにエミッタ拡散工程お
いて同時に形成された、n゛ベースコンタクト領域8が
、それぞれ設けられている。また、これらの領域の周囲
に、下面P゛分離領域3および上面P゛分離領域5が形
成されている。
エピタキシャル領域4が形成されている。このエピタキ
シャル領域4中には、npn型トランジスタのベース拡
散工程おいて同時に形成された、p゛エミッタ領域6お
よびp゛コレクク領域27、さらにエミッタ拡散工程お
いて同時に形成された、n゛ベースコンタクト領域8が
、それぞれ設けられている。また、これらの領域の周囲
に、下面P゛分離領域3および上面P゛分離領域5が形
成されている。
以上の構造とすることにより、エミッタから注入された
ホールは横方向に拡散してコレクタに収集される。すな
わち、ラテラルトランジスタとして動作する 〈発明が解決しようとする課題〉 ところで、第2図に示す構造のラテラルトランジスタに
よれば、コレクタ領域27を、npn型トランジスタの
ベース拡散工程と同時に形成するので、その深さが浅く
、実効コレクタ面積が小さい。このため、エミッタから
注入されたホールの収集効率が悪く、その結果としてh
yz(電流増幅率)が低いという問題、さらには、エミ
ッタ領域6、エピタキシャル領域4およびP型シリコン
基板1による寄生pnpが存在し、エミッタから注入さ
れたホールの一部が基板に向かって流れるため、p型シ
リコン基板1への漏れ電流が大きいという問題があった
。
ホールは横方向に拡散してコレクタに収集される。すな
わち、ラテラルトランジスタとして動作する 〈発明が解決しようとする課題〉 ところで、第2図に示す構造のラテラルトランジスタに
よれば、コレクタ領域27を、npn型トランジスタの
ベース拡散工程と同時に形成するので、その深さが浅く
、実効コレクタ面積が小さい。このため、エミッタから
注入されたホールの収集効率が悪く、その結果としてh
yz(電流増幅率)が低いという問題、さらには、エミ
ッタ領域6、エピタキシャル領域4およびP型シリコン
基板1による寄生pnpが存在し、エミッタから注入さ
れたホールの一部が基板に向かって流れるため、p型シ
リコン基板1への漏れ電流が大きいという問題があった
。
〈課題を解決するための手段〉
本発明は、上記の問題点を解決すべくなされたもので、
その構成を、実施例に対応する第1図を参照しつつ説明
すると、本発明は、半導体集積装置に組み込まれたラテ
ラルトランジスタ(pnp型)において、コレクタ領域
7の深さが、エミッタ領域6よりも深く形成されている
ことを特徴としている。
その構成を、実施例に対応する第1図を参照しつつ説明
すると、本発明は、半導体集積装置に組み込まれたラテ
ラルトランジスタ(pnp型)において、コレクタ領域
7の深さが、エミッタ領域6よりも深く形成されている
ことを特徴としている。
く作用〉
コレクタ領域を上下分離拡散により形成することによっ
て、コレクタ領域をn゛型埋込み領域2にまで深く形成
することができ、これにより、実効コレクタ面積が大と
なって、エミッタからのホールの収集効率が向上すると
ともに、寄生pnpの存在を少なくすることができる。
て、コレクタ領域をn゛型埋込み領域2にまで深く形成
することができ、これにより、実効コレクタ面積が大と
なって、エミッタからのホールの収集効率が向上すると
ともに、寄生pnpの存在を少なくすることができる。
〈実施例〉
第1図は、本発明実施例の構造を示す縦断面図である。
P型半導体基板1上に、n゛型埋込み領域2およびn型
エピタキシャル領域4が形成されており、また、埋め込
み領域2の側方周囲には、下面P゛分離領域3および上
面分離領域5が形成されている。
エピタキシャル領域4が形成されており、また、埋め込
み領域2の側方周囲には、下面P゛分離領域3および上
面分離領域5が形成されている。
エピタキシャル2置載4中には、p゛エミッタ領域6お
よびn゛ベースコンタクHi域8形成されており、さら
にエミッタ領域6の側方周囲に、下面拡散領域7aおよ
び上面拡散領域7bからなるp゛コレクタ領域7が形成
されている。
よびn゛ベースコンタクHi域8形成されており、さら
にエミッタ領域6の側方周囲に、下面拡散領域7aおよ
び上面拡散領域7bからなるp゛コレクタ領域7が形成
されている。
コレクタ領域7は、後述する手順によって形成され、そ
の深さ方向は、埋め込み領域2内まで延びている。
の深さ方向は、埋め込み領域2内まで延びている。
なお、エピタキシャル領域4上面は、保護膜9によって
被覆されており、また、この保護膜9のコンタクトホー
ルを通じて各領域に導通ずるエミッタ電極16、コレク
タ電極17およびベース電極18が、それぞれ形成され
ている。
被覆されており、また、この保護膜9のコンタクトホー
ルを通じて各領域に導通ずるエミッタ電極16、コレク
タ電極17およびベース電極18が、それぞれ形成され
ている。
次に、以上の構造の製造手順を説明する。
まず、p型半導体基板1に拡散によりn゛型埋込み領域
2および下面p゛分離領域3を順次形成する。この分離
領域3形成工程と同時に、コレクタ領域7の下面拡散領
域7aを形成しておく。
2および下面p゛分離領域3を順次形成する。この分離
領域3形成工程と同時に、コレクタ領域7の下面拡散領
域7aを形成しておく。
次に、n型エピタキシャル領域4を積層した後、上面分
離領域5を拡散により形成する。この拡散工程おいて、
コレクタ領域7の上面拡散領域7bも同時に形成してお
く。次いで、この半導体装置の他の領域に組み込む、n
pn )ランジスタのベースP°拡散工程と同時に、p
゛エミッタ領域6を形成し、さらに、そのnpnl−ラ
ンジスタのエミッタn゛拡散工程と同時に、n+ベース
コンタクト領域8を形成する。そして、StO,等の保
護膜9を形成した後、各領域6,7.8にそれぞれ導通
ずる電極16,17.18を形成することによって、第
1図に示す構造のラテラルpnpトランジスタを得るこ
とができる。
離領域5を拡散により形成する。この拡散工程おいて、
コレクタ領域7の上面拡散領域7bも同時に形成してお
く。次いで、この半導体装置の他の領域に組み込む、n
pn )ランジスタのベースP°拡散工程と同時に、p
゛エミッタ領域6を形成し、さらに、そのnpnl−ラ
ンジスタのエミッタn゛拡散工程と同時に、n+ベース
コンタクト領域8を形成する。そして、StO,等の保
護膜9を形成した後、各領域6,7.8にそれぞれ導通
ずる電極16,17.18を形成することによって、第
1図に示す構造のラテラルpnpトランジスタを得るこ
とができる。
以上のように、コレクタ領域7を、上下分離拡散により
形成することによって、その深さをエミッタ領域6より
も充分に深くすることができ、実効コレクタ面積が従来
に比して広くなる。これにより、エミッタから注入され
たホールは効率良くコレクタに収集され、hFtが向上
する。さらに、寄生pnpが殆ど存在しなくなり、P型
半導体基板1への漏れ電流が低減する。
形成することによって、その深さをエミッタ領域6より
も充分に深くすることができ、実効コレクタ面積が従来
に比して広くなる。これにより、エミッタから注入され
たホールは効率良くコレクタに収集され、hFtが向上
する。さらに、寄生pnpが殆ど存在しなくなり、P型
半導体基板1への漏れ電流が低減する。
〈発明の効果〉
本発明によれば、上下分離方式の半導体集積装置に組み
込まれたラテラルトランジスタにおいて、コレクタ領域
を上下分離拡散により形成し、その深さを・エミッタ領
域よりも充分に深くしたので、従来に比して、hFE(
電流増幅率)が向上するとともに、半導体基板への漏れ
電流が低減する。
込まれたラテラルトランジスタにおいて、コレクタ領域
を上下分離拡散により形成し、その深さを・エミッタ領
域よりも充分に深くしたので、従来に比して、hFE(
電流増幅率)が向上するとともに、半導体基板への漏れ
電流が低減する。
第1図は、本発明実施例の構造を示す縦断面図である。
第2図は、従来のラテラルpnp型トランジスタの構造
例を示す縦断面図である。 1・・・p型半導体基板 2・・・n4型埋め込み領域 3・・・下面p゛分離領域 4 ・ 5 ・ 6 ・ 7 ・ 7a ・ 7 b ・ 8 ・ 9 ・ 16 ・ 17 ・ 18 ・ ・n型エピタキシャル領域 ・上面分離領域 ・p゛エミツタ領 域p゛コレクタ領 域下面拡散領域 ・上面拡散領域 ・n“ベースコンタクト領域 ・保護膜 ・エミッタ電極 ・コレクタ電極 ・ベース電極
例を示す縦断面図である。 1・・・p型半導体基板 2・・・n4型埋め込み領域 3・・・下面p゛分離領域 4 ・ 5 ・ 6 ・ 7 ・ 7a ・ 7 b ・ 8 ・ 9 ・ 16 ・ 17 ・ 18 ・ ・n型エピタキシャル領域 ・上面分離領域 ・p゛エミツタ領 域p゛コレクタ領 域下面拡散領域 ・上面拡散領域 ・n“ベースコンタクト領域 ・保護膜 ・エミッタ電極 ・コレクタ電極 ・ベース電極
Claims (1)
- 半導体集積装置に組み込まれたラテラルトランジスタに
おいて、コレクタ領域の深さが、エミッタ領域よりも深
く形成されていることを特徴とする、ラテラルトランジ
スタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13565489A JPH031544A (ja) | 1989-05-29 | 1989-05-29 | ラテラルトランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13565489A JPH031544A (ja) | 1989-05-29 | 1989-05-29 | ラテラルトランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH031544A true JPH031544A (ja) | 1991-01-08 |
Family
ID=15156837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13565489A Pending JPH031544A (ja) | 1989-05-29 | 1989-05-29 | ラテラルトランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH031544A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0536701A (ja) * | 1991-07-26 | 1993-02-12 | Rohm Co Ltd | ラテラルトランジスタ |
US5233829A (en) * | 1991-07-23 | 1993-08-10 | Mazda Motor Corporation | Exhaust system for internal combustion engine |
US5279114A (en) * | 1991-12-27 | 1994-01-18 | Nippondenso Co., Ltd. | Apparatus for detecting deterioration of catalyst of internal combustion engine |
EP2827373A3 (en) * | 2013-07-19 | 2015-04-29 | Freescale Semiconductor, Inc. | Protection device and related fabrication methods |
-
1989
- 1989-05-29 JP JP13565489A patent/JPH031544A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5233829A (en) * | 1991-07-23 | 1993-08-10 | Mazda Motor Corporation | Exhaust system for internal combustion engine |
JPH0536701A (ja) * | 1991-07-26 | 1993-02-12 | Rohm Co Ltd | ラテラルトランジスタ |
US5279114A (en) * | 1991-12-27 | 1994-01-18 | Nippondenso Co., Ltd. | Apparatus for detecting deterioration of catalyst of internal combustion engine |
EP2827373A3 (en) * | 2013-07-19 | 2015-04-29 | Freescale Semiconductor, Inc. | Protection device and related fabrication methods |
US9543420B2 (en) | 2013-07-19 | 2017-01-10 | Nxp Usa, Inc. | Protection device and related fabrication methods |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7446012B2 (en) | Lateral PNP transistor and the method of manufacturing the same | |
JPH031544A (ja) | ラテラルトランジスタ | |
JPH06104459A (ja) | 半導体装置 | |
JP3128808B2 (ja) | 半導体装置 | |
JPH03159245A (ja) | ラテラルトランジスタ | |
JPS59766Y2 (ja) | 半導体装置 | |
JPS63175463A (ja) | バイmos集積回路の製造方法 | |
JPH0193168A (ja) | 半導体装置 | |
JP2604793B2 (ja) | 半導体装置 | |
JP2518880B2 (ja) | 半導体装置 | |
JPS63202965A (ja) | 半導体装置 | |
JPH0541382A (ja) | ラテラルトランジスタ | |
KR940005448B1 (ko) | 바이폴라 npn트랜지스터 제조방법 및 구조 | |
JPS6266672A (ja) | 半導体装置 | |
JPH05226347A (ja) | 半導体装置 | |
JPS63250173A (ja) | 半導体装置 | |
JPS6393154A (ja) | 半導体装置 | |
JPH01187868A (ja) | 半導体装置 | |
JPH05326540A (ja) | バイポーラトランジスタ及びその製造方法 | |
JPH0834244B2 (ja) | 半導体集積回路装置 | |
JPH0574791A (ja) | 半導体装置 | |
JPH043431A (ja) | 半導体装置 | |
JPS6376373A (ja) | 横形トランジスタ | |
JPS60144968A (ja) | 半導体装置 | |
JPS60150669A (ja) | 半導体装置 |