KR940005448B1 - 바이폴라 npn트랜지스터 제조방법 및 구조 - Google Patents

Abstract

내용 없음.

Description

바이폴라 NPN 트랜지스터 제조방법 및 구조

제1도는 종래의 바이폴라 NPN 트랜지스터의 단면구조도.

제2도는 본 발명에 따른 바이폴라 NPN트랜지스터의 단면구조도.

제3a~e도는 본 발명에 따른 바이폴라 NPN트랜지스터의 제조공정도.

제4도는 본 발명에 따른 바이폴라 NPN 트랜지스터의 단면구조도.

* 도면의 주요 부분에 대한 부호의 설명

1 : 메몰층 2 : 에피층

3 : 트랜치 사이드월 5 : 금속층

6 : 산화막 7 : 폴리

본 발명은 바이폴라 NPN 트랜지스터에 관한 것으로, 특히 베이스의 접촉방법을 개선하여 에미터의 유효면적을 높인 바이폴라 NPN트랜지스터의 제조방법 및 구조에 관한 것이다.

종래의 바이폴라 NPN 트랜지스터는 제1도에 도시된 바와같이 먼저 반도체 기판에 메몰층(buried lager)(1)를 형성한후 그위에 에피층(2)을 형성하고 그다음 활성영역과 필드영역을 정의하여 필드영역을 아이솔레이션(ISOLATION)을 형성한다. 그다음 전면에 산화막을 형성하고 베이스 영역의 산화막을 선택적으로 제거하여 노출된 에피층(2)을 P형 이온주입으로 베이스 영역을 형성한후 산화막을 제거하고 전면에 다시 산화막을 증착하고 에미터와 콜렉터 형성영역의 에피층(2)을 노출시키고 그부위에 N형 이온주주입을 실시하여 에미터와 콜렉터 영역을 형성한다. 다시 전면에 절연막을 증착하고 베이스, 에미터, 콜렉터영역에 콘택홀을 형성한뒤 금속을 증착하고 패터닝하여 베이스 전극, 에미터, 콜렉터 전극을 형성하므로써 바이폴라 NPN트랜지스터를 형성한다. 그런데 상기와 같은 종래의 바이폴라 NPN트랜지스터 구조에서는 에미터와 베이스영역을 형성하기 위한 사진식각고정시 오차로 인하여 소자면적이 증가하며 베이스 접촉으로 인해 에미터 면적이 감소하므로 집적도가 저하되는 단점이 있었다.

본 발명은 이러한 단점을 해결하기 위한 것으로서 첨부도면을 참조하여 상세히 설명하자면 다음과 같다.

제2도는 본 발명의 바이폴라 NPN트랜지스터의 단면구조도이고, 제3도는 본 발명에 따른 바이폴라 NPN트랜지스터 공정단면도로써 본 발명에 따른 바이폴라 NPN트랜지스터의 공정순서를 보면, 제3a도와 같이 먼저 기판의 소정부위에 고농도 n형 메몰층(1)을 형성한후 전면에 저농도 n형 에피층(2)을 형성하고 통상적인 LOCOS공정으로 필드영역에 필드산화막(6)을 형성한다. 그다음 제3b도에서와 같이 베이스 영역을 제외한 부분에 마스킹을 형성하고 p형 이온주입 및 열처리하여 베이스 영역(9)을 형성한후 베이스 영역과 콜렉터 사이영역의 에피층(2)을 선택적으로 식각하여 트랜치를 형성하고 그후 제3c도에서와 같이 베이스 영역(9)표면과 에피층(2)표면에 n형이온주입 및 열처리로 에미터 영역(N⁺) 및 콜렉터(N⁺)을 형성하고 에피층(2)의 트렌체 측벽에 절연막으로 사이드 월(3)을 형성한다.

그다음 제3d도에서와 같이 베이스 영역에 연결되도록 폴리층(7)을 형성하고, 폴리층(7)에 고농도 p형 도우핑(doping)후 트랜치 부분에만 남도록 폴리층(7)을 패터닝하고 열처리한다. 그다음 제3e도에서와 같이 전면에 절연층을 형성하고 베이스, 에미터, 콜렉터 영역에 각각 콘텍홀을 형성한 후 금속층(5)을 형성하고 불필요한 부분을 제거하여 베이스 전극, 에미터 전극, 콜렉터 전극을 형성하므로써, 바이폴라 NPN트랜지스터를 제조한다.

한편 제4도는 본 발명을 이용한 PNP트랜지스터의 일예를 나타낸 것으로서, 같은 구조에서 베이스와 에미터 및 콜렉터의 불순물 도전형만 바꾼것이다.

따라서 본 발명은 베이스의 접촉방법 개선으로 같은 면적의 액티브 내에서 에미터의 영역이 넓어졌으며 이에 의해 칩의 집적도를 향상시킬 수 있는 효과가 있다.

Claims (2)

1. 기판에 고농도 제1도전형 메몰층(1)을 형성하고 저농도 제1도전형 에피층(2)을 성장시키고 LOCOS공정으로 필드영역에 필드산화막(6)을 형성하는 공정과, 포토마스크를 이용하여 베이스 영역에 고농도 제2도전형 이온주입하고 열처리하여 베이스 영역을 형성하는 공정과, 베이스 영역과 에피층 계면을 베이스 영역하단까지 식각하여 트랜치를 형성하고 베이스 영역 표면과 에피층 표면에 고농도 제1도전형 이온주입 및 열처리로 에미터 영역과 콜렉터 영역을 형성하는 공정과, 상기 트렌치 측벽에 절연막으로 사이드 월을 형성하고 트랜치 영역에서 베이스 영역과 연결되도록 제2도전형 폴리층을 증착하고 트랜치 영역에만 남도록 제거하는 공정과, 전면에 절연막을 증착하고 베이스, 에미터, 콜렉터 영역에 콘택홀을 형성하고 콘택홀 부위에 금속전극을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 바이폴라 NPN트랜지스터 제조방법.
2. 기판과 저농도 제1도전형 에피층(2)사이에 고농도 제1도전형 메몰층(1)이 형성하고, 에피층(2) 소정부위에 베이스 영역이 형성되고, 베이스영역 상부와 에피층 상부에 고농도 제1도전형 에미터와 콜렉터 영역이 형성되고, 상기 에미터 영역과 콜렉터 영역사이에는 베이스 영역하단부가 드러나도록 트랜치가 형성되어 트랜치 측벽에 절연막으로 사이드 윌이 형성되고, 트랜치내에 베이스 영역과 연결되도록 제2도전형 폴리층이 형성되고, 각 콘택홀을 갖는 절연막과 콘택부위에 금속전극이 형성됨을 특징으로 하는 바이폴라 NPN트랜지스터 구조