JPH04216632A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04216632A JPH04216632A JP40259590A JP40259590A JPH04216632A JP H04216632 A JPH04216632 A JP H04216632A JP 40259590 A JP40259590 A JP 40259590A JP 40259590 A JP40259590 A JP 40259590A JP H04216632 A JPH04216632 A JP H04216632A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- transistor
- base
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 24
- 238000000926 separation method Methods 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 3
- 239000002344 surface layer Substances 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 3
- 238000002955 isolation Methods 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、第一導電型の半導体基
板の表面部の第二導電型の領域中に第一導電型の領域を
形成して同一基板中の半導体素子の電極に接続される抵
抗として用いる半導体装置に関する。
板の表面部の第二導電型の領域中に第一導電型の領域を
形成して同一基板中の半導体素子の電極に接続される抵
抗として用いる半導体装置に関する。
【０００２】
【従来の技術】例えば図２に示すようにバイポーラトラ
ンジスタ１１のベース１２とエミッタ１３の間に接続さ
れる抵抗１４をトランジスタ１１と同一基板に内蔵しよ
うとするとき、トランジスタ１１がプレーナ型であれば
、そのトランジスタのエミッタ領域形成の際に同時に形
成される拡散領域を抵抗として利用することが一般的で
ある。図３はそのようなトランジスタを示し、図（ａ）
は平面図、図（ｂ）は（ａ）の点線Ｂで囲んだ部分の拡
大図、（ｃ）は（ｂ）のＣ−Ｃ線に沿った断面図である
。図（ｃ）に示すようにｎ型コレクタ層１の上に積層さ
れたｐベース層２の表面部に選択的にｎエミッタ領域３
を選択的に形成することによりｎｐｎトランジスタが構
成される。このエミッタ領域と同時に形成されるｎ領域
４が拡散抵抗領域で、図（ａ），（ｂ）に示すように図
の上下方向に伸びて抵抗Ｒ１ を持ち、一端が酸化膜５
のコンタクトホール５１で、エミッタ領域３にコンタク
トホール５２で接触するエミッタ電極６に接触している
。他端はベース層２の露出面に接触する図（ａ）に点線
で輪郭を示したベース電極７の下に入りこみ、それに接
触する。従って図２に示すようにトランジスタ１１のベ
ース１２，エミッタ１３の間に接続される抵抗１４がで
き上がる。
ンジスタ１１のベース１２とエミッタ１３の間に接続さ
れる抵抗１４をトランジスタ１１と同一基板に内蔵しよ
うとするとき、トランジスタ１１がプレーナ型であれば
、そのトランジスタのエミッタ領域形成の際に同時に形
成される拡散領域を抵抗として利用することが一般的で
ある。図３はそのようなトランジスタを示し、図（ａ）
は平面図、図（ｂ）は（ａ）の点線Ｂで囲んだ部分の拡
大図、（ｃ）は（ｂ）のＣ−Ｃ線に沿った断面図である
。図（ｃ）に示すようにｎ型コレクタ層１の上に積層さ
れたｐベース層２の表面部に選択的にｎエミッタ領域３
を選択的に形成することによりｎｐｎトランジスタが構
成される。このエミッタ領域と同時に形成されるｎ領域
４が拡散抵抗領域で、図（ａ），（ｂ）に示すように図
の上下方向に伸びて抵抗Ｒ１ を持ち、一端が酸化膜５
のコンタクトホール５１で、エミッタ領域３にコンタク
トホール５２で接触するエミッタ電極６に接触している
。他端はベース層２の露出面に接触する図（ａ）に点線
で輪郭を示したベース電極７の下に入りこみ、それに接
触する。従って図２に示すようにトランジスタ１１のベ
ース１２，エミッタ１３の間に接続される抵抗１４がで
き上がる。
【０００３】
【発明が解決しようとする課題】図３から明らかなよう
に抵抗領域４を含む部分には、主トランジスタと同様に
ｎ層１がコレクタ、ｐ層２がベース、ｎ領域４がエミッ
タとして働く寄生ｎｐｎトランジスタが構成され、ｎ層
１，ｐ層２は本体トランジスタのコレクタ，ベースと共
有であり、ｎ領域４は本体トランジスタのエミッタ３と
電極６によって接続される。従って主トランジスタのベ
ース層２に電流が入れば寄生ｎｐｎトランジスタもオン
し、ベース層２から電流を引きぬけばオフする。そのた
めｎ領域４への電極６のコンタクト部５１に電流が集中
する可能性があった。これに対して、図４に示すように
ｎ拡散抵抗領域４を囲むｎ＋ 環状領域４１を形成し、
ｎ領域４の直下のｐ層２に入るベース電流の流れる径路
を狭くして抵抗Ｒ２ を持たせることによってベース電
流を小さくし、寄生ｎｐｎトランジスタのトランジスタ
効果を弱め、電流集中を抑制する方法がある。しかし、
完全にベース電流を遮断することはできない。
に抵抗領域４を含む部分には、主トランジスタと同様に
ｎ層１がコレクタ、ｐ層２がベース、ｎ領域４がエミッ
タとして働く寄生ｎｐｎトランジスタが構成され、ｎ層
１，ｐ層２は本体トランジスタのコレクタ，ベースと共
有であり、ｎ領域４は本体トランジスタのエミッタ３と
電極６によって接続される。従って主トランジスタのベ
ース層２に電流が入れば寄生ｎｐｎトランジスタもオン
し、ベース層２から電流を引きぬけばオフする。そのた
めｎ領域４への電極６のコンタクト部５１に電流が集中
する可能性があった。これに対して、図４に示すように
ｎ拡散抵抗領域４を囲むｎ＋ 環状領域４１を形成し、
ｎ領域４の直下のｐ層２に入るベース電流の流れる径路
を狭くして抵抗Ｒ２ を持たせることによってベース電
流を小さくし、寄生ｎｐｎトランジスタのトランジスタ
効果を弱め、電流集中を抑制する方法がある。しかし、
完全にベース電流を遮断することはできない。
【０００４】本発明の目的は、上述の問題を解決し、抵
抗領域を含む寄生トランジスタの動作をひき起こすベー
ス電流を阻止して、抵抗領域への電極接触部への電流集
中を防止した半導体装置を提供することにある。
抗領域を含む寄生トランジスタの動作をひき起こすベー
ス電流を阻止して、抵抗領域への電極接触部への電流集
中を防止した半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに本発明は、第一導電型の半導体基板の表面部に少な
くとも第二導電型の領域が形成された半導体素子を有し
、その領域と同様に同一半導体基板の表面部に形成され
た第二導電型の領域の表面層中に選択的に形成された第
一導電型の抵抗領域の両端が前記半導体素子の異なる電
極にそれぞれ接続される半導体装置において、抵抗領域
の外側にある第二導電型の領域の少なくとも大部分と半
導体素子の第二導電型の領域との間に表面より半導体基
板本来の第一導電型の層に達する第一導電型の分離帯が
介在するものとする。そして半導体素子がトランジスタ
である場合は、半導体基板本来の第一導電型の層がトラ
ンジスタのコレクタと共通であり、抵抗領域がトランジ
スタのエミッタと、抵抗領域の外側の第二導電型の領域
がトランジスタのベースとほぼ同じ不純物濃度および深
さを有し、抵抗領域の一端がエミッタ電極に、他端がベ
ース電極に接続されるものである。そのような半導体装
置において、抵抗領域のベース電極に接続される側の外
側にある第二導電型の領域がトランジスタのベース領域
と連続していることも有効である。
めに本発明は、第一導電型の半導体基板の表面部に少な
くとも第二導電型の領域が形成された半導体素子を有し
、その領域と同様に同一半導体基板の表面部に形成され
た第二導電型の領域の表面層中に選択的に形成された第
一導電型の抵抗領域の両端が前記半導体素子の異なる電
極にそれぞれ接続される半導体装置において、抵抗領域
の外側にある第二導電型の領域の少なくとも大部分と半
導体素子の第二導電型の領域との間に表面より半導体基
板本来の第一導電型の層に達する第一導電型の分離帯が
介在するものとする。そして半導体素子がトランジスタ
である場合は、半導体基板本来の第一導電型の層がトラ
ンジスタのコレクタと共通であり、抵抗領域がトランジ
スタのエミッタと、抵抗領域の外側の第二導電型の領域
がトランジスタのベースとほぼ同じ不純物濃度および深
さを有し、抵抗領域の一端がエミッタ電極に、他端がベ
ース電極に接続されるものである。そのような半導体装
置において、抵抗領域のベース電極に接続される側の外
側にある第二導電型の領域がトランジスタのベース領域
と連続していることも有効である。
【０００６】
【作用】抵抗領域の外側の第二導電型の領域は第一導電
型の分離帯によって半導体素子の第二導電型の領域と区
切られているので、寄生トランジスタのベース電流が分
離帯を通過できず、寄生トランジスタのオン，オフは起
こらない。従って単なる抵抗として動作することができ
る。そしてこの抵抗領域は半導体素子がトランジスタの
ときのベース・エミッタ間抵抗として動作する。
型の分離帯によって半導体素子の第二導電型の領域と区
切られているので、寄生トランジスタのベース電流が分
離帯を通過できず、寄生トランジスタのオン，オフは起
こらない。従って単なる抵抗として動作することができ
る。そしてこの抵抗領域は半導体素子がトランジスタの
ときのベース・エミッタ間抵抗として動作する。
【０００７】
【実施例】図１（ａ），（ｂ）は本発明の一実施例を示
し図３と共通の部分には同一の符号が付けられ、図（ｂ
）は平面図（ａ）のＡ−Ａ線に沿っての断面図である。 図３の場合のｐ層２はこの場合は連続しておらず、その
中にｎエミッタ領域３が設けられる主トランジスタのｐ
ベース領域２１とその中にｎ型抵抗領域４が設けられる
ｐ領域２２とに分けられる。ｐ領域２２とｐベース領域
２１の間には表面からｎコレクタ層１に達するｎ型分離
帯８が存在する。分離帯８は図（ａ）に斜線を引いて示
すように抵抗領域４を取り囲む環状に形成されている。 この分離帯８はベース領域形成のための拡散時に表面に
酸化膜を分離帯と同一パターンに残しておくことによっ
て形成できる。そして、そのあと別の不純物の拡散によ
り抵抗領域４をｐ領域２２の中にｐベース領域２１と同
時に形成する。図（ａ）に鎖線で示したのは、コンタク
トホール５２でエミッタ領域３と、コンタクトホール５
１で抵抗領域４と接触するエミッタ電極６および図示し
ないコンタクトホールでベース領域２と、コンタクトホ
ール５３で抵抗領域４と接触するベース電極７の輪郭で
ある。
し図３と共通の部分には同一の符号が付けられ、図（ｂ
）は平面図（ａ）のＡ−Ａ線に沿っての断面図である。 図３の場合のｐ層２はこの場合は連続しておらず、その
中にｎエミッタ領域３が設けられる主トランジスタのｐ
ベース領域２１とその中にｎ型抵抗領域４が設けられる
ｐ領域２２とに分けられる。ｐ領域２２とｐベース領域
２１の間には表面からｎコレクタ層１に達するｎ型分離
帯８が存在する。分離帯８は図（ａ）に斜線を引いて示
すように抵抗領域４を取り囲む環状に形成されている。 この分離帯８はベース領域形成のための拡散時に表面に
酸化膜を分離帯と同一パターンに残しておくことによっ
て形成できる。そして、そのあと別の不純物の拡散によ
り抵抗領域４をｐ領域２２の中にｐベース領域２１と同
時に形成する。図（ａ）に鎖線で示したのは、コンタク
トホール５２でエミッタ領域３と、コンタクトホール５
１で抵抗領域４と接触するエミッタ電極６および図示し
ないコンタクトホールでベース領域２と、コンタクトホ
ール５３で抵抗領域４と接触するベース電極７の輪郭で
ある。
【０００８】図５は別の実施例で、この場合は抵抗領域
４のエミッタ電極６と接触するコンタクトホール５１の
側をとり囲むｐ領域２２のみを分離帯８で分離している
。従ってベース電極６と接触するコンタクトホール５３
の側の抵抗領域４は、主トランジスタのベース層に連続
したｐ層２にとり囲まれている。これは抵抗領域４はコ
ンタクトホール５３でベース電極７に接触しているため
、抵抗領域４のコンタクトホール５３に近い部分の電位
はベース層２の電位に近くなっており、ベース領域２が
ｎ領域４，ｐ領域２，ｎ層１からなるｎｐｎトランジス
タのベースとして動作しないので、必ずしも分離する必
要がないからである。
４のエミッタ電極６と接触するコンタクトホール５１の
側をとり囲むｐ領域２２のみを分離帯８で分離している
。従ってベース電極６と接触するコンタクトホール５３
の側の抵抗領域４は、主トランジスタのベース層に連続
したｐ層２にとり囲まれている。これは抵抗領域４はコ
ンタクトホール５３でベース電極７に接触しているため
、抵抗領域４のコンタクトホール５３に近い部分の電位
はベース層２の電位に近くなっており、ベース領域２が
ｎ領域４，ｐ領域２，ｎ層１からなるｎｐｎトランジス
タのベースとして動作しないので、必ずしも分離する必
要がないからである。
【０００９】本発明は図６に示すダーリントン接続され
た前段トランジスタ１５，後段トランジスタ１６のベー
ス・エミッタ間にそれぞれ接続される抵抗１７，１８を
内蔵するために形成する抵抗領域にも実施できる。また
、半導体素子がｐｎｐ型トランジスタであるときにもも
ちろん実施できる。
た前段トランジスタ１５，後段トランジスタ１６のベー
ス・エミッタ間にそれぞれ接続される抵抗１７，１８を
内蔵するために形成する抵抗領域にも実施できる。また
、半導体素子がｐｎｐ型トランジスタであるときにもも
ちろん実施できる。
【００１０】
【発明の効果】本発明は、内蔵抵抗領域を囲む他導電型
の領域を素子領域と分離帯で分離することにより、抵抗
領域を含む寄生トランジスタのベース電流が素子側から
供給されなくなり、抵抗領域に接触する電極への寄生ト
ランジスタがオンすることによる電流集中が避けられ、
信頼性の高い半導体装置が得られた。そして半導体素子
がトランジスタである一般的な半導体装置において、ベ
ース領域の一部を分離してその中に抵抗領域を形成する
ことにより有効に実施できる。
の領域を素子領域と分離帯で分離することにより、抵抗
領域を含む寄生トランジスタのベース電流が素子側から
供給されなくなり、抵抗領域に接触する電極への寄生ト
ランジスタがオンすることによる電流集中が避けられ、
信頼性の高い半導体装置が得られた。そして半導体素子
がトランジスタである一般的な半導体装置において、ベ
ース領域の一部を分離してその中に抵抗領域を形成する
ことにより有効に実施できる。
【図１】本発明の一実施例の抵抗内蔵トランジスタを示
し、そのうち（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ
線に沿っての断面図
し、そのうち（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ
線に沿っての断面図
【図２】抵抗内蔵トランジスタの等価回路図
【図３】従
来の抵抗内蔵トランジスタを示し、そのうち（ａ）は平
面図、（ｂ）は（ａ）のＢ部拡大図、（ｃ）は（ｂ）の
Ｃ−Ｃ線に沿っての断面図
来の抵抗内蔵トランジスタを示し、そのうち（ａ）は平
面図、（ｂ）は（ａ）のＢ部拡大図、（ｃ）は（ｂ）の
Ｃ−Ｃ線に沿っての断面図
【図４】従来の抵抗内蔵トランジスタの別の例の断面図
【図５】本発明の別の実施例の抵抗内蔵トランジスタの
平面図
平面図
【図６】抵抗内蔵ダーリントントランジスタの等価回路
図
図
１ ｎ型コレクタ層
２ ｐベース層
２１ ｐベース領域
２２ 分離されたｐ領域
３ ｎエミッタ領域
４ ｎ型抵抗領域
５ 酸化膜
５１ コンタクトホール
５２ コンタクトホール
５３ コンタクトホール
６ エミッタ電極
７ ベース電極
８ 分離帯
Claims (3)
- 【請求項１】第一導電型の半導体基板の表面部に少なく
とも第二導電型の領域が形成された半導体素子を有し、
その領域と同様に同一半導体基板の表面部に形成された
第二導電型の領域の表面層中に選択的に形成された第一
導電型の抵抗領域の両端が前記半導体素子の異なる電極
にそれぞれ接続されるものにおいて、抵抗領域の外側に
ある第二導電型の領域の少なくとも大部分と半導体素子
の第二導電型の領域との間に表面より半導体基板本来の
第一導電型の層に達する第一導電型の分離帯が介在する
ことを特徴とする半導体装置。 - 【請求項２】請求項１記載のものにおいて、半導体素子
がトランジスタであって、半導体基板本来の第一導電型
の層がトランジスタのコレクタと共通であり、抵抗領域
がトランジスタのエミッタと、抵抗領域の外側にある第
二導電型の領域がトランジスタのベースとほぼ同じ不純
物濃度および深さを有し、抵抗領域の一端がエミッタ電
極に、他端がベース電極に接続された半導体装置。 - 【請求項３】請求項２記載のものにおいて、抵抗領域の
ベース電極に接続される側の外側にある第二導電型の領
域がトランジスタのベース領域と連続している半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40259590A JPH04216632A (ja) | 1990-12-17 | 1990-12-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40259590A JPH04216632A (ja) | 1990-12-17 | 1990-12-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04216632A true JPH04216632A (ja) | 1992-08-06 |
Family
ID=18512392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40259590A Pending JPH04216632A (ja) | 1990-12-17 | 1990-12-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04216632A (ja) |
-
1990
- 1990-12-17 JP JP40259590A patent/JPH04216632A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4543593A (en) | Semiconductor protective device | |
| JPH0732196B2 (ja) | モノリシツク集積電力半導体装置 | |
| US4979008A (en) | Vertical isolated-collector transistor of the pnp type incorporating a device for suppressing the effects of parasitic junction components | |
| JP2002064106A (ja) | 半導体装置 | |
| US4500900A (en) | Emitter ballast resistor configuration | |
| JPH0550852B2 (ja) | ||
| JP4460272B2 (ja) | パワートランジスタおよびそれを用いた半導体集積回路 | |
| JPH04216632A (ja) | 半導体装置 | |
| US4160990A (en) | Semiconductor devices and circuit arrangements including such devices | |
| JPH0475371A (ja) | 半導体集積回路 | |
| JPH0715134Y2 (ja) | 半導体装置 | |
| KR940008215B1 (ko) | 쌍방향성 특성의 트랜지스터 소자 | |
| JPS60119769A (ja) | 半導体装置 | |
| JPS601843A (ja) | 半導体集積回路 | |
| JPS6116569A (ja) | 半導体集積回路装置 | |
| JPS60119770A (ja) | 半導体装置 | |
| JPH06224214A (ja) | 縦型バイポーラトランジスタおよび横型バイポーラトランジスタ | |
| JPH0364955A (ja) | 半導体集積回路装置 | |
| JP2518880B2 (ja) | 半導体装置 | |
| JPS59225544A (ja) | 半導体集積回路 | |
| JPH0337739B2 (ja) | ||
| JPS59191346A (ja) | 半導体集積回路 | |
| JPS6083361A (ja) | 半導体装置 | |
| JPS5885558A (ja) | セミカスタム半導体装置 | |
| JPH06120412A (ja) | 半導体保護装置 |