JPH0441500B2 - - Google Patents
Info
- Publication number
- JPH0441500B2 JPH0441500B2 JP57050079A JP5007982A JPH0441500B2 JP H0441500 B2 JPH0441500 B2 JP H0441500B2 JP 57050079 A JP57050079 A JP 57050079A JP 5007982 A JP5007982 A JP 5007982A JP H0441500 B2 JPH0441500 B2 JP H0441500B2
- Authority
- JP
- Japan
- Prior art keywords
- buried layer
- region
- layer
- element isolation
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 28
- 238000002955 isolation Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- AYHOQSGNVUZKJA-UHFFFAOYSA-N [B+3].[B+3].[B+3].[B+3].[O-][Si]([O-])([O-])[O-].[O-][Si]([O-])([O-])[O-].[O-][Si]([O-])([O-])[O-] Chemical compound [B+3].[B+3].[B+3].[B+3].[O-][Si]([O-])([O-])[O-].[O-][Si]([O-])([O-])[O-].[O-][Si]([O-])([O-])[O-] AYHOQSGNVUZKJA-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001638 boron Chemical class 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は半導体装置、特に入出力素子の静電破
壊耐力を向上させた半導体装置に係る。
壊耐力を向上させた半導体装置に係る。
(2) 従来技術と問題点
入出力回路を有する従来の半導体装置を第1図
を参照して説明する。例えば、P形のシリコン基
板2上に埋込層(N+層)4aを拡散して形成後、
N形のエピタキシヤル層6,6′を成長し、それ
から素子分離領域8aそして埋込層4aのための
コンタクト層10を拡散によつて形成し、目的に
応じた入出力回路(素子)を領域6′に形成して
いる。第1図では、簡単のため、入出力回路(素
子)として配線層(例えばアルミニウム)16と
領域6′との間に形成される金属−半導体接触に
よるシヨツトキー・ダイオードを示したが、入出
力素子はトランジスターその他であることもでき
る。
を参照して説明する。例えば、P形のシリコン基
板2上に埋込層(N+層)4aを拡散して形成後、
N形のエピタキシヤル層6,6′を成長し、それ
から素子分離領域8aそして埋込層4aのための
コンタクト層10を拡散によつて形成し、目的に
応じた入出力回路(素子)を領域6′に形成して
いる。第1図では、簡単のため、入出力回路(素
子)として配線層(例えばアルミニウム)16と
領域6′との間に形成される金属−半導体接触に
よるシヨツトキー・ダイオードを示したが、入出
力素子はトランジスターその他であることもでき
る。
このような従来の入出力素子が静電破壊された
半導体装置を調べてみると、例えば前記のシヨツ
トキー・ダイオードの場合ではアルミニウム16
が埋込層(N+b層)4aまで達して短絡してい
るのが見られる。また、入出力素子がトランジス
タで例えばベース端子が入出力に接続されている
場合では、エミツタ−ベース又はベース−コレク
タ接合が破壊され短絡しているのが見られる。
半導体装置を調べてみると、例えば前記のシヨツ
トキー・ダイオードの場合ではアルミニウム16
が埋込層(N+b層)4aまで達して短絡してい
るのが見られる。また、入出力素子がトランジス
タで例えばベース端子が入出力に接続されている
場合では、エミツタ−ベース又はベース−コレク
タ接合が破壊され短絡しているのが見られる。
(3) 発明の目的
本発明の目的は、以上のような従来技術に鑑
み、入出力素子の静電破壊を防止した半導体装置
を提供することにある。
み、入出力素子の静電破壊を防止した半導体装置
を提供することにある。
(4) 発明の構成
そして、本発明は、上記目的を達成するため
に、半導体基板2上に一導電形の半導体層を有
し、該半導体層の表面から該半導体基板2に達し
素子領域6′を単離する反対導電形の素子分離不
純物領域8bを有し、該素子領域6′と該半導体
基板2の間に一導電形の埋込層4bが形成され、
該埋込層の一部上方の該素子領域6′上に外部入
出力端子に接続された電極14が形成され、該電
極14と接触し該埋込層4bまで延在する高濃度
の一導電形不純物領域10を有し、該埋込層4b
の他の一部上方に該素子領域6′表面に接触して
シヨツトキーダイオードを形成するメタル電極1
6が形成され、該メタル電極16は内部回路と接
続され、かつ該埋込層4bが該素子分離不純物領
域8bまで延在してpn接合を形成しているが、
該素子分離不純物領域8bは該埋込層4bを貫い
てその下の該半導体基板2に達していることを特
徴とする半導体装置を提供する。
に、半導体基板2上に一導電形の半導体層を有
し、該半導体層の表面から該半導体基板2に達し
素子領域6′を単離する反対導電形の素子分離不
純物領域8bを有し、該素子領域6′と該半導体
基板2の間に一導電形の埋込層4bが形成され、
該埋込層の一部上方の該素子領域6′上に外部入
出力端子に接続された電極14が形成され、該電
極14と接触し該埋込層4bまで延在する高濃度
の一導電形不純物領域10を有し、該埋込層4b
の他の一部上方に該素子領域6′表面に接触して
シヨツトキーダイオードを形成するメタル電極1
6が形成され、該メタル電極16は内部回路と接
続され、かつ該埋込層4bが該素子分離不純物領
域8bまで延在してpn接合を形成しているが、
該素子分離不純物領域8bは該埋込層4bを貫い
てその下の該半導体基板2に達していることを特
徴とする半導体装置を提供する。
本発明に依る半導体装置を製造する場合、埋込
層と反対導電形の前記領域を通常の分離拡散と同
一工程で形成すれば、余分な工程が不要であり、
好ましい。この場合、通常は埋込層を素子分離形
成領域まで延長してそうした半導体装置を製造す
ることが実現的であるが、発明の本質からは埋込
層と素子分離領域が接触していればよいものであ
る。
層と反対導電形の前記領域を通常の分離拡散と同
一工程で形成すれば、余分な工程が不要であり、
好ましい。この場合、通常は埋込層を素子分離形
成領域まで延長してそうした半導体装置を製造す
ることが実現的であるが、発明の本質からは埋込
層と素子分離領域が接触していればよいものであ
る。
なお、本発明において入出力素子とは必ずしも
シヨツトキーダイオドの単一の素子であることを
意味せず、そうした素子の複合構造(入出力回
路)をも含む意味である。
シヨツトキーダイオドの単一の素子であることを
意味せず、そうした素子の複合構造(入出力回
路)をも含む意味である。
(5) 発明の実施例
以下、本発明の実施例について説明する。
第3図を参照すると、P形シリコン基板3に選
択的にヒ素又はアンチモンを熱拡散(約1200〜
1300℃)させて埋込層(N+b層)4bを形成し
た。埋込層4bは後で素子分離領域8bを形成す
る領域まで延在させ、深さ約3〜5μm、シート抵
抗約20Ω/□とした。それからN形エピタキシヤ
ル層6,6′を成長した。それは厚さ約2〜5μm、
抵抗約0.6〜0.9Ω・cmとした。それから、素子分
離拡散のため、開孔を有する酸化膜の上から全面
にホウ素・シリケートガラスを成長し、その中に
含まれているホウ素を拡散窓を通して熱拡散(約
1200℃)させて、N形エピタキシヤル層を分離す
る素子分離領域8bを形成すると共に、埋込層4
bと素子分離領域8bとの間にpn接合を形成し
た。このとき素子分離を確実にするために、素子
分離領域8bは埋込層4bを貫いてシリコン基板
2に達するまで十分に深く形成した。このホウ素
拡散素子分離領域8bのホウ素濃度は〜1020cm-
3、抵抗は約6Ω/□であつた。
択的にヒ素又はアンチモンを熱拡散(約1200〜
1300℃)させて埋込層(N+b層)4bを形成し
た。埋込層4bは後で素子分離領域8bを形成す
る領域まで延在させ、深さ約3〜5μm、シート抵
抗約20Ω/□とした。それからN形エピタキシヤ
ル層6,6′を成長した。それは厚さ約2〜5μm、
抵抗約0.6〜0.9Ω・cmとした。それから、素子分
離拡散のため、開孔を有する酸化膜の上から全面
にホウ素・シリケートガラスを成長し、その中に
含まれているホウ素を拡散窓を通して熱拡散(約
1200℃)させて、N形エピタキシヤル層を分離す
る素子分離領域8bを形成すると共に、埋込層4
bと素子分離領域8bとの間にpn接合を形成し
た。このとき素子分離を確実にするために、素子
分離領域8bは埋込層4bを貫いてシリコン基板
2に達するまで十分に深く形成した。このホウ素
拡散素子分離領域8bのホウ素濃度は〜1020cm-
3、抵抗は約6Ω/□であつた。
その後、通常の手法に依つて、N+コンタクト
領域10を形成し、酸化膜12をパターニング
し、アルミニウム14,16を被着及びパターニ
ングした。
領域10を形成し、酸化膜12をパターニング
し、アルミニウム14,16を被着及びパターニ
ングした。
こうして作製した半導体装置の静電破壊耐力を
試験するために、充電したコンデンサー(約
200pF)の電圧を入出力端子14と大地電位に接
続された8aの間に瞬間的に印加した。その結
果、シヨツトキー・ダイオードが破壊された電圧
は約220Vであつた。一方、上記の例と同様にし
て、しかし埋込層4bを素子分離領域8bまで延
在させないで作成した、従来形の半導体装置で
は、静電破壊耐圧は約150Vであつた。
試験するために、充電したコンデンサー(約
200pF)の電圧を入出力端子14と大地電位に接
続された8aの間に瞬間的に印加した。その結
果、シヨツトキー・ダイオードが破壊された電圧
は約220Vであつた。一方、上記の例と同様にし
て、しかし埋込層4bを素子分離領域8bまで延
在させないで作成した、従来形の半導体装置で
は、静電破壊耐圧は約150Vであつた。
以上の実施例をTTL回路に適用した場合を回
路図で示すと、第3図の破線内が構成となり、入
力端子14に過大入力電圧が加わつてもD2でチ
ヤージが逃がされてシヨツトキーダイオードSD1
は保護される。
路図で示すと、第3図の破線内が構成となり、入
力端子14に過大入力電圧が加わつてもD2でチ
ヤージが逃がされてシヨツトキーダイオードSD1
は保護される。
(6) 発明の効果
以上の説明から明らかなように、本発明に依れ
ば、素子分離した入出力素子(回路)の下部に埋
込層を有する半導体装置における入出力素子(回
路)の静電破壊がより良く防止される。
ば、素子分離した入出力素子(回路)の下部に埋
込層を有する半導体装置における入出力素子(回
路)の静電破壊がより良く防止される。
第1図は従来の半導体装置の概略断面図、第2
図は本発明の半導体装置の概略断面図、第3図は
第2図の実施例をTTL回路に適用した場合を示
す回路図である。 4b……埋込層、6′……活性層、8b……素
子分離領域。
図は本発明の半導体装置の概略断面図、第3図は
第2図の実施例をTTL回路に適用した場合を示
す回路図である。 4b……埋込層、6′……活性層、8b……素
子分離領域。
Claims (1)
- 1 半導体基板2上に一導電形の半導体層を有
し、該半導体層の表面から該半導体基板2に達し
素子領域6′を単離する反対導電形の素子分離不
純物領域8bを有し、該素子領域6′と該半導体
基板2の間に一導電形の埋込層4bが形成され、
該埋込層の一部上方の該素子領域6′上に外部入
出力端子に接続された電極14が形成され、該電
極14と接触し該埋込層4bまで延在する高濃度
の一導電形不純物領域10を有し、該埋込層4b
の他の一部上方に該素子領域6′表面に接触して
シヨツトキーダイオードを形成するメタル電極1
6が形成され、該メタル電極16は内部回路と接
続され、かつ該埋込層4bが該素子分離不純物領
域8bまで延在してpn接合を形成しているが、
該素子分離不純物領域8bは該埋込層4bを貫い
てその下の該半導体基板2に達していることを特
徴とする半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57050079A JPS58168255A (ja) | 1982-03-30 | 1982-03-30 | 半導体装置 |
EP83400644A EP0090738B1 (en) | 1982-03-30 | 1983-03-29 | Semiconductor device |
DE8383400644T DE3380194D1 (en) | 1982-03-30 | 1983-03-29 | Semiconductor device |
US07/256,259 US4888623A (en) | 1982-03-30 | 1988-10-12 | Semiconductor device with PN junction isolation for TTL or ECL circuits |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57050079A JPS58168255A (ja) | 1982-03-30 | 1982-03-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58168255A JPS58168255A (ja) | 1983-10-04 |
JPH0441500B2 true JPH0441500B2 (ja) | 1992-07-08 |
Family
ID=12849000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57050079A Granted JPS58168255A (ja) | 1982-03-30 | 1982-03-30 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4888623A (ja) |
EP (1) | EP0090738B1 (ja) |
JP (1) | JPS58168255A (ja) |
DE (1) | DE3380194D1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5167855A (en) * | 1988-03-04 | 1992-12-01 | University Research Corporation | Ferroelectric liquid crystal compositions chiral haloalkoxy tail units |
US5051612A (en) * | 1989-02-10 | 1991-09-24 | Texas Instruments Incorporated | Prevention of parasitic mechanisms in junction isolated devices |
US5150187A (en) * | 1991-03-05 | 1992-09-22 | Vlsi Technology, Inc. | Input protection circuit for cmos devices |
FR2687009B1 (fr) * | 1992-01-31 | 1994-04-29 | Sgs Thomson Microelectronics | Composant de protection pour circuit automobile. |
US5708289A (en) * | 1996-02-29 | 1998-01-13 | Sgs-Thomson Microelectronics, Inc. | Pad protection diode structure |
KR19980065435A (ko) * | 1997-01-10 | 1998-10-15 | 김광호 | 서지보호 기능을 가지는 반도체장치 |
DE19737360C1 (de) * | 1997-08-27 | 1999-01-21 | Siemens Ag | Hochfrequenzdiode und Verfahren zu deren Herstellung |
DE19853743C2 (de) | 1998-11-21 | 2000-10-12 | Micronas Intermetall Gmbh | Halbleiter-Bauelement mit wenigstens einer Zenerdiode und wenigstens einer dazu parallel geschalteten Schottky-Diode sowie Verfahren zum Herstellen der Halbleiter-Bauelemente |
KR100689884B1 (ko) * | 2005-02-15 | 2007-03-09 | 삼성전자주식회사 | 쇼트키 다이오드를 이용한 노이즈 제거를 위한 반도체 소자및 그 제조방법 |
JP2010177317A (ja) * | 2009-01-28 | 2010-08-12 | Sanyo Electric Co Ltd | 半導体装置 |
CN101656272B (zh) * | 2009-07-22 | 2011-08-03 | 上海宏力半导体制造有限公司 | 一种肖特基二极管及其制备方法 |
US8816503B2 (en) | 2011-08-29 | 2014-08-26 | Infineon Technologies Austria Ag | Semiconductor device with buried electrode |
JP2013073992A (ja) * | 2011-09-27 | 2013-04-22 | Semiconductor Components Industries Llc | 半導体装置 |
US9257420B2 (en) * | 2014-02-04 | 2016-02-09 | Stmicroelectronics (Tours) Sas | Overvoltage protection device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5248064A (en) * | 1975-10-13 | 1977-04-16 | Mitsubishi Electric Corp | Breaker operating mechanism control valve |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3878551A (en) * | 1971-11-30 | 1975-04-15 | Texas Instruments Inc | Semiconductor integrated circuits having improved electrical isolation characteristics |
GB1558281A (en) * | 1975-07-31 | 1979-12-19 | Tokyo Shibaura Electric Co | Semiconductor device and logic circuit constituted by the semiconductor device |
US4079408A (en) * | 1975-12-31 | 1978-03-14 | International Business Machines Corporation | Semiconductor structure with annular collector/subcollector region |
US4110775A (en) * | 1976-08-23 | 1978-08-29 | Festa Thomas A | Schottky diode with voltage limiting guard band |
US4125855A (en) * | 1977-03-28 | 1978-11-14 | Bell Telephone Laboratories, Incorporated | Integrated semiconductor crosspoint arrangement |
US4233618A (en) * | 1978-07-31 | 1980-11-11 | Sprague Electric Company | Integrated circuit with power transistor |
US4214315A (en) * | 1979-03-16 | 1980-07-22 | International Business Machines Corporation | Method for fabricating vertical NPN and PNP structures and the resulting product |
JPS55145363A (en) * | 1979-04-27 | 1980-11-12 | Toshiba Corp | Semiconductor device |
JPS5829628B2 (ja) * | 1979-11-22 | 1983-06-23 | 富士通株式会社 | 半導体記憶装置 |
US4402003A (en) * | 1981-01-12 | 1983-08-30 | Supertex, Inc. | Composite MOS/bipolar power device |
US4405933A (en) * | 1981-02-04 | 1983-09-20 | Rca Corporation | Protective integrated circuit device utilizing back-to-back zener diodes |
US4426655A (en) * | 1981-08-14 | 1984-01-17 | International Business Machines Corporation | Memory cell resistor device |
JPS5878452A (ja) * | 1981-11-04 | 1983-05-12 | Toshiba Corp | 半導体装置の製造方法 |
JPS58121663A (ja) * | 1982-01-13 | 1983-07-20 | Nec Corp | 半導体集積回路装置 |
-
1982
- 1982-03-30 JP JP57050079A patent/JPS58168255A/ja active Granted
-
1983
- 1983-03-29 DE DE8383400644T patent/DE3380194D1/de not_active Expired
- 1983-03-29 EP EP83400644A patent/EP0090738B1/en not_active Expired
-
1988
- 1988-10-12 US US07/256,259 patent/US4888623A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5248064A (en) * | 1975-10-13 | 1977-04-16 | Mitsubishi Electric Corp | Breaker operating mechanism control valve |
Also Published As
Publication number | Publication date |
---|---|
EP0090738B1 (en) | 1989-07-12 |
DE3380194D1 (en) | 1989-08-17 |
EP0090738A2 (en) | 1983-10-05 |
US4888623A (en) | 1989-12-19 |
JPS58168255A (ja) | 1983-10-04 |
EP0090738A3 (en) | 1986-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3555374A (en) | Field effect semiconductor device having a protective diode | |
JPS6358380B2 (ja) | ||
US3999212A (en) | Field effect semiconductor device having a protective diode | |
JPH0441500B2 (ja) | ||
US4051506A (en) | Complementary semiconductor device | |
JPH03224263A (ja) | Cmos集積回路の静電放電保護構造 | |
US3441815A (en) | Semiconductor structures for integrated circuitry and method of making the same | |
US4829344A (en) | Electronic semiconductor device for protecting integrated circuits against electrostatic discharges | |
JP2686500B2 (ja) | 能動及び受動素子を絶縁ポケット内に含み、各素子とそれを含むポケットの間での破壊電圧よりも高い電圧において動作する集積構造 | |
JPH058582B2 (ja) | ||
JPS648469B2 (ja) | ||
US4829361A (en) | Semiconductor device | |
JP2802459B2 (ja) | フォト・トライアック | |
JPS6155775B2 (ja) | ||
JPH0441499B2 (ja) | ||
JPH079385Y2 (ja) | 半導体集積回路装置 | |
JPS6048906B2 (ja) | 集積回路装置用保護回路 | |
JPH0312782B2 (ja) | ||
JPS6244535Y2 (ja) | ||
JPH0132666B2 (ja) | ||
JPH0629466A (ja) | 半導体集積回路 | |
JPH01293661A (ja) | 半導体装置 | |
JPS60218878A (ja) | 半導体集積回路 | |
JPS6118344B2 (ja) | ||
JPS6080273A (ja) | 高耐圧半導体装置 |