JPS60218878A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS60218878A JPS60218878A JP7469684A JP7469684A JPS60218878A JP S60218878 A JPS60218878 A JP S60218878A JP 7469684 A JP7469684 A JP 7469684A JP 7469684 A JP7469684 A JP 7469684A JP S60218878 A JPS60218878 A JP S60218878A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- voltage
- integrated circuit
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 3
- 238000009792 diffusion process Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は基準電圧回路にツェナダイオードを有する半導
体集積回路に関する。
体集積回路に関する。
ツェナダイオードをモノリシック集積回路化するには、
従来第１図に併せて示されるような二つの方式が用いら
れていた。第１図において、ｐ形基板１の上に設けられ
たｎ形エピタキシャル層２の中に表面からの拡散によシ
ル形の分離領域３が形成されている０一つの方式はこの
分離領域３の中にｎ形の拡散領域４を形成し、領域３と
領域４との間の接合を利用してツェナダイオードを構成
する０従ってｐ領域３の上に接触するアルミニウム配線
５がアノード電極、ｎ＋領域４の上に接触する配線６が
カソード電極となる。他の方式はｎ層２の中にトランジ
スタ素子部のベース領域と同時に拡散で形成されるｐ影
領域７とその中にさらに拡散で形成される？領域８の間
の接合を利用するものである。この場合も同様に酸化膜
９の開口部においてアノード電極５．カソード電極６が
接触する。これらの上にパッシベーション膜としての窒
化膜１０が被覆している。これらの構造のツェナ電圧は
分離領域３あるいはｐ影領域７の不純物濃度によって決
まる。しかしこのような構造ではツェナ電圧を決定する
接合が表面に露出しているため、表面の状態によって影
響を受ける。特にパッシベーション膜に使用される窒化
膜が表面にあると、ツェナダイオードに電圧印加中にツ
ェナ電圧の変動が生ずるという欠点があった◇ 〔発明の目的〕 本発明は、このような表面の影響によるツェナ電圧の変
動の問題を解決した高信頼性半導体集積回路を提供する
ことを目的とする。
従来第１図に併せて示されるような二つの方式が用いら
れていた。第１図において、ｐ形基板１の上に設けられ
たｎ形エピタキシャル層２の中に表面からの拡散によシ
ル形の分離領域３が形成されている０一つの方式はこの
分離領域３の中にｎ形の拡散領域４を形成し、領域３と
領域４との間の接合を利用してツェナダイオードを構成
する０従ってｐ領域３の上に接触するアルミニウム配線
５がアノード電極、ｎ＋領域４の上に接触する配線６が
カソード電極となる。他の方式はｎ層２の中にトランジ
スタ素子部のベース領域と同時に拡散で形成されるｐ影
領域７とその中にさらに拡散で形成される？領域８の間
の接合を利用するものである。この場合も同様に酸化膜
９の開口部においてアノード電極５．カソード電極６が
接触する。これらの上にパッシベーション膜としての窒
化膜１０が被覆している。これらの構造のツェナ電圧は
分離領域３あるいはｐ影領域７の不純物濃度によって決
まる。しかしこのような構造ではツェナ電圧を決定する
接合が表面に露出しているため、表面の状態によって影
響を受ける。特にパッシベーション膜に使用される窒化
膜が表面にあると、ツェナダイオードに電圧印加中にツ
ェナ電圧の変動が生ずるという欠点があった◇ 〔発明の目的〕 本発明は、このような表面の影響によるツェナ電圧の変
動の問題を解決した高信頼性半導体集積回路を提供する
ことを目的とする。
本発明は、第一導電形の半導体基板上に積層さよシ高い
不純物濃度の第二導電形の埋込層、上層の表面から埋込
層の内部まで達する第一導電形の第二領域、第一領域の
表面に露出する上層よシ高い不純物濃度の第二導電形の
第三領域および第二、第三領域に表面においてそれぞれ
接触する配線導体から半導体集積回路中のツェナダイオ
ードを構成することによシ上記の目的を達成するもので
ある。
不純物濃度の第二導電形の埋込層、上層の表面から埋込
層の内部まで達する第一導電形の第二領域、第一領域の
表面に露出する上層よシ高い不純物濃度の第二導電形の
第三領域および第二、第三領域に表面においてそれぞれ
接触する配線導体から半導体集積回路中のツェナダイオ
ードを構成することによシ上記の目的を達成するもので
ある。
第２図は本発明の一実施例を示すもので、第１図と共通
の部分には同一の符号が付されている。
の部分には同一の符号が付されている。
ここではｐ形シリコン基板１の上にｎ形エピタキシャル
層２を形成する前にアンチモンを基板の所定の領域に拡
散しておく仁とによシ？埋込層１１が形成されている◇
この埋込層１１はトランジスタ素子部のコレクタ埋込層
と同時に形成することができる。次にこのエピタキシャ
ル層２０表面からの拡散によ少分離領域３を形成すると
同時に埋込層１１に達するようなｐ影領域１２を形成す
る。
層２を形成する前にアンチモンを基板の所定の領域に拡
散しておく仁とによシ？埋込層１１が形成されている◇
この埋込層１１はトランジスタ素子部のコレクタ埋込層
と同時に形成することができる。次にこのエピタキシャ
ル層２０表面からの拡散によ少分離領域３を形成すると
同時に埋込層１１に達するようなｐ影領域１２を形成す
る。
次いでトランジスタ素子部のペース領域形成と同時にｐ
領域１３を拡散する。このｐ領域１３はｐ領域１２の表
面の濃度をさらに高めて表面の影響を受け難くするため
のもので場合によっては設けなくてもよい。さらにトラ
ンジスタ素子部のエミッタ領域形成と同時に１領域１４
をｎ層２の表面から拡散する０このあと、ｐ領域１２お
よび？領域１４の表面にアルミニウム配線を接触させれ
ば、アノード電極５およびカソード電極６として役立つ
。この両電極間に電圧を印加すれば、ｐ領域１２とｎ＋
層１１の間の接合のツェナ電圧がｐ領域１２と高抵抗の
ｎ層２０間、あるいはｐ領域１３とｎ層２０間の降伏電
圧よシ低いためツェナダイオードとして働＜０シかもこ
の接合は内部に配置されているため表面の影響を受ける
ことがないので変動するおそれがない。
領域１３を拡散する。このｐ領域１３はｐ領域１２の表
面の濃度をさらに高めて表面の影響を受け難くするため
のもので場合によっては設けなくてもよい。さらにトラ
ンジスタ素子部のエミッタ領域形成と同時に１領域１４
をｎ層２の表面から拡散する０このあと、ｐ領域１２お
よび？領域１４の表面にアルミニウム配線を接触させれ
ば、アノード電極５およびカソード電極６として役立つ
。この両電極間に電圧を印加すれば、ｐ領域１２とｎ＋
層１１の間の接合のツェナ電圧がｐ領域１２と高抵抗の
ｎ層２０間、あるいはｐ領域１３とｎ層２０間の降伏電
圧よシ低いためツェナダイオードとして働＜０シかもこ
の接合は内部に配置されているため表面の影響を受ける
ことがないので変動するおそれがない。
この場合、ｎ＋埋込層１１、ｐ領域１２は集積回路の他
の部分の構成の際に形成されるのでツェナ電圧線おのず
から決まるが、集積回路内でこの電圧がそのまま用いら
れることはなく、通常分圧されて用いられるので支障は
ない〇 〔発明の効果〕 本発明は、半導体集積回路の基板とその上に設けられる
上層との間の埋込層と上層の表面からその埋込層内部ま
で達する領域との間に生ずるｐｎ接合をツェナダイオー
ドに利用するもので、接合が半導体基体の内部に存在す
るためツェナ電圧に対する表面の影響がなく、安定した
ツェナ電圧を適用できる信頼性高い集積回路を得ること
ができる。しかもこのツェナダイオードは、集積回路の
他の素子部の構成の工程中に同時に形成できるので付加
的な原価を必要とせず、本発明によシ得られる効果は極
めて大きい。
の部分の構成の際に形成されるのでツェナ電圧線おのず
から決まるが、集積回路内でこの電圧がそのまま用いら
れることはなく、通常分圧されて用いられるので支障は
ない〇 〔発明の効果〕 本発明は、半導体集積回路の基板とその上に設けられる
上層との間の埋込層と上層の表面からその埋込層内部ま
で達する領域との間に生ずるｐｎ接合をツェナダイオー
ドに利用するもので、接合が半導体基体の内部に存在す
るためツェナ電圧に対する表面の影響がなく、安定した
ツェナ電圧を適用できる信頼性高い集積回路を得ること
ができる。しかもこのツェナダイオードは、集積回路の
他の素子部の構成の工程中に同時に形成できるので付加
的な原価を必要とせず、本発明によシ得られる効果は極
めて大きい。
第１図は従来の半導体集積回路におけるツェナダイオー
ドの構造の二つの例を併せて示す断面図、第２図は本発
明の一実施例による半導体集積回路のツェナダイオード
部の断面図である。
ドの構造の二つの例を併せて示す断面図、第２図は本発
明の一実施例による半導体集積回路のツェナダイオード
部の断面図である。
Claims (1)
- １）第一導電形の半導体基板上に積層された第二導電形
の上層の第一導電形の層によシ分離された第一領域、第
一領域と基板との界面に介在する上層よル高い不純物濃
度の第二導電形の埋込層、上層の表面から埋込層の内部
まで達する第一導電形の第二領域、第一領域の表面に露
出する上層よシ高い不純物濃度の第二導電形の第三領域
および第二、第三領域に表面においてそれぞれ接触する
配線導体からなるツェナダイオードを有することを特徴
とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7469684A JPS60218878A (ja) | 1984-04-13 | 1984-04-13 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7469684A JPS60218878A (ja) | 1984-04-13 | 1984-04-13 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60218878A true JPS60218878A (ja) | 1985-11-01 |
Family
ID=13554646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7469684A Pending JPS60218878A (ja) | 1984-04-13 | 1984-04-13 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60218878A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02150072A (ja) * | 1988-11-30 | 1990-06-08 | Fuji Electric Co Ltd | 入力保護回路を有する半導体装置 |
| US5055888A (en) * | 1989-06-21 | 1991-10-08 | Texas Instrumenets Incorporated | Zener diodes in a linear semiconductor device |
-
1984
- 1984-04-13 JP JP7469684A patent/JPS60218878A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02150072A (ja) * | 1988-11-30 | 1990-06-08 | Fuji Electric Co Ltd | 入力保護回路を有する半導体装置 |
| US5055888A (en) * | 1989-06-21 | 1991-10-08 | Texas Instrumenets Incorporated | Zener diodes in a linear semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5183769A (en) | Vertical current flow semiconductor device utilizing wafer bonding | |
| US4024564A (en) | Semiconductor device having at least one PN junction and channel stopper surrounder by a protecture conducting layer | |
| US4051506A (en) | Complementary semiconductor device | |
| US4829344A (en) | Electronic semiconductor device for protecting integrated circuits against electrostatic discharges | |
| US4000507A (en) | Semiconductor device having two annular electrodes | |
| JPH0441500B2 (ja) | ||
| US3786318A (en) | Semiconductor device having channel preventing structure | |
| US6914270B2 (en) | IGBT with PN insulation and production method | |
| US4014718A (en) | Method of making integrated circuits free from the formation of a parasitic PNPN thyristor | |
| JPS60218878A (ja) | 半導体集積回路 | |
| US3676755A (en) | Semiconductor device and method of manufacturing said device | |
| JPS6359262B2 (ja) | ||
| JPS59198768A (ja) | ツエナ−ダイオ−ド | |
| JPS6394667A (ja) | 半導体集積回路 | |
| US4068255A (en) | Mesa-type high voltage switching integrated circuit | |
| JPS59158567A (ja) | 定電圧ダイオ−ドを含む半導体装置 | |
| JPH03155659A (ja) | 半導体装置 | |
| JPS6333306B2 (ja) | ||
| JPH09181335A (ja) | 半導体装置 | |
| JPH079385Y2 (ja) | 半導体集積回路装置 | |
| JPS634715B2 (ja) | ||
| JPH0629466A (ja) | 半導体集積回路 | |
| JPH08227941A (ja) | 複合半導体素子 | |
| KR0145118B1 (ko) | 다링톤 접속 반도체소자 및 그의 제조방법 | |
| JPH05175447A (ja) | 半導体記憶装置 |