JPS6333306B2 - - Google Patents
Info
- Publication number
- JPS6333306B2 JPS6333306B2 JP54012094A JP1209479A JPS6333306B2 JP S6333306 B2 JPS6333306 B2 JP S6333306B2 JP 54012094 A JP54012094 A JP 54012094A JP 1209479 A JP1209479 A JP 1209479A JP S6333306 B2 JPS6333306 B2 JP S6333306B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- diffusion layer
- semiconductor substrate
- type diffusion
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 description 27
- 239000000758 substrate Substances 0.000 description 19
- 230000015556 catabolic process Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 1
Landscapes
- Bipolar Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置、特に半導体集積回路に
適した定電圧ダイオードに関する。
適した定電圧ダイオードに関する。
第１図は従来の定電圧ダイオードの一例を示す
断面図である。１ａはＮ型半導体基板、２ａは
P+拡散層、３ａはN+型拡散層である。
断面図である。１ａはＮ型半導体基板、２ａは
P+拡散層、３ａはN+型拡散層である。
このような定電圧ダイオードにおいて、P+型
拡散層２ａの不純物濃度は半導体基板１ａの表面
で最も高いため降伏現象は半導体基板１ａの表面
のP+型拡散層２ａとN+型拡散層３ａの境界４で
起こる。降伏が表面で起こると半導体基板１ａと
半導体基板１ａ上の酸化膜との間の界面準位の影
響で雑音電圧が高く、温度ドリフトも大きいとい
う欠点がある。
拡散層２ａの不純物濃度は半導体基板１ａの表面
で最も高いため降伏現象は半導体基板１ａの表面
のP+型拡散層２ａとN+型拡散層３ａの境界４で
起こる。降伏が表面で起こると半導体基板１ａと
半導体基板１ａ上の酸化膜との間の界面準位の影
響で雑音電圧が高く、温度ドリフトも大きいとい
う欠点がある。
本発明の目的は、従来の定電圧ダイオードの持
つ上記欠点を一掃する優れた低雑音電圧特性、低
温度ドリフト特性を持つ定電圧ダイオードを提供
することである。
つ上記欠点を一掃する優れた低雑音電圧特性、低
温度ドリフト特性を持つ定電圧ダイオードを提供
することである。
次に図面を用いて本発明をより詳細に説明す
る。
る。
第２図は本発明の一実施例を示す断面図であ
る。１ｂはP+型半導体基板５ａはＮ型エピタキ
シヤル層、２ｂはＮ型エピタキシヤル層５ａの表
面から前記P+型半導体基板１ｂに達する如く拡
散形成されたＰ型拡散層、３ｂはＰ型拡散層２ｂ
の内部にP+型半導体基板１ｂに達する如く、Ｐ
型拡散層２ｂより浅く拡散形成されたN+型拡散
層である。
る。１ｂはP+型半導体基板５ａはＮ型エピタキ
シヤル層、２ｂはＮ型エピタキシヤル層５ａの表
面から前記P+型半導体基板１ｂに達する如く拡
散形成されたＰ型拡散層、３ｂはＰ型拡散層２ｂ
の内部にP+型半導体基板１ｂに達する如く、Ｐ
型拡散層２ｂより浅く拡散形成されたN+型拡散
層である。
このような定電圧ダイオードにおいては、P+
型半導体基板１ｂの不純物濃度をＰ型拡散層２ｂ
の不純物のピーク濃度より高く設定することによ
り降伏現象は表面ではなくバルク中の６ａで起こ
るので表面の影響を受けない為に優れた低雑音特
性、低温度ドリフト特性を得ることができる。
型半導体基板１ｂの不純物濃度をＰ型拡散層２ｂ
の不純物のピーク濃度より高く設定することによ
り降伏現象は表面ではなくバルク中の６ａで起こ
るので表面の影響を受けない為に優れた低雑音特
性、低温度ドリフト特性を得ることができる。
なお、第２図において、本発明を単体の定電圧
ダイオードとして使う場合にはＰ型拡散層２ｂは
ガードリングとして必要であり、集積回路中にて
使用する場合はＰ型拡散層２ｂを絶縁分離領域と
して必要とする。第２図に示す定電圧ダイオード
においてアノード電極はＰ型拡散層２ｂまたは
P+型半導体基板１ｂに非整流性接触を取つて得
られ、カソード電極はN+型拡散層３ｂに非整流
性接触をとつて得られる。
ダイオードとして使う場合にはＰ型拡散層２ｂは
ガードリングとして必要であり、集積回路中にて
使用する場合はＰ型拡散層２ｂを絶縁分離領域と
して必要とする。第２図に示す定電圧ダイオード
においてアノード電極はＰ型拡散層２ｂまたは
P+型半導体基板１ｂに非整流性接触を取つて得
られ、カソード電極はN+型拡散層３ｂに非整流
性接触をとつて得られる。
第３図は本発明の第２の実施例を示す断面図で
ある。１ｃは任意導電型の半導体基板、７はP+
型埋込層、５ｂはＮ型エピタキシヤル層、２ｃは
Ｐ型拡散層、３ｃはN+型拡散層である。第３図
において、P+型埋込層７の不純物濃度はＰ型拡
散層２ｃの不純物のピーク濃度より高いことが必
要である。
ある。１ｃは任意導電型の半導体基板、７はP+
型埋込層、５ｂはＮ型エピタキシヤル層、２ｃは
Ｐ型拡散層、３ｃはN+型拡散層である。第３図
において、P+型埋込層７の不純物濃度はＰ型拡
散層２ｃの不純物のピーク濃度より高いことが必
要である。
本実施例においても、定電圧ダイオード単体と
して使用するときはＰ型拡散層２ｃはガードリン
グとして必要であり、半導体基板１ｃはＰ型であ
ることが必要である。この場合アノード電極はＰ
型半導体基板１ｃに非整流性接触をとつて得る。
して使用するときはＰ型拡散層２ｃはガードリン
グとして必要であり、半導体基板１ｃはＰ型であ
ることが必要である。この場合アノード電極はＰ
型半導体基板１ｃに非整流性接触をとつて得る。
一方、集積回路中に用いる場合はＰ型拡散層２
ｃは絶縁分離領域として必要で、半導体基板１ｃ
がＰ型の場合には、アノード電極はＰ型拡散層２
ｃまたはＰ型半導体基板１ｃに非整流性接触をと
つて得る。半導体基板１ｃがＮ型の場合にはアノ
ード電極はＰ型拡散層２ｃに非整流性接触をとつ
て得る。
ｃは絶縁分離領域として必要で、半導体基板１ｃ
がＰ型の場合には、アノード電極はＰ型拡散層２
ｃまたはＰ型半導体基板１ｃに非整流性接触をと
つて得る。半導体基板１ｃがＮ型の場合にはアノ
ード電極はＰ型拡散層２ｃに非整流性接触をとつ
て得る。
なお、いずれの場合もカソード電極はN+型拡
散層２ｃに非整流性接触をとつて得る。
散層２ｃに非整流性接触をとつて得る。
なお、いずれの場合もカソード電極はN+型拡
散層３ｃに非整流性接触をとつて得る。
散層３ｃに非整流性接触をとつて得る。
以上の説明において導電型を互いに入れ換えて
もそのまま成立することは言うまでもない。
もそのまま成立することは言うまでもない。
第１図は従来の定電圧ダイオードの一例をしめ
す断面図である。第２図は本発明の第１の実施例
を示す断面図である。第３図は本発明第２の実施
例を示す断面図である。 １ａ……Ｎ型半導体基板、１ｂ……Ｐ型半導体
基板、１ｃ……任意導電型半導体基板、２ａ，２
ｂ，２ｃ……Ｐ型拡散層、３ａ，３ｂ，３ｃ……
N+型拡散領域、４……（従来の定電圧ダイオー
ドの）降伏の起こる場所、５ａ，５ｂ……Ｎ型エ
ピタキシヤル層、６ａ，６ｂ……（本発明による
定電圧ダイオードの）降伏の起こる場所、７……
P+型埋込層。
す断面図である。第２図は本発明の第１の実施例
を示す断面図である。第３図は本発明第２の実施
例を示す断面図である。 １ａ……Ｎ型半導体基板、１ｂ……Ｐ型半導体
基板、１ｃ……任意導電型半導体基板、２ａ，２
ｂ，２ｃ……Ｐ型拡散層、３ａ，３ｂ，３ｃ……
N+型拡散領域、４……（従来の定電圧ダイオー
ドの）降伏の起こる場所、５ａ，５ｂ……Ｎ型エ
ピタキシヤル層、６ａ，６ｂ……（本発明による
定電圧ダイオードの）降伏の起こる場所、７……
P+型埋込層。
Claims (1)
- １ 一導電型の半導体層上に形成された塑導電型
のエピタキシヤル層と、このエピタキシヤル層の
表面から前記半導体層に達するように形成された
前記一導電型の第１の領域と、この第１の領域の
内部にこの第１の領域の表面からこの第１の領域
よりは浅いが前記エピタキシヤル層よりは深く形
成された前記逆導電型の第２の領域とを有し、前
記半導体層の前記第１の領域と重なる部分の不純
物濃度は、前記第１の領域の不純物濃度のピーク
値よりも高いことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1209479A JPS55103773A (en) | 1979-02-05 | 1979-02-05 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1209479A JPS55103773A (en) | 1979-02-05 | 1979-02-05 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55103773A JPS55103773A (en) | 1980-08-08 |
| JPS6333306B2 true JPS6333306B2 (ja) | 1988-07-05 |
Family
ID=11795979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1209479A Granted JPS55103773A (en) | 1979-02-05 | 1979-02-05 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55103773A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63184359A (ja) * | 1987-01-27 | 1988-07-29 | Toshiba Corp | 半導体装置の入力保護回路 |
| US5986327A (en) * | 1989-11-15 | 1999-11-16 | Kabushiki Kaisha Toshiba | Bipolar type diode |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4829380A (ja) * | 1971-08-18 | 1973-04-18 |
-
1979
- 1979-02-05 JP JP1209479A patent/JPS55103773A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4829380A (ja) * | 1971-08-18 | 1973-04-18 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55103773A (en) | 1980-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4024564A (en) | Semiconductor device having at least one PN junction and channel stopper surrounder by a protecture conducting layer | |
| GB1002734A (en) | Coupling transistor | |
| US3488564A (en) | Planar epitaxial resistors | |
| US4000507A (en) | Semiconductor device having two annular electrodes | |
| KR100221440B1 (ko) | 용량성 소자를 갖는 반도체 장치 | |
| GB875674A (en) | Improvements in or relating to semiconductive devices | |
| US3584266A (en) | Depletion layer capacitor in particular for monolithic integrated circuits | |
| GB1505103A (en) | Semiconductor device having complementary transistors and method of manufacturing same | |
| JP3221673B2 (ja) | 高耐圧半導体装置 | |
| JPS6333306B2 (ja) | ||
| EP0216380B1 (en) | Semiconductor device with a field plate electrode structure | |
| US3544861A (en) | Stabilized semiconductor device | |
| JPH05243509A (ja) | 半導体装置 | |
| JP2817285B2 (ja) | 電界効果型トランジスタ | |
| US3684933A (en) | Semiconductor device showing at least three successive zones of alternate opposite conductivity type | |
| JPH1022395A (ja) | 半導体装置 | |
| JP2002299465A (ja) | 半導体装置 | |
| JPS604591B2 (ja) | 半導体集積回路装置 | |
| JPH0213829B2 (ja) | ||
| US3504243A (en) | Low saturation voltage transistor with symmetrical structure | |
| JPS59158567A (ja) | 定電圧ダイオ−ドを含む半導体装置 | |
| JPS60218878A (ja) | 半導体集積回路 | |
| JPH10190011A (ja) | 高耐圧ダイオード | |
| JPH0669510A (ja) | 高耐圧半導体装置 | |
| JP2003031583A (ja) | バイポーラトランジスタ |