JPH1022395A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1022395A JPH1022395A JP16910696A JP16910696A JPH1022395A JP H1022395 A JPH1022395 A JP H1022395A JP 16910696 A JP16910696 A JP 16910696A JP 16910696 A JP16910696 A JP 16910696A JP H1022395 A JPH1022395 A JP H1022395A
- Authority
- JP
- Japan
- Prior art keywords
- region
- zener
- base
- emitter
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 安定したツェナ耐圧を有するツェナダイオ−
ド内蔵トランジスタを提供する。 【解決手段】 一導電型半導体基板１１のコレクタ領域
１２の表面に形成した他導電型ベース領域１３と，この
ベース領域１３内の表面に形成した一導電型エミッタ領
域１６と、各領域の表面に形成した絶縁膜２１のベース
領域１３とエミッタ領域１６にコンタクト用の窓をあけ
て形成したベース電極１８とエミッタ電極１７とを具備
する半導体装置において、ベース領域１３に形成した表
面から底部に抜けた貫通領域１４にコレクタ領域１２よ
り高濃度の一導電型不純物のツェナ領域１５を設け、少
なくともツェナ領域１５上にベース領域１８とツェナ領
域１５間の耐圧でツェナ領域１５表面が反転しない厚さ
の絶縁膜２１を設け、ベース電極１８またはエミッタ電
極１７でツェナ領域１５上の絶縁膜２１を介して被覆し
た半導体装置。
ド内蔵トランジスタを提供する。 【解決手段】 一導電型半導体基板１１のコレクタ領域
１２の表面に形成した他導電型ベース領域１３と，この
ベース領域１３内の表面に形成した一導電型エミッタ領
域１６と、各領域の表面に形成した絶縁膜２１のベース
領域１３とエミッタ領域１６にコンタクト用の窓をあけ
て形成したベース電極１８とエミッタ電極１７とを具備
する半導体装置において、ベース領域１３に形成した表
面から底部に抜けた貫通領域１４にコレクタ領域１２よ
り高濃度の一導電型不純物のツェナ領域１５を設け、少
なくともツェナ領域１５上にベース領域１８とツェナ領
域１５間の耐圧でツェナ領域１５表面が反転しない厚さ
の絶縁膜２１を設け、ベース電極１８またはエミッタ電
極１７でツェナ領域１５上の絶縁膜２１を介して被覆し
た半導体装置。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特にサージ破壊を防止するツェナダイオードを内蔵した
トランジスタに関する。
特にサージ破壊を防止するツェナダイオードを内蔵した
トランジスタに関する。
【０００２】
【従来の技術】従来のツェナダイオードを内蔵した半導
体装置は、図６に示し、１はシリコンからなるＮ＋型半
導体基板、２はＮ−型コレクタ領域、３はＰ型ベース領
域、４はＮ＋型コレクタ表面領域、５はＮ＋型エミッタ
領域、６はエミッタ電極、７はベース電極、８は酸化膜
である。ここでＰ型ベース領域３をアノード、Ｎ＋型コ
レクタ表面領域４をカソードとしてコレクタ領域２、ベ
ース領域３間でツェナダイオードと、Ｎ＋型エミッタ領
域５、Ｐ型ベース領域３、Ｎ−型コレクタ領域２により
ＮＰＮトランジスタとを構成している。
体装置は、図６に示し、１はシリコンからなるＮ＋型半
導体基板、２はＮ−型コレクタ領域、３はＰ型ベース領
域、４はＮ＋型コレクタ表面領域、５はＮ＋型エミッタ
領域、６はエミッタ電極、７はベース電極、８は酸化膜
である。ここでＰ型ベース領域３をアノード、Ｎ＋型コ
レクタ表面領域４をカソードとしてコレクタ領域２、ベ
ース領域３間でツェナダイオードと、Ｎ＋型エミッタ領
域５、Ｐ型ベース領域３、Ｎ−型コレクタ領域２により
ＮＰＮトランジスタとを構成している。
【０００３】
【発明が解決しようとする課題】上記の半導体装置では
コレクタ領域２に正、ベース電極７に負の電圧が印加さ
れることにより、高濃度コレクタ表面領域４の表面で酸
化膜８中の可動イオンや外装樹脂中の可動イオンの影響
により生じる空乏層が高濃度コレクタ表面領域を横方向
に広がりツェナダイオードのブレークダウン電圧（ツェ
ナ耐圧）が変動する問題があった。また、可動イオンの
影響を減らすために、ベース電極で高濃度コレクタ表面
領域上の酸化膜を覆う場合、ベース電極と高濃度コレク
タ表面領域外へのはみ出し長さとの対応関係により耐圧
が安定しないといった問題があった。
コレクタ領域２に正、ベース電極７に負の電圧が印加さ
れることにより、高濃度コレクタ表面領域４の表面で酸
化膜８中の可動イオンや外装樹脂中の可動イオンの影響
により生じる空乏層が高濃度コレクタ表面領域を横方向
に広がりツェナダイオードのブレークダウン電圧（ツェ
ナ耐圧）が変動する問題があった。また、可動イオンの
影響を減らすために、ベース電極で高濃度コレクタ表面
領域上の酸化膜を覆う場合、ベース電極と高濃度コレク
タ表面領域外へのはみ出し長さとの対応関係により耐圧
が安定しないといった問題があった。
【０００４】
【課題を解決するための手段】本発明は上記課題を解決
するために提案されたもので、一導電型半導体基板のコ
レクタ領域の表面に形成した他導電型ベース領域と，こ
のベース領域内の表面に形成した一導電型エミッタ領域
と、各領域の表面に形成した絶縁膜のベース領域とエミ
ッタ領域にコンタクト用の窓をあけて形成したベース電
極とエミッタ電極とを具備する半導体装置において、ベ
ース領域に形成した表面から底部に抜けた貫通領域にコ
レクタ領域より高濃度の一導電型不純物のツェナ領域を
設け、少なくともツェナ領域上にベース領域とツェナ領
域間の耐圧でツェナ領域表面が反転しない厚さの絶縁膜
を設け、ベース電極またはエミッタ電極でツェナ領域上
の絶縁膜を介して被覆した半導体装置を提供する。この
ように、ツェナダイオードの一導電型のツェナ領域が他
導電型のベース領域に囲まれることでガードリング効果
を有するとともに、ツェナ領域の表面部分の絶縁膜の厚
さを所望のツェナ耐圧以下でツェナ領域に反転層が形成
しない厚さ以上とし、かつ、この絶縁膜をベース電極ま
たはエミッタ電極で被覆することにより安定したツェナ
耐圧を得ることができる。
するために提案されたもので、一導電型半導体基板のコ
レクタ領域の表面に形成した他導電型ベース領域と，こ
のベース領域内の表面に形成した一導電型エミッタ領域
と、各領域の表面に形成した絶縁膜のベース領域とエミ
ッタ領域にコンタクト用の窓をあけて形成したベース電
極とエミッタ電極とを具備する半導体装置において、ベ
ース領域に形成した表面から底部に抜けた貫通領域にコ
レクタ領域より高濃度の一導電型不純物のツェナ領域を
設け、少なくともツェナ領域上にベース領域とツェナ領
域間の耐圧でツェナ領域表面が反転しない厚さの絶縁膜
を設け、ベース電極またはエミッタ電極でツェナ領域上
の絶縁膜を介して被覆した半導体装置を提供する。この
ように、ツェナダイオードの一導電型のツェナ領域が他
導電型のベース領域に囲まれることでガードリング効果
を有するとともに、ツェナ領域の表面部分の絶縁膜の厚
さを所望のツェナ耐圧以下でツェナ領域に反転層が形成
しない厚さ以上とし、かつ、この絶縁膜をベース電極ま
たはエミッタ電極で被覆することにより安定したツェナ
耐圧を得ることができる。
【０００５】上記構成に加えて、貫通領域をベース領域
とコレクタ領域との表面の境界近傍に沿って、かつエミ
ッタ領域を囲んで形成した半導体装置を提供する。この
ように、貫通領域をリング状に形成し、そこにツェナ領
域を形成したので、ツェナ領域の外側のベース領域はガ
ードリングとなり、このガードリングの効果で耐圧は高
くなる。したがって、ツェナ耐圧を安定して得ることが
できる。
とコレクタ領域との表面の境界近傍に沿って、かつエミ
ッタ領域を囲んで形成した半導体装置を提供する。この
ように、貫通領域をリング状に形成し、そこにツェナ領
域を形成したので、ツェナ領域の外側のベース領域はガ
ードリングとなり、このガードリングの効果で耐圧は高
くなる。したがって、ツェナ耐圧を安定して得ることが
できる。
【０００６】上記構成に加えて、貫通領域をベース領域
とコレクタ領域との表面の境界に沿う方向を分断するよ
うに複数に分割して形成した半導体装置を提供する。こ
のように、貫通領域を分割してリング状に形成し、そこ
にツェナ領域を形成したので、ツェナ領域は同じ拡散の
ベース領域で囲まれ、ツェナ耐圧を安定して得ることが
できる。
とコレクタ領域との表面の境界に沿う方向を分断するよ
うに複数に分割して形成した半導体装置を提供する。こ
のように、貫通領域を分割してリング状に形成し、そこ
にツェナ領域を形成したので、ツェナ領域は同じ拡散の
ベース領域で囲まれ、ツェナ耐圧を安定して得ることが
できる。
【０００７】また、一導電型半導体基板のコレクタ領域
表面に形成した他導電型ベース領域と、このベース領域
内の表面に形成した一導電型エミッタ領域と、各領域の
表面に形成した絶縁膜のベース領域とエミッタ領域にコ
ンタクト用の窓をあけて形成したベース電極とエミッタ
電極とを具備する半導体装置において、ベース領域にベ
ース領域とコレクタ領域との境界に沿って、かつエミッ
タ領域を囲んで表面から底部に抜けた他導電型不純物を
拡散しない貫通領域を形成し、この貫通領域に半導体基
板より高濃度の一導電型不純物のツェナ領域を形成し、
絶縁膜を少なくともツェナ領域上にはベース領域とツェ
ナ領域間の耐圧でツェナ領域表面が反転しない厚さに形
成し、ツェナ領域の内側のベース領域と外側のベース領
域をツェナ領域上の絶縁膜を介してベース電極で電気的
に接続した半導体装置を提供する。このように、ツェナ
領域の表面部分の絶縁膜の厚さを所望のツェナ耐圧以下
でツェナ領域に反転層が形成しない厚さ以上とし、ツェ
ナ領域の外側ベース領域と内側ベース領域とをツェナ領
域上の絶縁膜を介してベース電極で電気的に接続したの
で、ツェナ領域が同じ電位のベース領域で囲まれツェナ
耐圧を安定して得ることができる。
表面に形成した他導電型ベース領域と、このベース領域
内の表面に形成した一導電型エミッタ領域と、各領域の
表面に形成した絶縁膜のベース領域とエミッタ領域にコ
ンタクト用の窓をあけて形成したベース電極とエミッタ
電極とを具備する半導体装置において、ベース領域にベ
ース領域とコレクタ領域との境界に沿って、かつエミッ
タ領域を囲んで表面から底部に抜けた他導電型不純物を
拡散しない貫通領域を形成し、この貫通領域に半導体基
板より高濃度の一導電型不純物のツェナ領域を形成し、
絶縁膜を少なくともツェナ領域上にはベース領域とツェ
ナ領域間の耐圧でツェナ領域表面が反転しない厚さに形
成し、ツェナ領域の内側のベース領域と外側のベース領
域をツェナ領域上の絶縁膜を介してベース電極で電気的
に接続した半導体装置を提供する。このように、ツェナ
領域の表面部分の絶縁膜の厚さを所望のツェナ耐圧以下
でツェナ領域に反転層が形成しない厚さ以上とし、ツェ
ナ領域の外側ベース領域と内側ベース領域とをツェナ領
域上の絶縁膜を介してベース電極で電気的に接続したの
で、ツェナ領域が同じ電位のベース領域で囲まれツェナ
耐圧を安定して得ることができる。
【０００８】また、ツェナ領域をベース領域より浅く形
成した半導体装置を提供する。この場合、通常ベース領
域下面と貫通領域のコーナの境界で最も早くブレークダ
ウンするが、この領域のコレクタ領域の濃度が低いた
め、ブレークダウンはツェナ領域でおこりツェナ耐圧を
安定して得ることができる。
成した半導体装置を提供する。この場合、通常ベース領
域下面と貫通領域のコーナの境界で最も早くブレークダ
ウンするが、この領域のコレクタ領域の濃度が低いた
め、ブレークダウンはツェナ領域でおこりツェナ耐圧を
安定して得ることができる。
【０００９】また、絶縁膜をシリコン酸化膜とその上の
リンガラス層で形成した半導体装置を提供する。このよ
うに、リンガラス層を酸化膜上に形成したことにより、
可動イオンをトラップする効果が強いので、ツェナ耐圧
を安定して得ることができる。
リンガラス層で形成した半導体装置を提供する。このよ
うに、リンガラス層を酸化膜上に形成したことにより、
可動イオンをトラップする効果が強いので、ツェナ耐圧
を安定して得ることができる。
【００１０】また、貫通領域の幅を貫通領域を囲むベー
ス領域から延びる空乏層より広くした半導体装置を提供
する。このように、貫通領域の幅を貫通領域を囲むベー
ス領域から延びる空乏層より広くしたので、両側の空乏
層同志が重なることがなくなる。あるいは、リング状ツ
ェナ領域の内側の空乏層が電気的に分離されたリング状
ツェナ領域の外側のベース領域にぶつかることがなくな
る。その結果、ツェナ領域でブレークダウンし、ツェナ
耐圧を安定して得ることができる。
ス領域から延びる空乏層より広くした半導体装置を提供
する。このように、貫通領域の幅を貫通領域を囲むベー
ス領域から延びる空乏層より広くしたので、両側の空乏
層同志が重なることがなくなる。あるいは、リング状ツ
ェナ領域の内側の空乏層が電気的に分離されたリング状
ツェナ領域の外側のベース領域にぶつかることがなくな
る。その結果、ツェナ領域でブレークダウンし、ツェナ
耐圧を安定して得ることができる。
【００１１】
［発明の実施の形態１］本発明の第１の実施の形態につ
いて図１の半導体装置の側断面図、図２の図１のＡ−Ａ
での断面図を用いて説明する。
いて図１の半導体装置の側断面図、図２の図１のＡ−Ａ
での断面図を用いて説明する。
【００１２】１１はシリコンからなる一導電型即ちＮ＋
型半導体基板、１２はＮ−型コレクタ領域、１３は他導
電型即ちＰ型ベース領域、１４は貫通領域、１５はＮ型
ツェナ領域、１６はＮ＋型エミッタ領域、１７はエミッ
タ電極、１８はベース電極、１９はシリコン酸化膜、２
０はリンガラス層、２１は絶縁膜で、シリコン酸化膜１
９とその上に形成したリンガラス層２０とを合わせたも
のである。
型半導体基板、１２はＮ−型コレクタ領域、１３は他導
電型即ちＰ型ベース領域、１４は貫通領域、１５はＮ型
ツェナ領域、１６はＮ＋型エミッタ領域、１７はエミッ
タ電極、１８はベース電極、１９はシリコン酸化膜、２
０はリンガラス層、２１は絶縁膜で、シリコン酸化膜１
９とその上に形成したリンガラス層２０とを合わせたも
のである。
【００１３】この半導体装置の構造を製造方法を交えて
説明する。Ｎ＋型半導体基板１１の主面にエピタキシャ
ル成長により、Ｎ−型コレクタ領域１２を形成する。コ
レクタ領域１２の表面にフォトリソグラフィを用いてボ
ロンをイオン注入した後に、熱拡散で角が丸い４角形の
Ｐ型ベース領域１３を形成する。また、ベース領域１３
は角が丸くなくてもよい。また、円形でも楕円形でもよ
い。このとき、ベース領域１３にベース領域１３とコレ
クタ領域１２との表面の境界の近傍に沿ってベース領域
１３の表面から底面にかけて、ボロンが拡散されない貫
通領域１４を形成する。貫通領域１４は平面形状が角が
丸く細長い矩形に分割し、４箇所形成する。貫通領域１
４の分割は４箇所に限るものではなく何個に分割しても
よい。また、貫通領域１４は角が丸くなくてもよい。ま
た、円形や楕円形でもよい。ただし、分割したツェナ領
域１５が同じ耐圧になるように分割する必要がある。つ
づいて、フォトリソグラフィを用いてこの貫通領域１４
にリンをイオン注入した後に、熱拡散でベース領域１３
と同じか浅く、コレクタ領域１２より濃度の濃いＮ型ツ
ェナ領域１５を形成する。したがって、ツェナ領域１５
の下にはＮ−型の貫通領域１４が残る。
説明する。Ｎ＋型半導体基板１１の主面にエピタキシャ
ル成長により、Ｎ−型コレクタ領域１２を形成する。コ
レクタ領域１２の表面にフォトリソグラフィを用いてボ
ロンをイオン注入した後に、熱拡散で角が丸い４角形の
Ｐ型ベース領域１３を形成する。また、ベース領域１３
は角が丸くなくてもよい。また、円形でも楕円形でもよ
い。このとき、ベース領域１３にベース領域１３とコレ
クタ領域１２との表面の境界の近傍に沿ってベース領域
１３の表面から底面にかけて、ボロンが拡散されない貫
通領域１４を形成する。貫通領域１４は平面形状が角が
丸く細長い矩形に分割し、４箇所形成する。貫通領域１
４の分割は４箇所に限るものではなく何個に分割しても
よい。また、貫通領域１４は角が丸くなくてもよい。ま
た、円形や楕円形でもよい。ただし、分割したツェナ領
域１５が同じ耐圧になるように分割する必要がある。つ
づいて、フォトリソグラフィを用いてこの貫通領域１４
にリンをイオン注入した後に、熱拡散でベース領域１３
と同じか浅く、コレクタ領域１２より濃度の濃いＮ型ツ
ェナ領域１５を形成する。したがって、ツェナ領域１５
の下にはＮ−型の貫通領域１４が残る。
【００１４】つづいて、熱酸化により表面全面にシリコ
ン酸化膜１９を形成する。ＣＶＤにより形成してもよ
い。また、酸化膜に限らず窒化膜でもよい。つづいて、
フォトリソグラフィを用いて、ツェナ領域１５より内側
の内側ベース領域１３ａの一部の表面にリン拡散をして
エミッタ領域１６を形成する。ツェナ領域１５が内側ベ
ース領域１３ａを介してエミッタ領域１６を囲んだ形状
になる。このとき、シリコン酸化膜１９上にリンガラス
層２０が形成される。さらに、必要に応じてリンガラス
層２０をＣＶＤで積層して厚くしてもよい。
ン酸化膜１９を形成する。ＣＶＤにより形成してもよ
い。また、酸化膜に限らず窒化膜でもよい。つづいて、
フォトリソグラフィを用いて、ツェナ領域１５より内側
の内側ベース領域１３ａの一部の表面にリン拡散をして
エミッタ領域１６を形成する。ツェナ領域１５が内側ベ
ース領域１３ａを介してエミッタ領域１６を囲んだ形状
になる。このとき、シリコン酸化膜１９上にリンガラス
層２０が形成される。さらに、必要に応じてリンガラス
層２０をＣＶＤで積層して厚くしてもよい。
【００１５】つづいて、フォトリソグラフィとアルミ蒸
着を用いてベース領域１３とエミッタ領域１６のコンタ
クト領域にベース電極１８とエミッタ電極１７を形成す
る。このとき、ツェナ領域１５上を絶縁膜２１を介して
ベース電極１８で覆い、ツェナ領域１５の内側ベース領
域１３ａとツェナ領域１５の外側の外側ベース領域１３
ｂをベース電極１８で電気的に接続する。また、分割さ
れたツェナ領域１５間で内側ベース領域１３ａと外側ベ
ース領域１３ｂは電気的に接続されているので、外側ベ
ース領域１３ｂをベ−ス電極１８で必ずしも接続する必
要はない。したがって、外側ベース領域１３ｂ上も絶縁
膜２１を介してベース電極１８で覆ってもよい。いづれ
の場合も、ベース電極１８を外側ベース領域１３ｂを越
えてコレクタ領域１２の絶縁膜２１上まで形成してもよ
い。また、トランジスタを動作させるときは、エミッタ
領域１６とベ−ス領域１３の電位差はＶEBだけなので、
ベース電極１８同様にエミッタ電極１７で、ツェナ領域
１５上を絶縁膜２１を介して覆ってもよいし、外側ベー
ス領域１３ｂを越えてコレクタ領域１２の絶縁膜２１上
まで覆ってもよい。
着を用いてベース領域１３とエミッタ領域１６のコンタ
クト領域にベース電極１８とエミッタ電極１７を形成す
る。このとき、ツェナ領域１５上を絶縁膜２１を介して
ベース電極１８で覆い、ツェナ領域１５の内側ベース領
域１３ａとツェナ領域１５の外側の外側ベース領域１３
ｂをベース電極１８で電気的に接続する。また、分割さ
れたツェナ領域１５間で内側ベース領域１３ａと外側ベ
ース領域１３ｂは電気的に接続されているので、外側ベ
ース領域１３ｂをベ−ス電極１８で必ずしも接続する必
要はない。したがって、外側ベース領域１３ｂ上も絶縁
膜２１を介してベース電極１８で覆ってもよい。いづれ
の場合も、ベース電極１８を外側ベース領域１３ｂを越
えてコレクタ領域１２の絶縁膜２１上まで形成してもよ
い。また、トランジスタを動作させるときは、エミッタ
領域１６とベ−ス領域１３の電位差はＶEBだけなので、
ベース電極１８同様にエミッタ電極１７で、ツェナ領域
１５上を絶縁膜２１を介して覆ってもよいし、外側ベー
ス領域１３ｂを越えてコレクタ領域１２の絶縁膜２１上
まで覆ってもよい。
【００１６】上記構造でエミッタ領域１６、ベース領域
１３、コレクタ領域１２がエミッタ、ベース、コレクタ
としてＮＰＮトランジスタを構成し、ツェナ領域１５、
ベース領域１３をカソード、アノードとしてコレクタ、
ベース間にツェナダイオードを構成する。
１３、コレクタ領域１２がエミッタ、ベース、コレクタ
としてＮＰＮトランジスタを構成し、ツェナ領域１５、
ベース領域１３をカソード、アノードとしてコレクタ、
ベース間にツェナダイオードを構成する。
【００１７】この構造において、絶縁膜２１の厚さを所
望の電圧即ちツェナ領域１５でブレークダウンする電圧
で、絶縁膜２１の下のツェナ領域１５の表面に反転層を
形成しない厚さ以上にする。
望の電圧即ちツェナ領域１５でブレークダウンする電圧
で、絶縁膜２１の下のツェナ領域１５の表面に反転層を
形成しない厚さ以上にする。
【００１８】このときの絶縁膜２１の厚さは概ね次式の
通りになる。これは一般にＭＯＳ構造の理論式より ｔox＝（Ｖz −Ｖfb−φs （inv ））（εox・εo ）／
（ｑ・Ｎd ・Ｌd ） ここで、ｔox ：絶縁膜の厚さ Ｖz ：ベース領域１３とツェナ領域１５間の耐圧（ツ
ェナ耐圧） Ｖfb ：フラットバンド電圧 φs （inv ）：反転時の表面ポテンシャル εox ：絶縁膜の比誘電率 εo ：真空の誘電率 ｑ ：電荷 Ｎd ：ツェナ領域のドナーの濃度 Ｌd ：縦方向の空乏層の幅 で導かれ所望のツェナ耐圧により、絶縁膜の厚さを必要
な厚さに設定すれば良い。例えば、ベース領域１３とツ
ェナ領域１５間の所望の耐圧を１００Ｖとすると、絶縁
膜の厚さは１．５μｍ以上が必要となる。
通りになる。これは一般にＭＯＳ構造の理論式より ｔox＝（Ｖz −Ｖfb−φs （inv ））（εox・εo ）／
（ｑ・Ｎd ・Ｌd ） ここで、ｔox ：絶縁膜の厚さ Ｖz ：ベース領域１３とツェナ領域１５間の耐圧（ツ
ェナ耐圧） Ｖfb ：フラットバンド電圧 φs （inv ）：反転時の表面ポテンシャル εox ：絶縁膜の比誘電率 εo ：真空の誘電率 ｑ ：電荷 Ｎd ：ツェナ領域のドナーの濃度 Ｌd ：縦方向の空乏層の幅 で導かれ所望のツェナ耐圧により、絶縁膜の厚さを必要
な厚さに設定すれば良い。例えば、ベース領域１３とツ
ェナ領域１５間の所望の耐圧を１００Ｖとすると、絶縁
膜の厚さは１．５μｍ以上が必要となる。
【００１９】シリコン酸化膜１９の上にリンガラス層２
０を形成した場合に可動イオンをトラップして、可動イ
オンの影響を防ぐ効果が強いので、ツェナ耐圧を安定し
て得ることができる。このとき、リンガラス層２０の厚
さをシリコン酸化膜１９の厚さ以上にするとより好まし
い。
０を形成した場合に可動イオンをトラップして、可動イ
オンの影響を防ぐ効果が強いので、ツェナ耐圧を安定し
て得ることができる。このとき、リンガラス層２０の厚
さをシリコン酸化膜１９の厚さ以上にするとより好まし
い。
【００２０】この半導体装置の構造の特徴とその特徴が
特性等に与える効果を述べる。ツェナ領域１５の深さは
ベース領域１３の深さと同じか浅くする。ツェナ領域１
５の深さをベース領域１３より深くすると、コレクタ領
域１２とエミッタ領域１６間の耐圧が低くなり、Ｌ負荷
耐量が低下するためである。また、ツェナ領域１５の幅
は外側ベース領域１３ｂと内周ベース領域１３ａから延
びる空乏層同志が互いに重なり合わない様な幅に設計す
る。空乏層の延びは不純物濃度が低い程大きい。したが
って、ツェナ領域１５を拡散で形成しているので、ツェ
ナ領域１５内の下方程不純物濃度が低くなる。したがっ
て、空乏層が重なり合うのは貫通領域１４の下端から始
まる。空乏層同志が互いに重なり合うと、その領域より
上のツェナ領域１５ではブレークダウンは起こらず、ベ
ース領域１３底面と貫通領域１４のコーナの境界で起こ
る。この領域でブレークダウンするとサージ破壊がおこ
りやすい。また、空乏層同志が重なりあわないように十
分広くしすぎると半導体装置のペレットサイズが大きく
なる。
特性等に与える効果を述べる。ツェナ領域１５の深さは
ベース領域１３の深さと同じか浅くする。ツェナ領域１
５の深さをベース領域１３より深くすると、コレクタ領
域１２とエミッタ領域１６間の耐圧が低くなり、Ｌ負荷
耐量が低下するためである。また、ツェナ領域１５の幅
は外側ベース領域１３ｂと内周ベース領域１３ａから延
びる空乏層同志が互いに重なり合わない様な幅に設計す
る。空乏層の延びは不純物濃度が低い程大きい。したが
って、ツェナ領域１５を拡散で形成しているので、ツェ
ナ領域１５内の下方程不純物濃度が低くなる。したがっ
て、空乏層が重なり合うのは貫通領域１４の下端から始
まる。空乏層同志が互いに重なり合うと、その領域より
上のツェナ領域１５ではブレークダウンは起こらず、ベ
ース領域１３底面と貫通領域１４のコーナの境界で起こ
る。この領域でブレークダウンするとサージ破壊がおこ
りやすい。また、空乏層同志が重なりあわないように十
分広くしすぎると半導体装置のペレットサイズが大きく
なる。
【００２１】ベース電極１８は外側ベース領域１３ｂの
外周とコレクタ領域１２の境界を越えた絶縁膜２１上ま
で形成してもよい。このとき、外側ベース領域１３ｂの
外側のコレクタ領域１２の絶縁膜２１の下に空乏層が延
びて、コレクタ領域１２上に延在したベース電極１８の
長さのバラツキにより耐圧が不安定になっても、このと
きの最も低い耐圧よりツェナ領域１５の耐圧が低くなる
ように、ツェナ領域１５の不純物濃度をしておけばよ
い。
外周とコレクタ領域１２の境界を越えた絶縁膜２１上ま
で形成してもよい。このとき、外側ベース領域１３ｂの
外側のコレクタ領域１２の絶縁膜２１の下に空乏層が延
びて、コレクタ領域１２上に延在したベース電極１８の
長さのバラツキにより耐圧が不安定になっても、このと
きの最も低い耐圧よりツェナ領域１５の耐圧が低くなる
ように、ツェナ領域１５の不純物濃度をしておけばよ
い。
【００２２】さらに、ツェナ領域１５と絶縁膜２１とベ
ース電極１８はいわゆるＭＯＳ構造となっており、コレ
クタ、ベース間に逆電圧が印加された場合に絶縁膜２１
が薄いと所望のツェナ耐圧に達する前にツェナ領域１５
の表面が反転する。このため、ツェナ耐圧を決定するツ
ェナ領域１５の空乏層がツェナ領域１５のＮ型不純物の
濃度に係わらず延びなくなり、その他の領域で最も耐圧
の低い領域でブレークダウンする。その結果、ツェナ耐
圧が高くなり所望のツェナ耐圧が得ることができない。
しかし、所望のツェナ耐圧値以下ではツェナ領域１５の
表面が反転しないように絶縁膜２１の厚さを形成するこ
とにより、絶縁膜２１の下のツェナ領域１５のＮ型不純
物の濃度で決まる空乏層でブレークダウンするので、ツ
ェナ耐圧をコントロールすることができる。その結果安
定したツェナ耐圧が得られる。この反転層が発生する場
合と発生しない場合の、耐圧とツェナ領域１５の不純物
濃度関係を図３に示す。
ース電極１８はいわゆるＭＯＳ構造となっており、コレ
クタ、ベース間に逆電圧が印加された場合に絶縁膜２１
が薄いと所望のツェナ耐圧に達する前にツェナ領域１５
の表面が反転する。このため、ツェナ耐圧を決定するツ
ェナ領域１５の空乏層がツェナ領域１５のＮ型不純物の
濃度に係わらず延びなくなり、その他の領域で最も耐圧
の低い領域でブレークダウンする。その結果、ツェナ耐
圧が高くなり所望のツェナ耐圧が得ることができない。
しかし、所望のツェナ耐圧値以下ではツェナ領域１５の
表面が反転しないように絶縁膜２１の厚さを形成するこ
とにより、絶縁膜２１の下のツェナ領域１５のＮ型不純
物の濃度で決まる空乏層でブレークダウンするので、ツ
ェナ耐圧をコントロールすることができる。その結果安
定したツェナ耐圧が得られる。この反転層が発生する場
合と発生しない場合の、耐圧とツェナ領域１５の不純物
濃度関係を図３に示す。
【００２３】図に示すように、絶縁膜２１の薄い構造で
はツェナ領域の不純物濃度の変化に対する耐圧の変化が
大きいので、耐圧の高い領域での耐圧のコントロールが
困難であった。一方、本発明の絶縁膜の厚い構造では耐
圧の高い領域でも、ツェナ領域１５の不純物濃度の変化
に対する耐圧の変化は緩やかであり、耐圧のコントロー
ルが容易にできる。以上によりコレクターベース間に逆
電圧が印加された場合ツェナ耐圧の変動が生じにくく、
かつ安定した耐圧のトタンジスタを得ることができる。
はツェナ領域の不純物濃度の変化に対する耐圧の変化が
大きいので、耐圧の高い領域での耐圧のコントロールが
困難であった。一方、本発明の絶縁膜の厚い構造では耐
圧の高い領域でも、ツェナ領域１５の不純物濃度の変化
に対する耐圧の変化は緩やかであり、耐圧のコントロー
ルが容易にできる。以上によりコレクターベース間に逆
電圧が印加された場合ツェナ耐圧の変動が生じにくく、
かつ安定した耐圧のトタンジスタを得ることができる。
【００２４】ここでは一導電型をＮ型とし他導電型をＰ
型として、ＮＰＮトランジスタについて説明したが、一
導電型をＰ型とし他導電型をＮ型として、ＰＮＰトラン
ジスタにも適用できる。
型として、ＮＰＮトランジスタについて説明したが、一
導電型をＰ型とし他導電型をＮ型として、ＰＮＰトラン
ジスタにも適用できる。
【００２５】［発明の実施の形態２］本発明の第２の実
施の形態について図４の半導体装置の側断面図、図５の
図４のＡ−Ａでの断面図を用いて説明する。
施の形態について図４の半導体装置の側断面図、図５の
図４のＡ−Ａでの断面図を用いて説明する。
【００２６】３１はシリコンからなる一導電型即ちＮ＋
型半導体基板、３２はＮ−型コレクタ領域、３３は他導
電型即ちＰ型ベース領域、３４は貫通領域、３５はＮ型
ツェナ領域、３６はＮ＋型エミッタ領域、３７はエミッ
タ電極、３８はベース電極、３９はシリコン酸化膜、４
０はリンガラス層、４１は絶縁膜で、シリコン酸化膜３
９とその上に形成したリンガラス層４０とを合わせたも
のである。
型半導体基板、３２はＮ−型コレクタ領域、３３は他導
電型即ちＰ型ベース領域、３４は貫通領域、３５はＮ型
ツェナ領域、３６はＮ＋型エミッタ領域、３７はエミッ
タ電極、３８はベース電極、３９はシリコン酸化膜、４
０はリンガラス層、４１は絶縁膜で、シリコン酸化膜３
９とその上に形成したリンガラス層４０とを合わせたも
のである。
【００２７】この半導体装置の構造を製造方法を交えて
説明する。Ｎ＋型半導体基板３１の主面にエピタキシャ
ル成長により、Ｎ−型コレクタ領域３２を形成する。コ
レクタ領域３２の表面にフォトリソグラフィを用いてボ
ロンをイオン注入した後に、熱拡散で角が丸い４角形の
Ｐ型ベース領域３３を形成する。このとき、ベース領域
３３にベース領域３３とコレクタ領域３２との境界近傍
に沿ってベース領域３３の表面から底面にかけて、角が
丸く、かつ同じ幅のリング状のボロンが拡散されない貫
通領域３４を形成する。ベース領域３３も貫通領域３４
も角が丸くなくてもよい。また、円形でも楕円形でもよ
い。つづいて、フォトリソグラフィを用いてこの貫通領
域３４にリンをイオン注入した後に、熱拡散でベース領
域３３より浅く、コレクタ領域３２より濃度の濃いＮ型
ツェナ領域３５を形成する。したがって、ツェナ領域３
５の下にはＮ−型の貫通領域３４が残る。
説明する。Ｎ＋型半導体基板３１の主面にエピタキシャ
ル成長により、Ｎ−型コレクタ領域３２を形成する。コ
レクタ領域３２の表面にフォトリソグラフィを用いてボ
ロンをイオン注入した後に、熱拡散で角が丸い４角形の
Ｐ型ベース領域３３を形成する。このとき、ベース領域
３３にベース領域３３とコレクタ領域３２との境界近傍
に沿ってベース領域３３の表面から底面にかけて、角が
丸く、かつ同じ幅のリング状のボロンが拡散されない貫
通領域３４を形成する。ベース領域３３も貫通領域３４
も角が丸くなくてもよい。また、円形でも楕円形でもよ
い。つづいて、フォトリソグラフィを用いてこの貫通領
域３４にリンをイオン注入した後に、熱拡散でベース領
域３３より浅く、コレクタ領域３２より濃度の濃いＮ型
ツェナ領域３５を形成する。したがって、ツェナ領域３
５の下にはＮ−型の貫通領域３４が残る。
【００２８】つづいて、熱酸化により表面全面にシリコ
ン酸化膜３９を形成する。ＣＶＤにより形成してもよ
い。また、窒化膜でもよい。つづいて、フォトリソグラ
フィを用いて、ツェナ領域３５より内側ベース領域３３
ａの表面にリン拡散してエミッタ領域３６を形成する。
ツェナ領域３５が内側ベース領域３３ａを介してエミッ
タ領域を囲んだ形状になる。このとき、シリコン酸化膜
３９上にリンガラス層４０が形成される。さらに、必要
に応じてリンガラス層４０をＣＶＤで積層して厚くして
もよい。
ン酸化膜３９を形成する。ＣＶＤにより形成してもよ
い。また、窒化膜でもよい。つづいて、フォトリソグラ
フィを用いて、ツェナ領域３５より内側ベース領域３３
ａの表面にリン拡散してエミッタ領域３６を形成する。
ツェナ領域３５が内側ベース領域３３ａを介してエミッ
タ領域を囲んだ形状になる。このとき、シリコン酸化膜
３９上にリンガラス層４０が形成される。さらに、必要
に応じてリンガラス層４０をＣＶＤで積層して厚くして
もよい。
【００２９】つづいて、フォトリソグラフィとアルミ蒸
着を用いてベース領域３３とエミッタ領域３６のコンタ
クト領域にベース電極３８とエミッタ電極３７を形成す
る。このとき、ツェナ領域３５上を絶縁膜４１を介して
ベース電極３８で覆い、内側ベース領域３３ａとツェナ
領域３５の外側の外側ベース領域３３ｂをベース電極３
８で電気的に接続する。また、外側ベース領域３３ｂを
ベース電極３８で電気的に接続せず外側ベース領域３３
ｂの上も絶縁膜４１を介してベース電極３８で覆っても
よい。いずれの場合も、ベース電極３８を外側ベース領
域３３ｂを越えてコレクタ領域３２の絶縁膜４１上に形
成してもよい。また、トランジスタを動作させるとき
は、エミッタ領域３６とベ−ス領域３３の電位差はＶBE
であるので、エミッタ電極３７でツェナ領域３５上を絶
縁膜４１を介してもよい。さらに、コレクタ領域３２上
の絶縁膜４１上まで覆ってもよい。
着を用いてベース領域３３とエミッタ領域３６のコンタ
クト領域にベース電極３８とエミッタ電極３７を形成す
る。このとき、ツェナ領域３５上を絶縁膜４１を介して
ベース電極３８で覆い、内側ベース領域３３ａとツェナ
領域３５の外側の外側ベース領域３３ｂをベース電極３
８で電気的に接続する。また、外側ベース領域３３ｂを
ベース電極３８で電気的に接続せず外側ベース領域３３
ｂの上も絶縁膜４１を介してベース電極３８で覆っても
よい。いずれの場合も、ベース電極３８を外側ベース領
域３３ｂを越えてコレクタ領域３２の絶縁膜４１上に形
成してもよい。また、トランジスタを動作させるとき
は、エミッタ領域３６とベ−ス領域３３の電位差はＶBE
であるので、エミッタ電極３７でツェナ領域３５上を絶
縁膜４１を介してもよい。さらに、コレクタ領域３２上
の絶縁膜４１上まで覆ってもよい。
【００３０】上記構造でエミッタ領域３６、ベース領域
３３、コレクタ領域３２がエミッタ、ベース、コレクタ
としてＮＰＮトランジスタを構成し、ツェナ領域３５、
ベース領域３３をカソード、アノードとしてコレクタ、
ベース間にツェナダイオードを構成する。
３３、コレクタ領域３２がエミッタ、ベース、コレクタ
としてＮＰＮトランジスタを構成し、ツェナ領域３５、
ベース領域３３をカソード、アノードとしてコレクタ、
ベース間にツェナダイオードを構成する。
【００３１】この構造において、絶縁膜４１の厚さを所
望の耐圧以下で、絶縁膜４１の下のツェナ領域３５の表
面に反転層が形成しない厚さ以上にする。このときの絶
縁膜４１の厚さおよび構成は実施の形態１で示した通り
になる。
望の耐圧以下で、絶縁膜４１の下のツェナ領域３５の表
面に反転層が形成しない厚さ以上にする。このときの絶
縁膜４１の厚さおよび構成は実施の形態１で示した通り
になる。
【００３２】この半導体装置の構造の特徴とその特徴が
特性等に与える効果を発明の実施の形態１と異なる事項
についてのみ述べる。ベース電極３８で外側ベース領域
３３ｂと内側ベース領域を電気的に接続しないときは、
接続したときのツェナ領域３５の幅の略１／２にするこ
とができる。これは外側ベース領域３３とツェナ領域３
５間では空乏層ができないためである。
特性等に与える効果を発明の実施の形態１と異なる事項
についてのみ述べる。ベース電極３８で外側ベース領域
３３ｂと内側ベース領域を電気的に接続しないときは、
接続したときのツェナ領域３５の幅の略１／２にするこ
とができる。これは外側ベース領域３３とツェナ領域３
５間では空乏層ができないためである。
【００３３】ここでは一導電型をＮ型とし他導電型をＰ
型として、ＮＰＮトランジスタについて説明したが、一
導電型をＰ型とし他導電型をＮ型として、ＰＮＰトラン
ジスタにも適用できる。
型として、ＮＰＮトランジスタについて説明したが、一
導電型をＰ型とし他導電型をＮ型として、ＰＮＰトラン
ジスタにも適用できる。
【００３４】
【発明の効果】本発明はツェナーダイオードの不純物領
域がベース領域に囲まれ、表面部分をツェナー電圧以下
では反転しない厚さを有する絶縁膜を介してベース電極
で覆っているため、酸化膜や外装樹脂中の可動イオンの
影響を受けにくく、ツェナダイオードの不純物領域の不
純物濃度で容易にコントロールできる安定したツェナ耐
圧のトランジスタを得ることができる。
域がベース領域に囲まれ、表面部分をツェナー電圧以下
では反転しない厚さを有する絶縁膜を介してベース電極
で覆っているため、酸化膜や外装樹脂中の可動イオンの
影響を受けにくく、ツェナダイオードの不純物領域の不
純物濃度で容易にコントロールできる安定したツェナ耐
圧のトランジスタを得ることができる。
【００３５】また、シリコン酸化膜の上にリンガラス層
を形成したので、可動イオンのトラップが確実になさ
れ、安定したツェナ耐圧のトランジスタを得ることがで
きる。
を形成したので、可動イオンのトラップが確実になさ
れ、安定したツェナ耐圧のトランジスタを得ることがで
きる。
【図１】 本発明の第１の実施の形態の半導体装置の側
断面図
断面図
【図２】 図１のＡ−Ａ部断面図
【図３】 耐圧とツェナ領域の不純物濃度との関係
【図４】 本発明の第２の実施の形態の半導体装置の側
断面図
断面図
【図５】 図３のＡ−Ａ部断面図
【図６】 従来の半導体装置の側断面図
１１、３１ 半導体基板 １２、３２ コレクタ領域 １３、３３ ベース領域 １４、３４ 貫通領域 １５、３５ ツェナ領域 １６、３６ エミッタ領域 １７、３７ エミッタ電極 １８、３８ ベース電極 １９、３９ シリコン酸化膜 ２０、４０ リンガラス層 ２１、４１ 絶縁膜
Claims (7)
- 【請求項１】一導電型半導体基板のコレクタ領域の表面
に形成した他導電型ベース領域と，このベース領域内の
表面に形成した一導電型エミッタ領域と、前記各領域の
表面に形成した絶縁膜の前記ベース領域と前記エミッタ
領域にコンタクト用の窓をあけて形成したベース電極と
エミッタ電極とを具備する半導体装置において、 前記ベース領域に形成した表面から底部に抜けた貫通領
域に前記コレクタ領域より高濃度の一導電型不純物のツ
ェナ領域を設け、少なくとも前記ツェナ領域上に前記ベ
ース領域と前記ツェナ領域間の耐圧で前記ツェナ領域表
面が反転しない厚さの絶縁膜を設け、前記ベース電極ま
たは前記エミッタ電極で前記ツェナ領域上の前記絶縁膜
を介して被覆したことを特徴とする半導体装置。 - 【請求項２】前記貫通領域を前記ベース領域と前記コレ
クタ領域との表面の境界近傍に沿って、かつ前記エミッ
タ領域を囲んで形成したことを特徴とする請求項１記載
の半導体装置。 - 【請求項３】前記貫通領域を前記境界に沿う方向を分断
するように複数に分割して形成したことを特徴とする請
求項２記載の半導体装置。 - 【請求項４】一導電型半導体基板のコレクタ領域の表面
に形成した他導電型ベース領域と、このベース領域内の
表面に形成した一導電型エミッタ領域と、前記各領域の
表面に形成した絶縁膜の前記ベース領域と前記エミッタ
領域にコンタクト用の窓をあけて形成したベース電極と
エミッタ電極とを具備する半導体装置において、 前記ベース領域に前記ベース領域と前記コレクタ領域と
の境界に沿って、かつ前記エミッタ領域を囲んで表面か
ら底部に抜けた他導電型不純物を拡散しない貫通領域を
形成し、この貫通領域に前記半導体基板より高濃度の一
導電型不純物のツェナ領域を形成し、前記絶縁膜を少な
くとも前記ツェナ領域上には前記ベース領域と前記ツェ
ナ領域間の耐圧で前記ツェナ領域表面が反転しない厚さ
に形成し、前記ツェナ領域の内側のベース領域と外側の
ベース領域を前記ツェナ領域上の前記絶縁膜を介して前
記ベース電極で電気的に接続したことを特徴とする半導
体装置。 - 【請求項５】前記ツェナ領域を前記ベース領域より浅く
形成したことを特徴とする請求項１、請求項２、請求項
３または請求項４記載の半導体装置。 - 【請求項６】前記絶縁膜をシリコン酸化膜とその上のリ
ンガラス層で形成したことを特徴とする請求項１、請求
項２、請求項３、請求項４または請求項５記載の半導体
装置。 - 【請求項７】前記貫通領域の幅を前記貫通領域を囲む前
記ベース領域から延びる空乏層より広くしたことを特徴
とする請求項１、請求項２、請求項３、請求項４、請求
項５または請求項６記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16910696A JP3180672B2 (ja) | 1996-06-28 | 1996-06-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16910696A JP3180672B2 (ja) | 1996-06-28 | 1996-06-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1022395A true JPH1022395A (ja) | 1998-01-23 |
| JP3180672B2 JP3180672B2 (ja) | 2001-06-25 |
Family
ID=15880422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16910696A Expired - Fee Related JP3180672B2 (ja) | 1996-06-28 | 1996-06-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3180672B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196662A (ja) * | 2005-01-13 | 2006-07-27 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
| JP2006196661A (ja) * | 2005-01-13 | 2006-07-27 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
| JP2008205148A (ja) * | 2007-02-20 | 2008-09-04 | New Japan Radio Co Ltd | 縦型ｐｎｐバイポーラトランジスタ用静電破壊保護素子 |
| JP4500892B1 (ja) * | 2010-02-17 | 2010-07-14 | 株式会社三社電機製作所 | Ｐｉｎダイオード |
| JP4500891B1 (ja) * | 2010-02-16 | 2010-07-14 | 株式会社三社電機製作所 | Ｐｉｎダイオード |
-
1996
- 1996-06-28 JP JP16910696A patent/JP3180672B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196662A (ja) * | 2005-01-13 | 2006-07-27 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
| JP2006196661A (ja) * | 2005-01-13 | 2006-07-27 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
| JP2008205148A (ja) * | 2007-02-20 | 2008-09-04 | New Japan Radio Co Ltd | 縦型ｐｎｐバイポーラトランジスタ用静電破壊保護素子 |
| JP4500891B1 (ja) * | 2010-02-16 | 2010-07-14 | 株式会社三社電機製作所 | Ｐｉｎダイオード |
| WO2011101956A1 (ja) * | 2010-02-16 | 2011-08-25 | 株式会社三社電機製作所 | Ｐｉｎダイオード |
| JP2011171363A (ja) * | 2010-02-16 | 2011-09-01 | Sansha Electric Mfg Co Ltd | Ｐｉｎダイオード |
| CN102714226A (zh) * | 2010-02-16 | 2012-10-03 | 株式会社三社电机制作所 | Pin二极管 |
| US8564105B2 (en) | 2010-02-16 | 2013-10-22 | Sansha Electric Manufacturing Co., Ltd. | Pin diode |
| JP4500892B1 (ja) * | 2010-02-17 | 2010-07-14 | 株式会社三社電機製作所 | Ｐｉｎダイオード |
| WO2011101958A1 (ja) * | 2010-02-17 | 2011-08-25 | 株式会社三社電機製作所 | Ｐｉｎダイオード |
| JP2011171401A (ja) * | 2010-02-17 | 2011-09-01 | Sansha Electric Mfg Co Ltd | Ｐｉｎダイオード |
| US8860189B2 (en) | 2010-02-17 | 2014-10-14 | Sansha Electric Manufacturing Co., Ltd. | PIN diode |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3180672B2 (ja) | 2001-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6677622B2 (en) | Semiconductor device having insulated gate bipolar transistor with dielectric isolation structure | |
| US5489799A (en) | Integrated edge structure for high voltage semiconductor devices and related manufacturing processs | |
| US6570229B1 (en) | Semiconductor device | |
| US8093652B2 (en) | Breakdown voltage for power devices | |
| JP2002261297A (ja) | 低濃度にドープされたドレインを有するラテラルｍｏｓ電界効果トランジスタ及びその製造方法 | |
| US6476458B2 (en) | Semiconductor device capable of enhancing a withstand voltage at a peripheral region around an element in comparison with a withstand voltage at the element | |
| EP0233202B1 (en) | Fabricating a semiconductor device with buried oxide | |
| KR100584969B1 (ko) | 반도체 소자 및 반도체 소자 제조 방법 | |
| US6538294B1 (en) | Trenched semiconductor device with high breakdown voltage | |
| JP3180672B2 (ja) | 半導体装置 | |
| US6060763A (en) | Semiconductor device and method for producing same | |
| JP2808871B2 (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| US6451645B1 (en) | Method for manufacturing semiconductor device with power semiconductor element and diode | |
| US5557125A (en) | Dielectrically isolated semiconductor devices having improved characteristics | |
| KR100263790B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH09260648A (ja) | 半導体装置及びその製造方法 | |
| EP0766318A1 (en) | Semiconductor device having planar type high withstand voltage vertical devices, and production method thereof | |
| JPH09283646A (ja) | 半導体集積回路 | |
| US6285059B1 (en) | Structure for laterally diffused metal-oxide semiconductor | |
| JPH10190011A (ja) | 高耐圧ダイオード | |
| JP3150420B2 (ja) | バイポーラ集積回路とその製造方法 | |
| JP3257225B2 (ja) | プレーナ型半導体素子およびその製造方法 | |
| JPH03104284A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH06163909A (ja) | 縦型電界効果トランジスタ | |
| JPH11251585A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080420 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20090420 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100420 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20120420 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20130420 |
|
| LAPS | Cancellation because of no payment of annual fees |