JP2006196662A - 半導体装置とその製造方法 - Google Patents

Abstract

【課題】 ツェナーダイオードを内蔵して且つ、ｈ_FEの高電流域に於けるリニアリティが良くて高電流域の飽和電圧ロスが少なく、安全動作領域が広く、高速なスイッチング動作が行えるトランジスタとその製造方法を提供する。
【解決手段】 高濃度Ｎ型半導体基板１の上に高濃度Ｎ型半導体のカソード層５と高濃度Ｐ型半導体のアノード層６とＰ型半導体のベース層３と高濃度Ｎ型半導体のエミッタ層４とを含む低濃度Ｎ型エピタキシャル層２を形成し且つ、高濃度Ｎ型半導体のエミッタ層４を中心として、該エミッタ層４とＰ型半導体のベース層３と高濃度Ｐ型半導体のアノード層６と高濃度Ｎ型半導体のカソード層５とを同心状に形成する事でＰ型半導体のベース層３の周囲をツェナーダイオードである高濃度Ｐ型半導体のアノード層６と高濃度Ｎ型半導体のカソード層５が囲んで形成される事になる。
【選択図】 図１

Description

本発明はツェナーダイオードを内蔵するバイポーラトランジスタに関する。

従来のツェナーダイオードを内蔵するトランジスタとしては、高濃度Ｎ型半導体基板の上に低濃度Ｎ型エピタキシャル層が形成され、該低濃度Ｎ型エピタキシャル層の表面から層内にかけ延在する高濃度Ｐ型半導体のベース層が選択的に形成され、該ベース層の表面から層内にかけて延在する高濃度Ｎ型半導体のエミッタ層が形成され、高濃度Ｐ型半導体のベース層から離間して且つ低濃度Ｎ型エピタキシャル層の表面から層内にかけて延在する高濃度Ｎ型半導体のカソード層が選択的に形成され、該カソード層の一部と高濃度Ｐ型半導体のベース層の一部とに架け且つ低濃度Ｎ型エピタキシャル層の表面から層内にかけて延在する高濃度Ｐ型半導体のアノード層が形成された各々半導体層の構成を成すものがあった（例えば、特許文献１参照）。

図３、４は、前記特許文献１に記載された従来のツェナーダイオードを内蔵するトランジスタを示すものである。図３、４において、１０１は高濃度Ｎ型半導体基板、１０２は低濃度Ｎ型エピタキシャル層、１０３はＰ型半導体のベース層、１０４は高濃度Ｎ型半導体のエミッタ層、１０５は高濃度Ｎ型半導体のカソード層、１０６は高濃度Ｐ型半導体のアノード層、１０７はＳｉＯ₂層、１０８はベース電極、１０９はエミッタ電極、１１０はコレクタ電極、１００はＰ型トランジスタ、１１１はコレクタ、１１２はエミッタ、１１３はベース、１１４はツェナーダイオードを各々しめしている。

図３は、従来のツェナーダイオードを内蔵するトランジスタの断面構造を示すものである。これによれば、高濃度Ｎ型半導体基板１０１と低濃度Ｎ型エピタキシャル層１０２とがトランジスタのコレクタに相当し、Ｐ型半導体のベース層１０３がトランジスタのベースに相当し、高濃度Ｎ型半導体のエミッタ層１０４がトランジスタのエミッタに相当し、高濃度Ｎ型半導体のカソード層１０５がツェナーダイオードのカソードに相当し、高濃度Ｐ型半導体のアノード層１０６は高濃度Ｎ型半導体のカソード層１０５とＰ型半導体のベース層１０３との間を橋渡しして形成されたトランジスタのベースとツェナーダイオードのアノードとを兼ねるものであった。

図４は、上述の図３に示した従来のツェナーダイオードを内蔵するトランジスタを回路図に示したものである。これによれば、トランジスタ１００のコレクタ１１１とベース１１３との間にカソードをコレクタ１１１側に向けてツェナーダイオード１１４が繋がれた状態である。

かかる構成によれば、エミッタ１１２を接地し、コレクタ１１１を正電位とした場合、コレクタ１１１に掛ける正電位を大きくしていくと、始めはツェナーダイオード１１４とトランジスタ１００共に遮断状態で接地方向への電流は流れないが、ツェナーダイオード１１４の降伏電位に達した時点でツェナーダイオード１１４が降伏状態と成ってトランジスタ１００のコレクタ１１１からベース１１３へツェナー電流が供給されてその電流はトランジスタ１００のベース１１３からエミッタ１１２へベース−エミッタ間電流として接地方向へ流れる。更にコレクタ１１１の電位を上げて行くとトランジスタ１００のベース１１３へ供給されるツェナー電流が増加すると共にトランジスタ１００のベース１１３からエミッタ１１２へ流れるベース−エミッタ間電流がターンオン電流に達してトランジスタ１００のコレクタ１１１とエミッタ１１２との遮断が絶たれてコレクタ１１１からエミッタ１１２を経て接地方向へ大電流のコレクタ電流が流れる。

かかる作用によって、コレクタ１１１が一定の電位に達した際に接地方向へ電流を流してコレクタ１１１に掛る電位をそれ以上に上がる事を阻止する効果があり、そのツェナーダイオードを内蔵するトランジスタを機器の回路に接続して過電圧から機器を保護する事などに利用されていた。
特開平６−２０４５０５号公報

しかしながら、前記従来の構成ではツェナーダイオード１１４に相当する高濃度Ｎ型半導体のカソード層１０５と高濃度Ｐ型半導体のアノード層１０６が、Ｐ型半導体のベース層１０３と低濃度Ｎ型エピタキシャル層１０２との一部界面に挿入形成された構造である為、エミッタ１１２がグランドに繋がれ、コレクタ１１１に正電位が印加されてツェナーダイオード１１４が降伏電位に達した際のベース１１３へ流れるベース電流は、高濃度Ｎ型半導体のカソード層１０５と高濃度Ｐ型半導体のアノード層１０６を経てＰ型半導体のベース層１０３へと流れるが、高濃度Ｐ型半導体のアノード層１０６がＰ型半導体のベース層１０３の一部分としか接続されていないので該Ｐ型半導体のベース層１０３への電流分布として均一に成らず電流集中が起こる。

その結果、トランジスタとして重要な特性であるｈ_FEの高電流域に於けるリニアリティ、高電流域の飽和電圧ロス低減、安全動作領域の拡大やスイッチング動作の高速性等に対して制限を課せているという課題を有していた。

本発明は、前記従来の課題を解決するもので、ツェナーダイオードを内蔵して且つ、ｈ_FEの高電流域に於けるリニアリティが良くて高電流域の飽和電圧ロスが少なく、安全動作領域が広く、高速なスイッチング動作が行えるトランジスタとその製造方法を提供することを目的とする。

前記従来の課題を解決するために、本発明のツェナーダイオードを内蔵するトランジスタは、高濃度第一導電型半導体基板の第一主面上に、第二導電型のベース層と高濃度第一導電型半導体のエミッタ層と高濃度第二導電型半導体のアノード層と高濃度第一導電型半導体のカソード層とを含む低濃度第一導電型半導体層が形成された半導体基板であって、低濃度第一導電型半導体層の表面から層内に延在した第二導電型半導体のベース層が選択的に形成され、該ベース層の表面から層内に延在した高濃度第一導電型半導体のエミッタ層が選択的に形成され、該エミッタ層から離間した第二導電型半導体のベース層外縁の内側から外側にかける表面から層内に環状で第二導電型半導体のベース層よりも浅く延在した高濃度第二導電型半導体のアノード層が選択的に形成され、該アノード層外周縁の内側から外側にかける表面から層内に環状で高濃度第二導電型半導体のアノード層よりも浅く延在した高濃度第一導電型半導体のカソード層が選択的に形成され、且つ、高濃度第一導電型半導体のエミッタ層を中心として該エミッタ層と第二導電型半導体のベース層と高濃度第二導電型半導体のアノード層と高濃度第一導電型半導体のカソード層とが同心に形成され、半導体基板の第一主面である低濃度第一導電型半導体層と高濃度第一導電型半導体のカソード層と高濃度第二導電型半導体のアノード層と第二導電型半導体のベース層と高濃度第一導電型半導体のエミッタ層とを含む表面を高濃度第一導電型半導体のエミッタ層と第二導電型半導体のベース層との境界を残した内側に窓開けされた絶縁皮膜が覆って形成され、高濃度第一導電型半導体のエミッタ層の表面から絶縁皮膜の表面周辺へ延在したエミッタ電極が形成され、高濃度第一導電型半導体基板の第二主面にコレクタ電極が形成され、通電時の電流分布が均一な事を特徴とする。

かかる構成によれば、高濃度第一導電型半導体のカソード層と高濃度第二導電型半導体のアノード層とが環状に形成されて第二導電型半導体のベース層に取り巻いて接続され、該ベース層の中心に高濃度第一導電型半導体のエミッタ層が形成されているので通電時の電流分布に偏りや集中が発生せず、ツェナーダイオードを内蔵して且つ、ｈ_FEの高電流域に於けるリニアリティが良くて高電流域の飽和電圧ロスが少なく、安全動作領域が広く、高速なスイッチング動作が行えるトランジスタとする事ができる。

以上のように、本発明のツェナーダイオードを内蔵するトランジスタによれば、大電流域のロスが無く高信頼且つ高速なものとすることができる。

以下、本発明の実施の形態について、図面を参照しながら説明する。ここで、一例として以下の説明では第一導電型半導体をＮ型半導体とし、第二導電型半導体をＰ型半導体としているが、これを入れ替えて実施する事も可能である。その場合、電圧電流の方向が入れ替わる事と成る。

図１、２は、本発明の実施の形態におけるツェナーダイオードを内蔵するトランジスタを示すもので、図１は断面と絶縁皮膜と電極構造を除去した半導体基板の上面とを示しており、図２は製造過程に沿ったフローを断面で示している。

図１、２において、１は高濃度Ｎ型半導体基板、２は低濃度Ｎ型エピタキシャル層、３はＰ型半導体のベース層、４は高濃度Ｎ型半導体のエミッタ層、５は高濃度Ｎ型半導体のカソード層、６は高濃度Ｐ型半導体のアノード層、７はエミッタ電極、８は絶縁皮膜、８ａはベース拡散窓、９はコレクタ電極を各々示している。

図１に於いて、高濃度Ｎ型半導体基板１の第一主面側上に低濃度Ｎ型エピタキシャル層２が形成され、該エピタキシャル層２の表面から層内に延在したＰ型半導体のベース層３が選択的に形成され、該ベース層３の表面から層内に延在した高濃度Ｎ型半導体のエミッタ層４が選択的に形成され、該エミッタ層４から離間したＰ型半導体のベース層３外縁の内側から外側にかける表面から層内に環状にＰ型半導体のベース層３よりも浅く延在した高濃度Ｐ型半導体のアノード層６が選択的に形成され、該Ｐ型半導体のアノード層６外周延の内側から外側にかける表面から層内に環状に高濃度Ｐ型半導体のアノード層６よりも浅く延在した高濃度Ｎ型半導体のカソード層５が選択的に形成され且つ、高濃度Ｎ型半導体のエミッタ層４を中心として該エミッタ層４とＰ型半導体のベース層３と高濃度Ｐ型半導体のアノード層６と高濃度Ｎ型半導体のカソード層５とが同心に形成され、半導体基板の第一主面である低濃度Ｎ型エピタキシャル層２と高濃度Ｎ型半導体のカソード層５と高濃度Ｐ型半導体のアノード層６とＰ型半導体のベース層３と高濃度Ｎ型半導体のエミッタ層４とを含む表面を高濃度Ｎ型半導体のエミッタ層４とＰ型半導体のベース層３との境界を残した内側に窓開けされた絶縁皮膜８が覆って形成され、高濃度Ｎ型半導体のエミッタ層４の表面から絶縁皮膜８の表面周辺へ延在したエミッタ電極７が形成され、高濃度Ｎ型半導体基板１の第二主面にコレクタ電極９が形成されている。

かかる構成によれば、ツェナーダイオード１１４に相当する高濃度Ｎ型半導体のカソード層５と高濃度Ｐ型半導体のアノード層６とが環状に形成されてＰ型半導体のベース層３に取り巻いて接続され、該ベース層３の中心に高濃度Ｎ型半導体のエミッタ層４が形成されているので通電時の電流分布に偏りや集中が発生せず、ツェナーダイオードを内蔵して且つ、ｈ_FEの高電流域に於けるリニアリティが良くて高電流域の飽和電圧ロスが少なく、安全動作領域が広く、高速なスイッチング動作が行えるトランジスタとする事ができる。

図２Ａ（Ａ）、（Ｂ）および、図２Ｂ（Ｃ）〜（Ｅ）に於いては、本発明の製造方法を示すために、工程のフローに沿って各工程終了時点の断面を現している。図２Ａ（Ａ）は、半導体基板形成工程の終了時点の断面を現しており、高濃度Ｎ型半導体基板１の第一主面の上に低濃度Ｎ型エピタキシャル層２をエピタキシャル成長させ、該エピタキシャル層２の上面に熱酸化法によって酸化膜である絶縁皮膜８を成膜し、該絶縁皮膜８にフォトリソグラフィを用いた選択的エッチング除去を施して、Ｐ型半導体のベース層３形成予定部にベース拡散窓８ａとして窓開けした状態である。

ここで、高濃度Ｎ型半導体基板１の濃度は１．０×１０²⁰個ｃｍ^-3程度、低濃度Ｎ型エピタキシャル層２の濃度と厚さは８．０×１０¹⁴個ｃｍ^-3程度と１５μｍ程度、絶縁皮膜８の厚さは１．０μｍ程度が好ましい。

図２Ａ（Ｂ）は、Ｐ型拡散工程の終了時点の断面を現しており、
半導体基板形成工程の終了時点の中間生成物の低濃度Ｎ型エピタキシャル層２の露出面上にＰ型のドーパントであるボロン等を含む膜を形成し、熱拡散法によってドライブ拡散を施して低濃度Ｎ型エピタキシャル層２の表面から層内に延在したＰ型半導体のベース層３を選択的に形成した状態である。尚、上述の熱拡散法の熱によってＰ型半導体のベース層３上に酸化膜が再度成膜されて絶縁皮膜８がＰ型半導体のベース層３表面を覆う事と成る。

ここで、Ｐ型半導体のベース層３の表面濃度と厚さは５．０×１０¹⁷〜１．０×１０¹⁸個ｃｍ^-3程度と７〜１０μｍ程度が好ましい。

図２Ｂ（Ｃ）は、高濃度Ｐ型拡散工程の終了時点の断面を現しており、Ｐ型拡散工程の終了時点の中間生成物のＰ型半導体のベース層３外縁の内側から外側にかける表面に位置する高濃度Ｐ型半導体のアノード層６形成予定部上の絶縁皮膜８をフォトリソグラフィを用いた選択的エッチング除去を施して環状に窓開けし、Ｐ型半導体のベース層３と低濃度Ｎ型エピタキシャル層２との表面を含んだ露出面上にＰ型ドーパントであるボロン等を含んだ膜を形成し、熱拡散法によるドライブ拡散を施してＰ型半導体のベース層３外縁の内側から外側にかける表面から層内にＰ型半導体のベース層３よりも浅く環状に延在した高濃度Ｐ型半導体のアノード層６を選択的に形成した状態である。尚、上述の熱拡散法の熱によって高濃度Ｐ型半導体のアノード層６上に酸化膜が再度成膜されて絶縁皮膜８が高濃度Ｐ型半導体のアノード層６表面を覆う事と成る。

ここで、高濃度Ｐ型半導体のアノード層６の濃度と厚さは２〜５×１０¹⁸個ｃｍ^-3と５μｍ程度が好ましい。

図２Ｂ（Ｄ）は、高濃度Ｎ型拡散工程の終了時点の断面を現しており、高濃度Ｐ型拡散工程の終了時点の中間生成物の高濃度Ｐ型半導体のアノード層６外周縁内側から外側にかける表面の高濃度Ｎ型半導体のカソード層５形成予定部の上に位置する絶縁皮膜８とＰ型半導体のベース層３表面の高濃度Ｎ型半導体のエミッタ層４形成予定部の上に位置する絶縁皮膜８とをフォトリソグラフィを用いた選択的エッチング除去を施して窓開けし、窓に露出した高濃度Ｐ型半導体のアノード層６と低濃度Ｎ型エピタキシャル層２との表面を含む環状の表面上とＰ型半導体のベース層３の表面上とにＮ型ドーパントである燐等を含んだ膜を形成し、熱拡散法によるドライブ拡散を施して高濃度Ｐ型半導体のアノード層６と低濃度Ｎ型エピタキシャル層２との表面を含む環状の表面から層内に高濃度Ｐ型半導体のアノード層６よりも浅く環状に延在した高濃度Ｎ型半導体のカソード層５と、Ｐ型半導体のベース層３の表面から層内に延在した高濃度Ｎ型半導体のエミッタ層４とを選択的に形成した状態である。尚、上述の熱拡散法の熱によって高濃度Ｎ型半導体のカソード層５と高濃度Ｎ型半導体のエミッタ層４との上に酸化膜が再度成膜されて絶縁皮膜８が高濃度Ｎ型半導体のカソード層５と高濃度Ｎ型半導体のエミッタ層４との表面を覆う事と成る。

ここで、高濃度Ｎ型半導体のエミッタ層４と高濃度Ｎ型半導体のカソード層５との層内平均濃度と厚さは１．０×１０¹⁹〜１．０×１０²⁰個ｃｍ^-3と２〜４μｍ程度が好ましい。

図２Ｂ（Ｅ）は、電極形成工程の終了時点の断面を現しており、高濃度Ｎ型拡散工程の終了時点の中間生成物の高濃度Ｎ型半導体のエミッタ層４とＰ型半導体のベース層３との境界を残した内側の面の上に位置する絶縁皮膜８をフォトリソグラフィを用いた選択的エッチング除去を施して窓開けし、絶縁皮膜８と高濃度Ｎ型半導体のエミッタ層４の露出面を含んだ第一主面にアルミ等のメタル層をＥＢ蒸着にて形成し、該メタル層にフォトリソグラフィを用いた選択的エッチング除去を施して高濃度Ｎ型半導体のエミッタ層４の表面から絶縁皮膜８の表面周辺へ延在したエミッタ電極７を形成し、高濃度Ｎ型半導体基板１の第二主面を研削研磨して厚み調整し、高濃度Ｎ型半導体基板１の第二主面に金、銀、クロム、ニッケル等から成る層をメタライズしてコレクタ電極９を形成する。ここで、エミッタ電極７の厚さは３μｍ程度が好ましい。

尚、本製造方法では、図２Ｂ（Ｄ）の高濃度Ｎ型拡散にて、一括して高濃度Ｎ型半導体のエミッタ層４と高濃度Ｎ型半導体のカソード層５とを形成したが、各々を個別に形成して各半導体層の濃度と深さとを独自の設定にする事もできる。

ツェナーダイオードを内蔵したトランジスタとして有用であり、特に大電流で高速な過電圧に対する半導体保護装置に適している。

本発明の実施の形態におけるツェナーダイオードを内蔵したトランジスタの断面と上面図 本発明の実施の形態におけるツェナーダイオードを内蔵したトランジスタの製造フローに沿った断面図 図２Ａの続図製造フローに沿った断面図 従来のツェナーダイオードを内蔵したトランジスタの断面図 従来の回路図

符号の説明

１、１０１ 高濃度Ｎ型半導体基板
２、１０２ 低濃度Ｎ型エピタキシャル層
３、１０３ Ｐ型半導体のベース層
４、１０４ 高濃度Ｎ型半導体のエミッタ層
５、１０５ 高濃度Ｎ型半導体のカソード層
６、１０６ 高濃度Ｐ型半導体のアノード層
７、１０９ エミッタ電極
８ 絶縁皮膜
８ａ ベース拡散窓
９、１１０ コレクタ電極
１００ トランジスタ（Ｐ型）
１０７ ＳｉＯ₂層
１０８ ベース電極
１１１ コレクタ
１１２ エミッタ
１１３ ベース
１１４ ツェナーダイオード

Claims (2)

1. 高濃度第一導電型半導体基板の第一主面上に、第二導電型のベース層と高濃度第一導電型半導体のエミッタ層と高濃度第二導電型半導体のアノード層と高濃度第一導電型半導体のカソード層とを含む低濃度第一導電型半導体層が形成された半導体基板であって、
   前記低濃度第一導電型半導体層の表面から層内に延在した前記第二導電型半導体のベース層が選択的に形成され、
   該ベース層の表面から層内に延在した前記高濃度第一導電型半導体のエミッタ層が選択的に形成され、
   該エミッタ層から離間した前記第二導電型半導体のベース層外縁の内側から外側にかける表面から層内に環状で前記第二導電型半導体のベース層よりも浅く延在した前記高濃度第二導電型半導体のアノード層が選択的に形成され、
   該アノード層外周縁の内側から外側にかける表面から層内に環状で前記高濃度第二導電型半導体のアノード層よりも浅く延在した前記高濃度第一導電型半導体のカソード層が選択的に形成され、
   且つ、前記高濃度第一導電型半導体のエミッタ層を中心として該エミッタ層と前記第二導電型半導体のベース層と前記高濃度第二導電型半導体のアノード層と前記高濃度第一導電型半導体のカソード層とが同心に形成され、
   前記半導体基板の第一主面である前記低濃度第一導電型半導体層と前記高濃度第一導電型半導体のカソード層と前記高濃度第二導電型半導体のアノード層と前記第二導電型半導体のベース層と前記高濃度第一導電型半導体のエミッタ層とを含む表面を前記高濃度第一導電型半導体のエミッタ層と前記第二導電型半導体のベース層との境界を残した内側に窓開けされた絶縁皮膜が覆って形成され、
   前記高濃度第一導電型半導体のエミッタ層の表面から前記絶縁皮膜の表面周辺へ延在したエミッタ電極が形成され、
   前記高濃度第一導電型半導体基板の第二主面にコレクタ電極が形成され、
   通電時の電流分布が均一な事を特徴とする半導体装置。
2. 高濃度第一導電型半導体基板の第一主面の上に低濃度第一導電型エピタキシャル層をエピタキシャル成長させ、該エピタキシャル層の上面に熱酸化法によって酸化膜である絶縁皮膜を成膜し、該絶縁皮膜にフォトリソグラフィを用いた選択的エッチング除去を施して、第二導電型半導体のベース層形成予定部にベース拡散窓として窓開けする半導体基板形成工程と、
   前記低濃度第一導電型エピタキシャル層の露出面上に第二導電型のドーパントを含む膜を形成し、熱拡散法によってドライブ拡散を施して前記低濃度第一導電型エピタキシャル層の表面から層内に延在した第二導電型半導体のベース層を選択的に形成する第二導電型拡散工程と、
   前記第二導電型半導体のベース層外縁の内側から外側にかける表面の高濃度第二導電型半導体のアノード層形成予定部上に位置する前記絶縁皮膜をフォトリソグラフィを用いた選択的エッチング除去を施して環状に窓開けし、前記第二導電型半導体のベース層と前記低濃度第一導電型エピタキシャル層との表面を含んだ露出面上に第二導電型ドーパントを含んだ膜を形成し、熱拡散法によるドライブ拡散を施して前記第二導電型半導体のベース層外縁の内側から外側にかける表面から層内に前記第二導電型半導体のベース層よりも浅く環状に延在した高濃度第二導電型半導体のアノード層を選択的に形成する高濃度第二導電型拡散工程と、
   前記高濃度第二導電型半導体のアノード層外周縁内側から外側にかける表面の高濃度第一導電型半導体のカソード層形成予定部の上に位置する前記絶縁皮膜と、前記第二導電型半導体のベース層表面の高濃度第一導電型半導体のエミッタ層形成予定部の上に位置する前記絶縁皮膜とをフォトリソグラフィを用いた選択的エッチング除去を施して窓開けし、露出した前記高濃度第二導電型半導体のアノード層と前記低濃度第一導電型エピタキシャル層との表面を含む環状の表面上と前記第二導電型半導体のベース層の表面上とに第一導電型ドーパントを含んだ膜を形成し、熱拡散法によるドライブ拡散を施して前記高濃度第二導電型半導体のアノード層と前記低濃度第一導電型エピタキシャル層との表面を含む環状の表面から層内に前記高濃度第二導電型半導体のアノード層よりも浅く環状に延在した前記高濃度第一導電型半導体のカソード層と、前記第二導電型半導体のベース層の表面から層内に延在した前記高濃度第一導電型半導体のエミッタ層とを選択的に形成する高濃度第一導電型拡散工程と、
   前記高濃度第一導電型半導体のエミッタ層と前記第二導電型半導体のベース層との境界を残した内側の面の上に位置する前記絶縁皮膜をフォトリソグラフィを用いた選択的エッチング除去を施して窓開けし、前記絶縁皮膜と前記高濃度第一導電型半導体のエミッタ層の露出面を含んだ第一主面にメタル層をＥＢ蒸着にて形成し、該メタル層にフォトリソグラフィを用いた選択的エッチング除去を施して前記高濃度第一導電型半導体のエミッタ層の表面から前記絶縁皮膜の表面周辺へ延在したエミッタ電極を形成し、前記高濃度第一導電型半導体基板の第二主面を研削研磨して厚み調整し、前記高濃度第一導電型半導体基板の第二主面にメタライズしてコレクタ電極を形成する電極形成工程とを含む事を特徴とする半導体装置の製造方法。
   

Images