JPH0350865A - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPH0350865A JPH0350865A JP1186610A JP18661089A JPH0350865A JP H0350865 A JPH0350865 A JP H0350865A JP 1186610 A JP1186610 A JP 1186610A JP 18661089 A JP18661089 A JP 18661089A JP H0350865 A JPH0350865 A JP H0350865A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- bpt
- jfet
- region
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims abstract description 11
- 238000002955 isolation Methods 0.000 claims abstract description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Automation & Control Theory (AREA)
- Bipolar Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、定電流回路に関し、特に、アナログ集積回路
において使用される定電流回路に関するものである。
において使用される定電流回路に関するものである。
［従来技術］
従来、アナログ集積回路において使用される定電流回路
としては、様々な回路が提案されている。
としては、様々な回路が提案されている。
第３図は、従来の定電流回路の一例を示す回路図である
０図において、Ｔ、、 Ｔｂ 、Ｔｌ〜Ｔ。
０図において、Ｔ、、 Ｔｂ 、Ｔｌ〜Ｔ。
はトランジスタを示し、２１〜Ｚ、は負荷を示す。また
、■１〜Ｉ、は本回路において得られる定電流である。
、■１〜Ｉ、は本回路において得られる定電流である。
このような定電流回路は、負荷２１〜Ｚ、が変動した場
合に、■１〜Ｉ、の増加または減少に応じてＩｏが増加
または減少することにより、■１〜Ｉ、の値を一定に保
つものである。
合に、■１〜Ｉ、の増加または減少に応じてＩｏが増加
または減少することにより、■１〜Ｉ、の値を一定に保
つものである。
また、第４図は、従来の定電流回路の他の例を示す回路
図である０図において、Ｔ−、Ｔｂ。
図である０図において、Ｔ−、Ｔｂ。
ＴＩ、Ｔ２はそれぞれトランジスタを示し、Ｚ。
およびＺ２はそれぞれ負荷であり、■１および■２はそ
れぞれ本回路において得られる定電流である。このよう
な定電流回路においても、■。が増加または減少するこ
とにより、１１および■２の値を一定に保つことができ
る。
れぞれ本回路において得られる定電流である。このよう
な定電流回路においても、■。が増加または減少するこ
とにより、１１および■２の値を一定に保つことができ
る。
［発明が解決しようとする課題］
しかしながら、上述のような従来の定電流回路は、以下
のような課題を有していた。
のような課題を有していた。
（１）第３図に示した定電流回路においては、トランジ
スタの特性のバラツキ等によって電流値の誤差が生じ、
所望の定電流を精度良く得ることができない場合がある
。
スタの特性のバラツキ等によって電流値の誤差が生じ、
所望の定電流を精度良く得ることができない場合がある
。
（２）第４図に示した定電流回路においては、バンドギ
ャップ回路およびアンプ回路を必要とするため、回路規
模が大きく、かつ、複雑となる。
ャップ回路およびアンプ回路を必要とするため、回路規
模が大きく、かつ、複雑となる。
本発明は、このような従来の定電流回路の有する課題に
鑑みてなされたものであり、回路構成が簡単で集積回路
内における占有面積が少なく、かつ、電流値の誤差の少
ない定電流回路を提供することを目的とする。
鑑みてなされたものであり、回路構成が簡単で集積回路
内における占有面積が少なく、かつ、電流値の誤差の少
ない定電流回路を提供することを目的とする。
［課題を解決するための手段］
本発明の定電流回路は、
集積回路内に形成された接合型電界効果トランジスタと
バイポーラトランジスタとを有し、当該接合型電界効果
トランジスタと当該バイポーラトランジスタとが同一ア
イソレーション内に形成され、かつ、当該接合型電界効
果トランジスタのチャネル形成領域と当該バイポーラト
ランジスタのベース領域とが共通化されていることを特
徴とする。
バイポーラトランジスタとを有し、当該接合型電界効果
トランジスタと当該バイポーラトランジスタとが同一ア
イソレーション内に形成され、かつ、当該接合型電界効
果トランジスタのチャネル形成領域と当該バイポーラト
ランジスタのベース領域とが共通化されていることを特
徴とする。
上記特徴においては、接合型電界効果トランジスタのゲ
ート領域とバイポーラトランジスタのコレクタ領域とが
、さらに共通化されていることが望ましい。
ート領域とバイポーラトランジスタのコレクタ領域とが
、さらに共通化されていることが望ましい。
［作用］
本発明は、接合型電界効果トランジスタ（以下、ＪＦＥ
Ｔと記す）のチャネル形成領域とバイポーラトランジス
タ（以下、ＢＰＴと記す）のベース領域とを共通化する
ことにより、ＢＰＴのベースの幅（ＪＦＥＴにおいては
チャネル形成領域の幅）のバラツキによるＢＰＴのコレ
クタ電流のバラツキをＪＦＥＴのドレイン電流によって
補い、これによりＢＰＴのコレクタ電流を一定に保つよ
うにしたものである。従って、本発明の定電流回路によ
れば、ＢＰＴのベース幅のバラツキに起因する電流値の
バラツキを排除することができる。
Ｔと記す）のチャネル形成領域とバイポーラトランジス
タ（以下、ＢＰＴと記す）のベース領域とを共通化する
ことにより、ＢＰＴのベースの幅（ＪＦＥＴにおいては
チャネル形成領域の幅）のバラツキによるＢＰＴのコレ
クタ電流のバラツキをＪＦＥＴのドレイン電流によって
補い、これによりＢＰＴのコレクタ電流を一定に保つよ
うにしたものである。従って、本発明の定電流回路によ
れば、ＢＰＴのベース幅のバラツキに起因する電流値の
バラツキを排除することができる。
また、本発明の定電流回路は、ＪＦＥＴとＢＰＴとを同
一アイソレーション内で形成し、さらには、ＪＰＥＴの
チャネル形成領域とＢＰＴのベース領域とを共通化した
ので、回路構成を簡略化し、集積回路内における占有面
積を少なくすることが可能である。ここで、ＪＦＥＴの
ゲート領域とＢＰＴのコレクタ領域とを共通化すれば、
いっそうの簡略化、小面積化が可能である。
一アイソレーション内で形成し、さらには、ＪＰＥＴの
チャネル形成領域とＢＰＴのベース領域とを共通化した
ので、回路構成を簡略化し、集積回路内における占有面
積を少なくすることが可能である。ここで、ＪＦＥＴの
ゲート領域とＢＰＴのコレクタ領域とを共通化すれば、
いっそうの簡略化、小面積化が可能である。
［実施例］
以下、本発明の１実施例について、図を用いて説明する
。
。
第１図（ａ）は、本実施例に係わる定電流回路の要部を
示す模式的上面図であり、ＮＰＮ型ＢＰＴ（以下、単に
ＢＰＴと記す）とＰチャネルのＪＦＥＴ（以下、単にＪ
ＦＥＴと記す）が形成されている。なお、ＢＰＴおよび
ＪＦＥＴは、第３図および第４図のトランジスタＴ１お
よびＴ。
示す模式的上面図であり、ＮＰＮ型ＢＰＴ（以下、単に
ＢＰＴと記す）とＰチャネルのＪＦＥＴ（以下、単にＪ
ＦＥＴと記す）が形成されている。なお、ＢＰＴおよび
ＪＦＥＴは、第３図および第４図のトランジスタＴ１お
よびＴ。
に相当する。また、第１図（ｂ）は、第１図（ａ）に示
した回路のｘ−ｘ’断面を示す模式的断面図である。第
１図（ａ）および第１図（ｂ）において、１はアイソレ
ーション、２はＢＰＴのコレクタ兼ＪＦＥＴのゲート、
２°はＢＰＴのコレクタ兼ＪＦＥＴのゲート２のコンタ
クト部、３はＪＦＥＴのソース（またはドレイン）、４
はＢＰＴのベース兼ＪＦＥＴのドレイン（またはソース
）、４゛はＢＰＴのベース兼ＪＦＥＴのドレイン４のコ
ンタクト部、５はＢＰＴのエミッタ、５°はＢＰＴのエ
ミッタ５のコンタクト部、６はＢＰＴのベース兼ＪＦＥ
Ｔのチャネル形成領域である。
した回路のｘ−ｘ’断面を示す模式的断面図である。第
１図（ａ）および第１図（ｂ）において、１はアイソレ
ーション、２はＢＰＴのコレクタ兼ＪＦＥＴのゲート、
２°はＢＰＴのコレクタ兼ＪＦＥＴのゲート２のコンタ
クト部、３はＪＦＥＴのソース（またはドレイン）、４
はＢＰＴのベース兼ＪＦＥＴのドレイン（またはソース
）、４゛はＢＰＴのベース兼ＪＦＥＴのドレイン４のコ
ンタクト部、５はＢＰＴのエミッタ、５°はＢＰＴのエ
ミッタ５のコンタクト部、６はＢＰＴのベース兼ＪＦＥ
Ｔのチャネル形成領域である。
また、第２図は、第１図（ａ）および第１図（ｂ）に示
した回路の等価回路を示す回路図である。図において、
端子Ａ、Ｂ、Ｃは、それぞれ、第１図（ｂ）に示した端
子Ａ、Ｂ、Ｃに対応している。
した回路の等価回路を示す回路図である。図において、
端子Ａ、Ｂ、Ｃは、それぞれ、第１図（ｂ）に示した端
子Ａ、Ｂ、Ｃに対応している。
このような回路を用いて、第３図に示したような構成の
定電流回路を構成することにより、電流値の誤差の少な
い定電流回路を得ることができた。
定電流回路を構成することにより、電流値の誤差の少な
い定電流回路を得ることができた。
以下、第１図（ａ）および第１図（ｂ）に示した構成に
よってＢＰＴのコレクタ電流のバラツキを小さくおさえ
ることができる理由について、第１図（ｂ）を用いて説
明する。
よってＢＰＴのコレクタ電流のバラツキを小さくおさえ
ることができる理由について、第１図（ｂ）を用いて説
明する。
第１図（ｂ）において、Ｗは、ＢＰＴのベースの幅であ
ると共にＪＦＥＴのチャネル形成領域の幅である。
ると共にＪＦＥＴのチャネル形成領域の幅である。
ここで、Ｗが大きくなった時、ＢＰＴのベース幅が大き
くなることにより当該ＢＰＴの増幅率βは小さくなる。
くなることにより当該ＢＰＴの増幅率βは小さくなる。
しかし、同時にＪＦＥＴのチャネル形成領域の幅が大き
くなるため、当該ＪＦＥＴのドレイン電流、すなわちＢ
ＰＴのベース電流は大きくなり、増幅率βの減少分を補
い、ＢＰＴのコレクタ電流は一定となる。
くなるため、当該ＪＦＥＴのドレイン電流、すなわちＢ
ＰＴのベース電流は大きくなり、増幅率βの減少分を補
い、ＢＰＴのコレクタ電流は一定となる。
逆にＷが小さくなった時は、ＢＰＴの増幅率βが大きく
なるが、ＪＦＥＴのドレイン電流は小さくなるため、コ
レクタ電流を一定とできる。
なるが、ＪＦＥＴのドレイン電流は小さくなるため、コ
レクタ電流を一定とできる。
以上説明したように、第１図（ａ）および第１図（ｂ）
に示した回路は、製造時のＷのバラツキによってＢＰＴ
のコレクタ電流値が変ることがないので、当該コレクタ
電流値を一定とすることができる。
に示した回路は、製造時のＷのバラツキによってＢＰＴ
のコレクタ電流値が変ることがないので、当該コレクタ
電流値を一定とすることができる。
また、本実施例では、ＪＦＥＴのチャネル形成領域とＢ
ＰＴのベースおよびＪＦＥＴのゲートとＢＰＴのコレク
タをそれぞれ共通化したため、定電流回路の構成を簡略
化することができ、かつ、面積を小さくすることができ
た。
ＰＴのベースおよびＪＦＥＴのゲートとＢＰＴのコレク
タをそれぞれ共通化したため、定電流回路の構成を簡略
化することができ、かつ、面積を小さくすることができ
た。
［発明の効果］
以上、詳細に説明したように、本発明によれば、集積回
路内における占有面積が少なく、かつ、精度の良い定電
流回路を提供することができる。
路内における占有面積が少なく、かつ、精度の良い定電
流回路を提供することができる。
従って、本発明によれば、チップサイズが小さく、かつ
、信顆性の高いアナログ集積回路を提供することができ
る。
、信顆性の高いアナログ集積回路を提供することができ
る。
第１図（ａ）は本実施例に係わる定電流回路の要部を示
す模式的上面図、第１図（ｂ）は第１図（ａ）に示した
回路のｘ−ｘ’断面を示す模式的断面図、第２図は第１
図（ａ）および第１図（ｂ）に示した回路の等価回路を
示す回路図、第３図は従来の定電流回路の一例を示す回
路図、第４図は従来の定電流回路の他の例を示す回路図
である。 （符号の説明） １・・・アイソレーション、２・・・ＢＰＴのコレクタ
兼ＪＦＥＴのゲート、２°・・・ＢＰＴのコレクタ兼Ｊ
ＦＥＴのゲート２のコンタクト部、３・・・ＪＦＥＴの
ソース（またはドレイン）、３゛・・・ＪＦＥＴのソー
ス３のコンタクト部、４・・・ＢＰＴのベース兼ＪＦＥ
Ｔのドレイン（またはソース）４°・・・ＢＰＴのベー
ス兼ＪＦＥＴのドレイン４のコンタクト部、５・・・Ｂ
ＰＴのエミッタ、５°・・・ＢＰＴのエミッタ５のコン
タクト部、６・・・ＢＰＴのベース兼ＪＦＥＴのチャネ
ル形成領域。 第 図 第 ２ 図 第 図 第 図
す模式的上面図、第１図（ｂ）は第１図（ａ）に示した
回路のｘ−ｘ’断面を示す模式的断面図、第２図は第１
図（ａ）および第１図（ｂ）に示した回路の等価回路を
示す回路図、第３図は従来の定電流回路の一例を示す回
路図、第４図は従来の定電流回路の他の例を示す回路図
である。 （符号の説明） １・・・アイソレーション、２・・・ＢＰＴのコレクタ
兼ＪＦＥＴのゲート、２°・・・ＢＰＴのコレクタ兼Ｊ
ＦＥＴのゲート２のコンタクト部、３・・・ＪＦＥＴの
ソース（またはドレイン）、３゛・・・ＪＦＥＴのソー
ス３のコンタクト部、４・・・ＢＰＴのベース兼ＪＦＥ
Ｔのドレイン（またはソース）４°・・・ＢＰＴのベー
ス兼ＪＦＥＴのドレイン４のコンタクト部、５・・・Ｂ
ＰＴのエミッタ、５°・・・ＢＰＴのエミッタ５のコン
タクト部、６・・・ＢＰＴのベース兼ＪＦＥＴのチャネ
ル形成領域。 第 図 第 ２ 図 第 図 第 図
Claims (2)
- （１）集積回路内に形成された接合型電界効果トランジ
スタとバイポーラトランジスタとを有し、当該接合型電
界効果トランジスタと当該バイポーラトランジスタとが
同一アイソレーション内に形成され、かつ、当該接合型
電界効果トランジスタのチャネル形成領域と当該バイポ
ーラトランジスタのベース領域とが共通化されているこ
とを特徴とする定電流回路 - （２）接合型電界効果トランジスタのゲート領域とバイ
ポーラトランジスタのコレクタ領域とが共通化されてい
ることを特徴とする請求項１記載の定電流回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1186610A JPH0350865A (ja) | 1989-07-19 | 1989-07-19 | 定電流回路 |
| US07/552,704 US5091689A (en) | 1989-07-19 | 1990-07-16 | Constant current circuit and integrated circuit having said circuit |
| EP90307813A EP0409571B1 (en) | 1989-07-19 | 1990-07-17 | Integrated constant current circuit with a BJT and a JFET |
| DE69029488T DE69029488T2 (de) | 1989-07-19 | 1990-07-17 | Integrierte Konstantstromschaltung mit einem BJT und einem JFET |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1186610A JPH0350865A (ja) | 1989-07-19 | 1989-07-19 | 定電流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0350865A true JPH0350865A (ja) | 1991-03-05 |
Family
ID=16191588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1186610A Pending JPH0350865A (ja) | 1989-07-19 | 1989-07-19 | 定電流回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5091689A (ja) |
| EP (1) | EP0409571B1 (ja) |
| JP (1) | JPH0350865A (ja) |
| DE (1) | DE69029488T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278514A (ja) * | 2005-03-28 | 2006-10-12 | Denso Corp | 半導体装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5559424A (en) * | 1994-10-20 | 1996-09-24 | Siliconix Incorporated | Voltage regulator having improved stability |
| US5506496A (en) * | 1994-10-20 | 1996-04-09 | Siliconix Incorporated | Output control circuit for a voltage regulator |
| CN102654779A (zh) * | 2012-05-17 | 2012-09-05 | 中科芯集成电路股份有限公司 | 一种可提供宽范围工作电压的基准电流源 |
| CN106793345B (zh) * | 2017-02-22 | 2018-11-16 | 中山市领航光电科技有限公司 | 一种应用冷双极型三极管的led驱动电路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3303413A (en) * | 1963-08-15 | 1967-02-07 | Motorola Inc | Current regulator |
| JPS5416188A (en) * | 1977-07-07 | 1979-02-06 | Seiko Instr & Electronics Ltd | Semiconductor device and production of the same |
| US4403395A (en) * | 1979-02-15 | 1983-09-13 | Texas Instruments Incorporated | Monolithic integration of logic, control and high voltage interface circuitry |
| US4678936A (en) * | 1984-02-17 | 1987-07-07 | Analog Devices, Incorporated | MOS-cascoded bipolar current sources in non-epitaxial structure |
| US4891533A (en) * | 1984-02-17 | 1990-01-02 | Analog Devices, Incorporated | MOS-cascoded bipolar current sources in non-epitaxial structure |
-
1989
- 1989-07-19 JP JP1186610A patent/JPH0350865A/ja active Pending
-
1990
- 1990-07-16 US US07/552,704 patent/US5091689A/en not_active Expired - Lifetime
- 1990-07-17 DE DE69029488T patent/DE69029488T2/de not_active Expired - Fee Related
- 1990-07-17 EP EP90307813A patent/EP0409571B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278514A (ja) * | 2005-03-28 | 2006-10-12 | Denso Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0409571B1 (en) | 1996-12-27 |
| EP0409571A2 (en) | 1991-01-23 |
| DE69029488T2 (de) | 1997-04-24 |
| EP0409571A3 (en) | 1992-01-22 |
| DE69029488D1 (de) | 1997-02-06 |
| US5091689A (en) | 1992-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940005987B1 (ko) | 밴드갭 기준회로 | |
| JPS6048765B2 (ja) | 定電圧半導体集積回路 | |
| JPH03119814A (ja) | 電流ミラー回路 | |
| JPH045289B2 (ja) | ||
| JPH0350865A (ja) | 定電流回路 | |
| US4599634A (en) | Stress insensitive integrated circuit | |
| JPH03244207A (ja) | ベース電流補償を備えた電流ミラー | |
| US4994694A (en) | Complementary composite PNP transistor | |
| US6181202B1 (en) | Differential amplifier | |
| JPS59108411A (ja) | 電流源回路 | |
| CA1043470A (en) | Arrangement for stabilizing a bipolar semiconductor device utilized in emitter follower or current switching configuration | |
| JPH06303052A (ja) | 半導体集積回路 | |
| JPS5912824Y2 (ja) | トランジスタ回路 | |
| JPS5855455Y2 (ja) | 定電流回路 | |
| JP2540782B2 (ja) | Ｍｏｓ２象限マルチプライヤ | |
| JPH0131705B2 (ja) | ||
| JPH0513542B2 (ja) | ||
| JPS6221404B2 (ja) | ||
| JPS59125123A (ja) | レベルシフト回路 | |
| JP2943221B2 (ja) | 半導体装置 | |
| JPS6062149A (ja) | 半導体装置 | |
| JPS624884B2 (ja) | ||
| JPS6259487B2 (ja) | ||
| JPS60102004A (ja) | エミツタフオロワ回路 | |
| Russell et al. | A high-voltage monolithic operational amplifier |