KR100307601B1

KR100307601B1 - 정전압발생회로

Info

Publication number: KR100307601B1
Application number: KR1019930002330A
Authority: KR
Inventors: 아끼오까다까시; 고바야시유따까
Original assignee: 가나이 쓰도무; 가부시끼가이샤 히다치 세이사꾸쇼
Priority date: 1992-02-20
Filing date: 1993-02-19
Publication date: 2001-11-30
Also published as: KR930018345A; JPH05233084A; US5563502A; JP3287001B2

Abstract

반도체집적회로에 관한 것으로써, 낮은 전원전압에서도 동작마진을 갖고 동작하는 온도의존성이 없는 정전압 발생회로를 제공하기 위해, 정의 온도의존성을 갖는 전압과 부의 온도의존성을 갖는 전압을 가산해서 온도변화에 대해서 의존성이 없는 정전압을 발생하는 회로에서 정의 온도의존성을 갖는 전류발생부와 이 전류를 전압으로 변환하는 소자를 예를들면 커렌트미러와 같은 비례전류 공급회로로 접속한다.

이러한 회로를 이용하는 것에 의해, 낮은 전원전압에서도 온도의존성이 없이 동작한다.

Description

정전압 발생회로

제1도는 본 발명에 의한 정전압발생회로의 1실시예를 도시한 도면.

제2도는 본 발명에 의한 정전압발생회로의 1실시예를 도시한 도면.

제3도는 본 발명에 의한 정전압발생회로의 1실시예를 도시한 도면.

제4도는 본 발명의 ECL출력버퍼회로의 1실시예를 도시한 도면.

제5도는 본 발명의 ECL출력버퍼회로의 1실시예를 도시한 도면.

제6도는 본 발명의 ECL출력버퍼회로의 1실시예를 도시한 도면.

제7도는 본 발명의 ECL출력버퍼회로의 1실시예를 도시한 도면.

제8도는 본 발명에 의한 정전압발생회로의 1실시예를 도시한 도면.

제9도는 본 발명의 ECL출력버퍼회로의 1실시예를 도시한 도면.

제10도는 본 발명의 1실시예인 ECL출력버퍼를 도시한 도면.

제11도는 본 발명에 의한 정전압발생회로의 1실시예를 도시한 도면.

제12도는 본 발명에 의한 반도체기억장치의 1실시예를 도시한 도면.

제13도는 본 발명에 의한 반도체기억장치의 1실시예를 도시한 도면.

제14도는 본 발명에 의한 반도체기억장치의 1실시예를 도시한 도면.

제15도는 종래의 밴드갭 참조회로를 도시한 도면.

제16도는 종래의 정전압회로를 도시한 회로도.

제17도는 종래의 ECL출력버퍼회로를 도시한 도면.

본 발명은 반도체집적회로에 관한 것으로써, 특히 낮은 전원전압에 있어서 정전류원회로를 사용해서 집적회로의 특성의 전원전압의존성과 온도의존성을 저감하기 위해 구비한 반도체집적회로 및 그 전원회로에 관한 것이다.

일반적으로 집적회로의 특성은 환경온도, 전원전압, 프로세스 편차 등에 의존해서 변화한다. 이들 파라미터에 대한 집적회로의 특성의 의존성을 저감하기 위해 전원회로가 사용되는 경우가 있다. 집적회로의 특성은 어떤 전원전압범위, 온도범위로 규정되는 것으로 그 범위에서 일정한 특성을 갖는 전원회로를 구비하는 것에 의해 집적회로의 특성을 안정화시킬 수 있다.

그 하나의 예는 ECL메모리집적회로의 입출력회로이다. 100k ECL이라 불리우는 집적회로의 입출력에 관한 규격은 일정한 온도범위 및 공급전원전압에 대한 입출력전압의 범위를 결정하고 있고, 종래기술에서는 다음에 기술하는 바와 같이 밴드갭 참조회로를 사용해서 실현되고 있었다.

종래의 밴드갭 참조회로에 대해서는 IEEE Journal of Solid-State Circuits VOL.26 NUMBER 1 (1991)pp. 77∼80, IEEE Journal of Solid-State Circuits VOL. 22 NUMBER 1(1987) pp. 71∼76 및 아날로그집적회로 설계기술 상(1990 배풍관(培風館) pp. 270∼276(Analysis and Design of Analog Integrated Circuits John Wiley and Sons, Inc., New York. 1984)에 기술되어 있다.

밴드갭참조회로는 일반적으로 VT발생부와 VBE발생부를 갖고, 이 2개의 전압이 온도에 대해서 반대 극성의 의존성을 갖는 것을 이용해서 온도의존성이 없는 전압출력을 얻는 회로이다.

VT는 kT/q로 표시되는 전압으로 열전압(thermal voltage)라 한다. 그 크기는 절대온도T에 대해서 정의 의존성(정의 온도계수)을 갖는다. VBE는 바이폴라 트랜지스터의 베이스, 에미터간에 발생하는 순방향 전압으로 그 크기는 온도에 대해서 부의 의존성(부의 온도계수)을 갖는다. 일반적으로는 0.6V∼.8V의 값을 취한다. 밴드갭 참조회로는 이들 2개의 전압VT와 VBE를 적당한 계수를 곱해서 가산하여 출력하는 것에 의해 온도의존성이 없는 출력전압을 얻는다

일반적으로 전압VT를 발생하는데에는 다음의 방법을 이용한다. 즉, 2개의 바이폴라트랜지스터의 VBE의 전압의 차전압은 VT와 비례하므로 바이폴라트랜지스터의 VBE의 차전압을 저항성소자에 인가하는 것에 의해 VT에 비례하는 전압을 얻는다.

밴드갭 참조회로를 사용한 종래의 회로는 예를들면 IEEE Journal of Solid-State Circuits VOL. 22 NUMBER 1 (1987) pp. 72에 개재되어 있다. VBB는 VCC를 기준으로 한 기준전압이다. ECL LSI에 있어서 입력버퍼의 임계값을 결정하는 기준전압등에 사용된다.

이 전압은 그 전압값의 온도의존성, 전원전압의존성이 보상되어 있고, 그 값은 온도, 전원전압의 변동에 대해서 변화하지 않는 것으로 되어 있다.

그러나, 상기의 종래기술에 의한 정전압 발생회로에는 낮은 전압에서 동작이 불가능하게 되는 결점이 있었다.

제15도에 종래의 밴드갭 참조회로를 도시한다.

컬렉터전류의 비가 일정한 1쌍의 바이폴라트랜지스터의 베이스, 에미터간 전압의 차전압은 열전압VT에 비례한다.

따라서, 제15도의 바이폴라트랜지스터Q1과 Q2의 VBE의 차전압은 절대온도에 비례한 것으로 되고 저항소자R2에 인가된다. 따라서, R2에는 절대온도에 비례하는 전류가 흐른다.

여기에서, 바이폴라트랜지스터Q13, Q14, 저항소자R16, R15는 바이폴라트랜지스터Q1과 Q2에 흐르는 전류비를 설정하기 위한 회로소자이다.

따라서, 저항소자R14의 양끝에는 절대온도에 비례한 전압이 발생하고, 바이폴라트랜지스터Q8의 베이스, 에미터간 전압과 가산하는 것에 의해 온도의존성이 없는 전압VBB를 얻을 수 있다.

도면중, VCC는 고전위측 전원을 나타내고, VEE는 저전위측 전원을 나타낸다.

저항소자R13 및 바이폴라트랜지스터Q12는 바이폴라트랜지스터Q13 및 Q14의 베이스전위를 결정하고, 또 바이폴라트랜지스터Q2의 컬렉터전위를 설정한다.

이들 회로구성을 더욱 알기 쉽게 하기 위해 제16도에 블럭구성으로써 도시한다.

도면중, I∝Kt/q발생부는 제15도에 있어서의 바이폴라트랜지스터Q1, Q2 및 저항소자R2로 이루어지는 회로부에 대응하는 것이다.

도면중의 전류비 설정용 회로블럭은 제15도에 있어서의 바이폴라트랜지스터 Q14, Q13 및 저항소자R15, R16에 대응하는 것이다.

도면중, V∝kT/q 발생부는 제15도에 있어서의 R14에 대응하는 것이다.

종래의 밴드갭 참조회로에서는 이 3개의 회로블럭을 고전위측 전원과 저전위측 전원간에 직렬로 나열하고 있었으므로, 동작가능하게 하기 위해서는 상기의 3개의 회로블럭의 각각의 동작에 최소한의 필요한 전압의 합의 전압을 고전위측 전원과 저전위측전원간에 전원전압으로써 필요로 하는 것이다.

본 발명의 목적은 낮은 전원전압에서도 충분히 동작마진을 갖고 동작하는 온도의존성이 없는 정전압 발생회로를 제공하는 것이다.

상기 목적은 정의 온도의존성을 갖는 전압과 부의 온도의존성을 갖는 전압을 가산하고, 온도변화에 대해서 일정한 전압을 발생하는 정전압발생회로에 있어서, 온도변화에 대해서 정의 의존성을 갖는 전류를 발생하는 회로를 구성하는 소자와 상기 전류를 전압으로 변환하는 회로를 구성하는 소자는 비례전류 공급회로에 의해 접속하고 각각에 비례하는 전류가 흐르도록 구성하는 것에 의해서 달성된다.

상기 수단에 의해 정전압 발생회로의 고전위측전원과 저전위측전원간에 직렬로 접속할 필요가 있는 소자를 저감하여 그 동작가능한 최소한의 전원전압을 저감하는 것에 의해 보다 낮은 전원전압에서 동작할 수 있는 정전압 발생회로를 제공한다.

상기 이외의 본 발명의 특징은 다음의 기재에서 명확하게 된다. 종래기술에 의한 전원회로는 3V정도의 낮은 전원전압에 있어서 마진을 갖고 동작을 보증하는 것이 불가능하다. 고속 고집적LSI의 소비전력의 저감을 위해, 또 디바이스의 미세화에 의한 디바이스내압의 저감에 대응하기 위해 현재의 5V전후의 전원전압을 저감할 필요가 있지만, 상기의 종래기술에 의한 전원회로에서는 동작마진을 갖고 3V정도의 저전원전압화에 대응할 수 없다. 즉, LSI칩내의 전원배선 등의 전압강하를 고려하면 보다 저전압에서 동작하는 전원의 개발이 필요하다.

다음에 기술하는 실시예에 의하면 3V정도의 낮은 전원전압에서도 충분한 마진을 갖는 동작이 가능하다.

본 발명에 있어서의 정전압 발생회로의 실시예를 제1도를 사용해서 설명한다.

제16도에 도시된 종래의 회로구성에 있어서의 전압발생부와 전류발생부를 직렬 접속하지 않고 비례전류공급회로에 의해 kT/q에 비례하는 전류, 즉 절대온도T에 비례하는 전류를 전압V∝kT/q발생부에 흐르게 한다. 비례전류 발생회로는 전형적으로 MOS 또는 바이폴라의 커렌트미러회로로 구성되고, 그 출력단자에 입력단자에 비례하는 전류를 흐르게 하는 기능을 갖는다.

이 구성에 의해 제1도에서는 직렬로 접속되어 있던 회로소자가 없어져 동작하기 위해 필요한 최소한의 전원전압을 종래의 회로구성에 비해서 저감할 수 있다.

또, Q8은 VBE발생용의 바이폴라트랜지스터이다.

제1도의 상세한 회로구성의 1예를 제2도에 도시한다. 제1도에 도시한 각 블럭은 제2도에 점선으로 표시한 블럭에 대응하고 바이폴라트랜지스터Q1과 Q2의 베이스, 에미터전압VBE전압의 차전압이 저항성소자R2에 인가된다. MOS트랜지스터M1, M5는 소오스, 게이트가 각각 접속되어 있으므로 M1과 M5의 게이트길이와 게이트폭에 의해서 결정되는 비의 전류가 MOS트랜지스터M1, M5에 흐른다. 이것에 의해, 바이폴라트랜지스터Q1, Q2의 컬렉터전류의 비는 일정하게 유지되어 있다. 일반적으로 컬렉터전류의 비가 일정한 바이폴라트랜지스터의 VBE의 차전압은 열전압VT에 비례하므로 저항성소자R2에는 열전압VT에 비례한, 즉 절대온도에 비례한 전압이 인가된다. 따라서, 저항성소자R2에는 절대온도에 비례한 온도가 흐른다. 바이폴라트랜지스터Q1의 전류증폭율이 충분히 높은 것으로써 베이스전류를 무시할 수 있는 것으로 가정하면 MOS트랜지스터M1과 저항성소자R2가 직렬로 접속되어 있으므로 MOS트랜지스터M1에도 절대온도에 비례한 전류가 흐른다. 그리고, MOS트랜지스터M1, M2로 이루어지는 커렌트미러회로 및 MOS트랜지스터M3, M4로 이루어지는 커렌트미러회로를 거쳐서 MOS트랜지스터M4에 열전압VT에 비례한 전류가 흐른다. 이것이 저항성소자R3에 흘러 그 양끝에 VT에 비례한 전압K·VT(K는 비례정수)가 발생한다. 바이폴라 트랜지스터Q8의 베이스, 에미터전압VBE와 K·VT가 가산되고, 고전위측 전원VCC를 기준으로 해서 온도의존성이 없는 전압이 VREF로 출력된다.

다음에 출력특성이 전원전압에 의존하지 않는 회로구성의 실시예를 제3도에 도시한다.

MOS트랜지스터M1, M5, 바이폴라트랜지스터Q1, Q2 및 저항소자R2는 제2도에 있어서의 도면부호와 동일한 기능을 갖는다.

바이폴라트랜지스터Q4, 저항성소자R7은 피드백앰프회로를 구성하고 바이폴라트랜지스터Q4의 베이스에 인가된 전압을 증폭하여 에미터, 컬렉터간으로 출력한다. 이것이 바이폴라트랜지스터Q10과 MOS트랜지스터M6으로 이루어지는 앰프회로에 입력된다.

본 회로구성의 동작을 설명한다. MOS트랜지스터M1, M5, M6은 커렌트미러회로를 구성하고, 바이폴라트랜지스터Q10에는 MOS트랜지스터M1, M5에 흐르는 전류에 비례한 전류가 흐른다. 이미 기술한 바와 같이 MOS트랜지스터M1에는 절대온도에 비례한 전류가 흐른다. 따라서, 바이폴라트랜지스터Q10에도 절대온도에 비례한 전류가 흐른다. 전원전압이 상승하면 MOS트랜지스터M1, M5의 소오스, 드레인간 전압이 증대하여 이들 MOS트랜지스터에 흐르는 전류가 증대한다. 이것에 의해 바이폴라트랜지스터Q4의 베이스전위가 높게 되어 바이폴라트랜지스터Q10의 베이스전위를 저하시키고, MOS트랜지스터M6의 전류를 감소시켜 전원전류증대의 효과를 상쇄시킨다.

바이폴라트랜지스터Q5는 바이폴라트랜지스터Q10과 에미터, 베이스가 각각 접속되어 있기 때문에 절대온도에 비례하여 전원전압의존성이 없는 전류가 흐른다. 이 전류에 의해 R3에도 절대온도에 비례한 전류가 흐르고, 이것에 비례한 전압이 발생한다. 이 전압에 바이폴라트랜지스터Q8의 VBE가 가산되어 출력전압으로 된다. 따라서, 출력전압VREF는 온도의존성이 없고 전원전압의존성이 없는 전압으로 된다.

본 회로가 동작하는 최소한의 전원전압은 다음과 같이 된다. MOS트랜지스터M6을 MOS트랜지스터의 포화영역에서 사용할 필요가 있기 때문에 그 소오스와 드레인간에 약 1V정도의 전압이 필요하다. 이 값은 MOS트랜지스터의 특성에 의해서 변화한다. 예를들면 디플리션형MOS트랜지스터를 사용하면 더욱 작게할 수 있다. 다음에, 바이폴라트랜지스터Q10을 포화시키지 않기 위해 약 0.8V정도의 전압이 필요하다. 이 값도 바이폴라트랜지스터의 특성이나 전류값의 설정에 의해서 변화한다. 따라서, 합계 약 1.8V의 전원전압에서 본 실시예의 회로는 동작한다.

본 실시예의 효과는 약 1.8V의 낮은 전원전압에서도 전원전압의존성, 온도의존성을 갖지 않는 ECL입력버퍼의 입력임계값을 발생하는데 적합한 전원회로를 얻을 수 있는 것이다.

본 실시예의 회로의 최소한의 동작가능한 전원전압은 MOS트랜지스터M1, 바이폴라트랜지스터Q1, 저항성소자R2의 동작에 필요한 전압을 가산한 전원전압이다. 바이폴라트랜지스터Q1, 저항성소자R2에 필요한 전압은 약 0.8V, MOS트랜지스터M1에 필요한 전압은 약 1V이므로 본 회로는 약 1.8V라는 저전원전압에서 동작가능하다.

다음에 본 발명을 반도체기억장치의 ECL(Emitter Coupled Logic)출력버퍼에 응용한 예에 대해서 설명한다.

여기에서, 출력전위의 전원전압의존성과 온도의존성을 보상하기 위해 종래에 사용되고 있던 100k ECL의 출력버퍼회로를 제17도에 도시한다. ECL레벨의 출력은 하이레벨VOH가

- VOH=2·VCS/3

로우레벨VOL이

-VOL=4·VCS/3

로 표시된다. 이들 값의 온도의존성과 전원전압의존성을 없애기 위해서는 즉 제17도의 회로에 있어서 ECL출력단자에 온도의존성과 전원전압의존성이 없는 ECL출력레벨을 얻기 위해서는 VCS의 입력에 온도의존성과 전원전압의존성이 없는 정전압VCS를 인가하면 좋은 것을 알 수 있다.

그러나, 이 회로에는 다음에 기술하는 문제점이 있다. 제17도의 출력버퍼회로의 온도의존성의 보상기구는 정전류원부에 바이폴라트랜지스터와 저항성소자를 필요로 하기 때문에 바이폴라트랜지스터를 포화시키지 않고 사용하는 경우에 전원전압이 약 2.8V이하에서는 동작이 불가능하다. 전원전압3V에서의 동작을 안정하게 보증하기 위해서는 LSI칩내의 배선저항 등에 의한 내부전원전압의 저하 등도 고려해서 전원전압2.4V정도에서도 회로가 동작하는 것을 보증할 필요가 있다. 다음에 제17도의 회로의 동작가능한 최소한의 전원전압이 약 2.8V인 것을 설명한다.

이하, 전위는 VCC를 0V의 기준으로써 설명한다. ECL의 출력진폭은 약 0.8V, 즉 ECL의 로우레벨이 출력되고 있을 때 출력 바이폴라트랜지스터의 베이스는 -0.8V의 전위에 있다. 커렌트스위치의 우측의 바이폴라트랜지스터를 포화시키지 않기 위해 커렌트스위치의 우측의 바이폴라트랜지스터의 베이스전압의 하이레벨도 -0.8V이하여만 한다. 따라서, 커렌트스위치의 공통의 에미터의 전위는 -1.6V로 된다. 전원전압이 -2.5V일때는 바이폴라트랜지스터와 저항으로 이루어지는 정전류원부에는 0.9V의 전압만이 걸린다. 그러나, 전류원부의 바이폴라트랜지스터의 베이스VCS에는 약 1.50VBE의 전압을 인가하기 위해 이 바이폴라트랜지스터가 포화한다. 즉, 종래기술에는 이상과 같은 문제점이 있었다.

제4도는 본 발명에 의한 ECL출력버퍼의 1예를 도시한 도면이다.

바이폴라트랜지스터Q20, Q21 및 저항소자R20, R21은 바이폴라트랜지스터 Q20, Q21의 에미터끼리를 접속해서 전류원회로에 접속하고, 각각의 컬렉터를 저항소자R20, R21을 거쳐서 고전위전원에 접속하는 것에 의해서 커렌트스위치를 형성한다.

커렌트스위치의 입력신호는 바이폴라트랜지스터Q20, Q21의 베이스에서 각각 상보적인 신호가 입력된다.

커렌트스위치의 출력신호는 바이폴라트랜지스터Q21의 컬렉터전위로써 나타나고, 이것에 베이스를 접속한 출력바이폴라트랜지스터Q25의 에미터에 최종적으로 폐치된다.

본 실시예의 특징은 상기 커렌트스위치의 전류원회로로써 온도변화에 대해서 정의 의존성을 갖는 전류를 발생하는 회로부를 커렌트미러에 접속한 회로를 채용하고 있는 것이다.

다음에 구체적으로 설명한다.

제4도의 회로중의 MOS트랜지스터M1, M5, 바이폴라트랜지스터Q1, Q2 및 저항소자R2로 이루어지는 회로부는 제2도와 마찬가지로 절대온도에 비례하는 전류를 발생한다. 그리고, MOS트랜지스터M1, M2로 이루어지는 커렌트미러 및 바이폴라트랜지스터Q10, Q11로 이루어지는 커렌트미러를 거치는 것에 의해서 바이폴라트랜지스터 Q11에도 절대온도에 비례한 전류가 흐르게 된다. 이것에 의해 R21의 양끝에는 열전압에 비례한 전압이 발생한다. 이 전압과 바이폴라트랜지스터Q25의 베이스, 에미터간 전압VBE가 가산되어 출력전압으로 된다. 저항값이나 바이폴라트랜지스터의 에미터사이즈 등의 회로파라미터를 적당히 선택하는 것에 의해 출력전압의 온도의존성을 없앨 수 있다.

즉, 저항소자R21의 양끝에 발생하는 전압k·VT(k는 회로파라미터에 의해 결정되는 비례정수)와 바이폴라트랜지스터Q25의 VBE의 온도의존성의 절대값을 같게 설정하면 좋다.

또, 도면중의 저항소자R25와 다이오드로써 사용하는 바이폴라트랜지스터Q23 및 저항소자R24와 다이오드로써 사용하는 바이폴라트랜지스터Q22를 마련하는 것에 의해 보다 효과적으로 출력버퍼의 출력신호전압의 온도의존성을 없앨 수 있다.

다음에 저항성소자의 저항값의 온도의존성을 무시할 수 있다고 가정해서 계산한다.

바이폴라트랜지스터Q1의 에미터면적을 A1, 바이폴라트랜지스터Q2의 에미터면적을 A2, Q1의 에미터전류를 I1, Q2의 에미터전류를 I2로 한다. I4, I7, I8, I9, I10은 각각 도면중의 화살표로 표시한 부분을 흐르는 전류이다. I4는 MOS트랜지스터M1, M2, Q8, Q9가 구성하는 커렌트미러회로에 의해 I2에 비례하기 때문에 I2를 사용해서

I4=A·I2 ····(1)

로 나타낼 수 있다. 단, A는 커렌트미러회로에 의해서 결정되는 비례정수이다.

출력전위가 로우일때는

I4=I7+I10 ····(2)

I10=I9 ····(3)

I7·R21=I10·R20+VBE23+I9·R25 ··(4)

가 성립한다. 단, VBE23은 바이폴라트랜지스터Q23의 베이스와 에미터간에 걸리는 전압이다. 바이폴라트랜지스터Q25의 베이스전류는 무시되는 것으로 가정하였다. 식 (2), (3), (4)를 I7에 대해서 풀면

I7·R21=R21/Ra·I4(R20+R25)

+R21/Ra·VBE23 ···(5)

를 얻을 수 있다. 단, Ra는 R21, R20, R25의 합을 나타낸다.

출력전위가 하이일때는

I4=I10+I8 ······(6)

I8=I7 ······(7)

로 된다. 바이폴라트랜지스터Q25의 베이스전류가 충분히 작다는 가정하에서는

I10·R20=I8·(R21+R24)+VBE22 ··(8)

가 성립한다. 따라서, 식(6)과 (8)에서 출력전위가 하이일때는

I7·R21=(I4·R20-VBE24)·R21/Rb ··(9)

가 되게 할 수 있다. 단, Rb는 R21, R24, R20의 합을 나타낸다.

VBE1을 바이폴라트랜지스터Q1의 베이스와 에미터간에 걸리는 전압, VBE2를 바이폴라트랜지스터Q2의 베이스와 에미터간에 걸리는 전압으로 하면 I1과 I2를 사용해서 이들은

VBE1=kT/q·1n(I1/A1 Is) ··(10)

VBE2=kT/q·1n(I2/A2 Is) ··(11)

로 나타낼 수 있다. 단, k는 볼쯔만정수, T는 절대온도, q는 기본적인 전하, Is는 바이폴라트랜지스터의 포화전류이다. 여기에서 R2에 걸린 전압은 VBE1-VBE2이므로, I2는 I1, I2, R2, A1, A2를 사용해서

I2=kT/q·1n(I1 A2/I2 A1)/R2 ··(12)

로 나타낼 수 있다.

I2의 온도의존성, 즉 dI2/dT는 식(12)를 온도T로 미분해서

dI2/dT=(k/q·1nr+kT/q·dr/dT/r)/R2 ··(13)

로 나타낼 수 있다. 단, r=I1 A2/I2 A1이다. 여기에서 r의 온도의존성이 MOS트랜지스터의 커렌트미러회로에 의해 r자체와 비교해서 충분히 작게 억제되고 있다고 가정해서 dr/dT/r=0이라고 하면

dI2/dT=k/q·1n r/R2=I2/T ··(14)

로 된다.

ECL출력버퍼의 출력전압은 식(5)에서 로우레벨이

-VOL=I7·R21+VBE25

=R21·(R20+R25)/Ra·I4+R21/Ra·VBE23+VBE25 ··(15)

식(9)에서 하이레벨이

-VOH=17·R21+VBE25

=(I4·R20-VBE22)·R21/Rb+VBE25 ···(16)

으로 표시된다. 이들을 온도T로 미분해서

-dVOL/dT=dI4/dT·R21·(R20+R25)/Ra+R21/Ra·dVBE23/

dT+dVBE25/dT ···(17)

-dVOH/dT=(dI4/dT·R25-dVBE22/dT)·R21/Rb+dVBE25/dT ··(18)

을 얻을 수 있다. 식(17), (18)이 0V로 되는 조건과 식(1)과 (14)에서

-dVOL/dT=A·I2/T·R21·(R20+R25)/Ra+(R21+Ra)/

Ra·dVBE/dT=0V ··(19)

-dVOH/dT=A·I2/T·(R21·R20/Rb)+(R24+R20)/Rb·dVBE/dT=0V ···(20)

을 얻을 수 있다. 단, VBE25, VBE22 및 VBE23은 같다고 가정하여 이들을 VBE로 나타냈다. VBE의 온도의존성(dVBE/dT)는 바이폴라트랜지스터Q25, Q22, Q23에서 같다고 가정하였다. 식(19)와 (20)이 성립하도록 회로정수를 결정하면 이상의 가정하에서 상정한 온도조건의 근방에서 온도의존성이 없는 ECL출력버퍼를 얻을 수 있다.

제4도에 도시한 실시예의 효과는 출력버퍼의 전류원부의 구성이 종래의 바이폴라트랜지스터와 저항에 의한 출력버퍼의 전류원과 비교해서 보다 낮은 전원전압에서 동작하는 것이다.

구체적으로는 전원회로부의 동작가능한 최소한의 전원전압은 제3도의 회로와 마찬가지로 약 1.8V로 된다. 또, 출력버퍼부의 회로의 동작가능한 최소한의 전원전압은 다음과 같이 약 2.4V로 된다.

즉, ECL출력진폭의 규격에서 저항성소자R21의 양끝에 필요한 전압은 약 0.8V이다. 바이폴라트랜지스터Q20, Q21의 포화방지를 위해 약 0.8V필요하다. 전류원의 바이폴라트랜지스터Q11의 포화방지를 위해 약 0.8V필요하여 합계 약 2.4V의 전원전압에서 출력버퍼부가 동작가능하다. 포화방지된 이들 바이폴라트랜지스터가 가벼운 포화에 들어가는 것을 허용하면 보다 낮은 전원전압에서도 동작할 수 있다.

본 실시예의 효과는 약 2.4V의 낮은 전원전압에서 전원전압, 온도에 의존하지 않는 ECL출력레벨을 보증할 수 있는 출력버퍼를 얻을 수 있는 것이다. 예를들면 100k ECL의 입출력규격이 전원전압2.4V의 외부전압의 집적회로로 만족될 수 있어 집적회로의 소비전력을 저감할 수 있다.

다른 실시예를 제5도를 사용해서 설명한다.

제5도가 제4도와 다른 점은 정전류원의 신호를 전달하는데 제4도에서는 바이폴라트랜지스터의 커렌트미러회로를 사용한 것에 대해서 제5도에서는 MOS트랜지스터(M3, M4)의 커렌트미러회로를 사용하는 점이다.

MOS트랜지스터의 커렌트미러회로에 대해서 바이폴라트랜지스터의 커렌트미러회로의 쪽이 그 특성이 보다 전원잡음의 영향을 받기 어렵다. 이 경우의 전원잡음이라는 것은 바이폴라트랜지스터의 베이스 또는 MOS의 게이트전위가 어떠한 이유로 흔들린 경우의 회로출력에 주는 영향이다.

그러나, MOS트랜지스터의 최소한의 동작전원전압은 바이폴라트랜지스터와 같이 포화에 의해서 결정되지 않는다. 제5도에 도시한 회로의 효과는 소오스, 드레인간의 ON저항이 충분히 낮은 MOS트랜지스터를 전류원부에 사용하면 바이폴라트랜지스터를 사용한 것보다도 낮은 전원전압에서의 동작이 가능하게 되는 것이다. 또, 본 회로구성에서는 전원단자간에 최소한의 필요한 전압이 바이폴라트랜지스터의 베이스, 에미터간 전압과 MOS트랜지스터를 포화영역에서 사용하기 위한 드레인전압의 합으로 되어 전원부는 약 1.8V의 전원전압에서도 동작하므로 낮은 전원전압회로의 대응이 가능하게 된다.

다른 실시예를 제6도를 사용해서 설명한다.

제6도의 회로의 좌측은 제3도에서 기술한 전원전압의 변동에 대해서 그 출력을 상쇄시킨 기준전류발생회로이다. 또, 도면의 우측의 회로는 제4도에서 설명한 ECL출력버퍼회로이다.

제4도와 마찬가지로 바이폴라트랜지스터Q11에는 바이폴라트랜지스터Q10에 흐르는 전류에 비례한 전류가 흐른다. 바이폴라트랜지스터Q10에는 제3도의 회로와 마찬가지로 전원전압에 의존하지 않고 절대온도에 비례하는 전류가 흐르므로 바이폴라트랜지스터Q11에도 동일한 전류가 흐른다. 이것에 의해, 상술한 바와 같이 출력전압의 하이레벨과 로우레벨에 온도의존성, 전원전압의존성이 없어진다.

다른 실시예를 제7도를 사용해서 설명한다.

제7도가 제6도와 다른 점은 정전류원의 신호를 전달하는데 제6도에서는 바이폴라트랜지스터의 커렌트미러회로를 사용한 것에 대해서 제7도에서는 MOS트랜지스터M6, M12로 구성되는 커렌트미러회로 및 MOS트랜지스터M10, M11로 구성되는 커렌트미러회로를 사용하는 점이다.

본 실시예의 회로구성의 효과는 전원전압의 변동에 관계없이 일정하고, 또 온도에 의존하지 않는 ECL출력버퍼회로를 얻을 수 있는 것이다.

제8도는 본 발명에 의한 정전압발생회로의 다른 1예를 도시한 도면이다.

제8도의 회로는 제3도의 회로에 있어서의 비례전류를 흐르게 하는 바이폴라트랜지스터Q10, Q5를 MOS트랜지스터M13, M14로 치환한 회로로 되어 있다. 제3도와 마찬가지로 제8도에서도 M13, M14에는 비례한 전류가 흐른다.

제8도의 회로가 동작하기 위해 필요한 최소한의 전원전압은 다음과 같이 된다.

MOS트랜지스터M5를 MOS트랜지스터의 포화영역에서 사용할 필요가 있으므로 그 소오스와 드레인간에 약 1.0V의 전압이 필요하다. 이 값은 MOS트랜지스터의 게이트전압의 설정에 의해서 변화한다. 다음에 바이폴라트랜지스터Q1의 베이스, 에미터간전압때문에 약 0.8V의 전압이 필요하다. 이 값도 트랜지스터의 특성이나 전류값에 의해서 변화한다. 따라서, 합계 약 1.8V의 전원전압에서 본 실시예의 회로는 동작한다.

본 실시예의 효과는 약 1.8V의 낮은 전원전압에서도 전원전압의존성, 온도의존성을 갖지 않는 ECL입력버퍼의 입력 임계값을 발생하는데 적합한 전원회로를 얻을 수 있는 것이다.

본 회로구성의 동작을 설명한다. MOS트랜지스터M1, M5, M6은 커렌트미러회로를 구성하고, MOS트랜지스터M13에는 MOS트랜지스터M1, M5에 흐르는 전류에 비례한 전류가 흐른다. 이미 기술한 바와 같이 MOS트랜지스터M1에는 절대온도에 비례한 전류가 흐르기 때문에 MOS트랜지스터M13에도 절대온도에 비례한 전류가 흐른다. 전원전압이 상승하면 MOS트랜지스터M1, M5의 소오스, 드레인간 전압이 증대하여 이들 MOS트랜지스터에 흐르는 전류가 증가한다. 이것에 의해 바이폴라트랜지스터Q4의 베이스전위가 높게 되고, MOS트랜지스터M13의 게이트전위를 저하시키며, MOS트랜지스터M6의 전류를 감소시켜 전원전류증대의 효과를 상쇄시킨다.

MOS트랜지스터M14는 MOS트랜지스터M13과 소오스, 게이트, 기판이 각각 접속되어 있기 때문에 절대온도에 비례하여 전원전압의존성이 없는 전류가 흐른다. 이 전류에 의해 R3에도 절대온도에 비례한 전류가 흐르고, 이것에 비례한 전압이 발생한다. 이 전압에 바이폴라트랜지스터Q8의 VBE가 가산되어 출력전압으로 된다. 따라서, 출력전압VREF는 온도의존성이 없고 전원전압의존성이 없는 전압으로 된다.

제9도는 본 발명에 의한 ECL출력버퍼회로의 다른 1예를 도시한 도면이다.

제9도의 회로의 좌측의 회로는 제8도에서 기술한 전원전압의 변동에 대해서 그 출력을 상쇄시킨 기준전류발생회로이다. 또, 도면의 우측의 회로는 제5도에서 설명한 ECL출력버퍼회로에 대기시에 출력전류의 공급을 중단하기 위한 MOS트랜지스터M17을 부가한 것이다.

MOS트랜지스터M16은 MOS트랜지스터M13과 게이트, 소오스가 공통이고, 또 드레인전압이 전원전압의 변동에 대해서 동일한 작용을 하기 때문에 MOS트랜지스터M16에는 MOS트랜지스터M13에 비례한 전류가 흐른다. MOS트랜지스터M13에는 제9도의 회로와 마찬가지로 전원전압에 의존하지 않고 절대온도에 비례하는 전류가 흐르기 때문에 MOS트랜지스터M16에도 동일한 전류가 흐른다. 이것에 의해 이미 기술한 바와 같이 출력전압의 하이레벨과 로우레벨에 온도의존성, 전원전압의존성이 없어진다.

MOS트랜지스터M17은 출력버퍼의 동작시에는 그 게이트에 하이레벨신호가 인가되어 출력버퍼에 전류가 공급된다. 대기시에는 게이트에 로우레벨이 인가되어 소비전류를 절약하고, 출력트랜지스터Q25의 베이스전류를 차단한다. MOS트랜지스터M17은 출력전류를 공급하기 위해 충분히 크게 해두면 좋다.

전원회로부의 동작가능한 최소한의 전원전압은 약 1.8V이다. 또, 출력버퍼부의 회로의 동작가능한 최소한의 전원전압은 다음과 같이 약 1.8V이다.

즉, ECL출력진폭의 규격에서 저항성소자R21의 양끝에 필요한 전압은 약 0.8V이다. 또, 바이폴라트랜지스터Q20, Q21의 포화방지를 위해 약 0.8V필요하다. 전류원의 MOS트랜지스터M16이 포화영역에서 동작하기 위해 약 0.2V필요하여 합계 약 1.8V의 전원전압에서 출력버퍼부가 동작가능하다. M13의 게이트전위를 낮게 설정하는 것에 의해 소오스, 드레인간 전압이 0.2V정도에서도 M16을 포화영역에서 동작시키는 것이 가능하다. 포화방지된 바이폴라트랜지스터가 가벼운 포화로 들어가는 것을 허용하면 보다 낮은 전원전압에서도 동작가능하다. 또, MOS트랜지스터M13의 게이트전압을 보다 낮게 설정하는 것에 의해서도 낮은 전원전압에서의 동작이 가능하다.

본 실시예의 효과는 약 1.8V의 낮은 전원전압에서 전원전압, 온도에 의존하지 않는 ECL출력레벨을 보증할 수 있는 출력버퍼를 얻을 수 있는 것이다. 예를들면 100k ECL의 입출력규격이 전원전압1.8V의 외부전압의 집적회로로 만족될 수 있어 집적회로의 소비전력을 저감할 수 있다.

본 실시예의 다른 효과는 대기시에 소비전류를 절약하여 ECSL출력을 하이임피던스로 하는 것이 가능한 ECL출력버퍼회로를 얻을 수 있는 것이다.

제10도에 본 발명에 의한 ECL출력버퍼회로의 다른 1예를 도시한다.

제10도의 좌측의 회로는 전원전압의 변동과 온도의 변동에 대해서 ECL출력버퍼의 출력을 상쇄시키기 위한 기준전압 발생회로이다. 도면의 우측의 회로는 제9도에서 설명한 ECL출력버퍼회로와 동일하다.

제10도의 회로에 있어서, 제9도의 회로와 다른 점은 MOS트랜지스터M5, M1, M6이 M21∼M29 및 M13을 부가해서 구성한 레귤레이티드 캐스코드 커렌트미러회로(regulated cascode current mirror회로)로 접속되어 있는 것이다. 레귤레이티드 캐스코드 커렌트미러회로는 예를들면 VLSI DESIGN TECHNIQUES FOR ANALOG AND DIGITAL CIRCUITS(Randall L. Geiger, Phillip E. Allen, Noel R. Strader, McGRAW-HILL, 1990)에 기술되어 있다.

제10도의 회로는 제9도의 회로의 특성의 전원전압의존성을 작게한 회로이다. 제10도의 회로에서는 그 특성의 전원전압의존성을 작게하기 위해 MOS트랜지스터M21, M22, M24, M25, M26, M27, M28, M29를 추가하였다. 이들 MOS트랜지스터는 다음과 같이 동작하며, 회로를 더욱 정확하게 동작시키는 것을 가능하게 한다.

제9도의 회로에서 그 성능의 전원전압의존성이 큰 것은 커렌트미러로 연결된 MOS트랜지스터M5, M6, M1의 전류의 전원전압의존성이 크기 때문이다. 이들 MOS트랜지스터의 전류의 전원전압의존성이 다른 것은 그 드레인전압의 전원전압의존성이 다르기 때문이다. 예를들면 MOS트랜지스터M5의 드레인전압은 바이폴라트랜지스터Q1이 있기 때문에 저전위측의 전원전위를 기준으로 해서 결정된다. 이것에 대해서 MOS트랜지스터M6의 드레인은 그 게이트와 드레인이 접속되어 있기 때문에 고전위측의 전원전압을 기준으로 해서 결정된다. 이 때문에 고전위측과 저전위측 전원전위의 차인 전원전압이 변화하면 MOS트랜지스터M5와 MOS트랜지스터M6의 드레인전압이 각각 상관없이 변화하여 각각의 MOS트랜지스터에 흐르는 전류의 크기가 다르게 된다.

이것에 대해서 제10도의 회로에서는 다음과 같이 이 의존성을 맞추는 것을 가능하게 하고 있다. M23과 M13은 커렌트미러로 연결되어 있으며, 비례하는 전류가 흐른다. M21은 M23의 드레인전압을 고전위측의 전위를 기준으로 해서 결정하기 위한 MOS트랜지스터이다. 이것에 의해 MOS트랜지스터M22와 M6에는 비례하는 전류가 흐른다. 이 때문에 MOS트랜지스터M1과 M7의 드레인 전압은 모두 고전위측 전원전위를 기준으로 해서 결정된다. 따라서, MOS트랜지스터M1과 M6에 흐르는 전류의 비의 전원전압의존성은 제10도의 경우보다도 작게 하는 것이 가능하다.

MOS트랜지스터M24, M25 및 M26은 MOS트랜지스터M21, M22 및 M23과 동일한 작용을 한다.

또, MOS트랜지스터M27, M28 및 M29로 구성되는 회로는 저항소자R7에 흐르는 전류의 전원전압의존성을 없애서 소비전력을 저감하는 것이다.

제10도내에 마련되어 있는 용량C1, C2, C3은 Q4, Q7에 의한 피드백앰프에 의한 발진을 막기 위해 마련한 용량이다.

또, 제10도중의 VOE는 본 출력버퍼이외의 회로(예를들면 입력버퍼회로)와 전원회로를 공통화해서 사용하는 경우의 단자이다.

제11도에 제8도의 회로특성의 전원전압의존성을 더욱 감소시켜 향상한 기준전압발생회로를 도시한다. 이 회로의 기본구성은 제8도와 거의 동일하지만, 제10도와 마찬가지로 레귤레이티드 캐스코드 커렌트미러회로를 사용한 것에 장점이 있다. 제11도중의 소자로써 제10도중의 소자와 동일한 부호의 것은 제10도중의 소자와 동일한 기능을 갖는다.

제11도중의 VOE도 또 전원회로 공통화를 위한 단자이다. 제11도의 회로가 발생하는 전압VREF는 예를들면 반도체기억장치의 ECL입력버퍼에 공급되지만 제10도의 회로와의 비교에서 명확하게 된 바와 같이 단자VOE를 사용하는 것에 의해서 입력버퍼회로의 전원회로와 출력버퍼회로의 전원회로를 공통화할 수 있는 것을 알 수 있다.

상술한 내용에서 지금까지 설명해온 모든 회로가 전원회로의 공통화라는 편리함에 기여하는 것은 분명하다.

다음에 본 발명의 회로를 적용한 반도체기억장치에 대해서 설명한다.

이상 기술해온 출력버퍼회로 및 정전압회로를 반도체기억장치에 적용하면 온도나 전원전압의 변동에 대해서도 신뢰성이 높은 반도체기억장치를 실현할 수 있는 것은 명확하다.

다음에서는 특히 전원회로의 공통화를 예를 들어서 설명한다.

제12도에 본 발명의 전원회로를 사용한 ECL입출력의 SRAM LSI의 블럭도의 예를 도시한다. SRAM의 기본적인 구성은 공지이고, 도면에 도시한 바와 같이 입력버퍼, 어드레스디코더, 메모리셀, 센스앰프, 출력버퍼로 분리된다. 이들은 최소한의 필요한 기능에 대응하며, 이 이외에도 여러 기능을 하는 회로를 LSI내부에 포함하는 것이 일반적이다.

제12도에서는 입력버퍼와 출력버퍼에서 전원회로를 공통화하고 있다. 도면중의 VREF 및 VOE는 예를들면 제11도 및 제10도의 회로에서 얻을 수 있는 것을 나타내고 있다.

제12도는 ECL입출력의 LSI의 예로써, 입출력버퍼의 DC특성은 ECL의 규격에 적합한 것이 필요하다. 본 발명을 이용하면 규격에 적합한 SRAM LSI를 얻을 수 있다.

구체적으로는 ECL입력버퍼의 입력신호의 논리임계값 및 ECL출력버퍼의 논리하이레벨, 논리로우레벨의 3개의 값의 온도의존성 및 전원전압의존성을 작게 하는 것에 의해 상기 효과를 얻을 수 있다.

제13도는 센스앰프의 전원회로에도 적용한 예이다.

일반적으로 ECL SRAM에서는 입력버퍼와 센스앰프에는 바이폴라트랜지스터를 사용한 커렌트스위치회로가 사용되고 있다. 커렌트스위치회로는 전류원부를 갖지만, 전류원이 공급하는 전류의 크기에 의해 그 성능이 크게 변화한다. 그러나, 일반적으로는 전류원이 공급하는 전류의 크기는 온도나 전원전압에 의해 변화하므로 이들 회로부의 성능도 온도나 전원전압의 외부파라미터에 의해 변동하게 된다. 본 발명을 이용하는 것에 의해, 새로운 전류원회로에 의해 온도 및 전원전압에 의존하지 않는 전류를 이들 회로에 공급할 수 있기 때문에 이들 회로의 성능의 외부파라미터에 대한 의존성을 작게 하여 안정된 성능을 얻는 것이 가능하게 된다.

제14도는 다른 ECL SRAM LSI의 예를 도시한 도면이다. 일반적으로는 LSI칩중에는 여러개의 센스앰프나 입출력버퍼가 존재하며 이들이 반드시 물리적으로 가까운 범위에 배치되는 것은 아니다. 즉, 이것은 칩의 배치에 있어서의 다른 요인으로부터의 요청으로 결정되는 일이 있다. 상기의 전원회로와 센스앰프 등의 전원신호(도면에서는 VREF, VOE등)를 받는 회로가 LSI칩중에서 멀리 배치되면 칩중의 잡음이 상기 전원신호에 섞이기 쉽고, 이것에 의해 회로성능이 저하되는 요인으로 된다. 또, LSI칩내의 전류소비에 의한 전원배선의 전압강하에 의해 전원배선전위가 칩중의 다른 장소에서는 다르기 때문에 여전히 회로성능을 저하시키는 요인으로 된다.

제14도에 도시한 것은 입력회로용 전원과 내부회로용 전원, 그것에 출력회로용 전원으로 각각 분할해서 본 발명의 회로를 적용한 SRAM LSI의 블럭도이다. 이와 같은 구성에 의하면 전원회로를 전원신호를 받는 각 회로(입력회로, 내부회로, 출력회로)의 가까이에 배치할 수 있기 때문에 상술한 문제가 생기지 않는 효과가 있다.

Claims

온도변화의 영향을 받지 않고 일정한 전압을 발생하는 정전압 발생회로로서, 온도변화에 대해 정의 의존성을 갖는 제1의 전류를 발생하는 제1의 회로; 상기 제1의 전류를 전압으로 변환하는 제2의 회로 및; 상기 제2의 회로를 거쳐서 흐르는 전류가 상기 제1의 회로의 전류에 비례하고, 상기 온도변화의 영향을 받지 않고 출력전압으로 변환되도록 상기 제1의 회로와 상기 제2의 회로를 결합하는 비례전류 공급회로를 포함하는 것을 특징으로 하는 정전압 발생회로.
제1항에 있어서, 상기 비례전류 공급회로는 바이폴라 트랜지스터에 의해 형성된 커렌트 미러회로를 포함하는 것을 특징으로 하는 정전압 발생회로.
제1항에 있어서, 상기 비례전류 공급회로는 MOS 트랜지스터에 의해 형성된 커렌트 미러회로를 포함하는 것을 특징으로 하는 정전압 발생회로.
제1항에 있어서, 상기 제1의 회로는 서로 접속되는 컬렉터와 베이스 및 저전위측 전원에 접속되는 에미터를 갖는 제1의 바이폴라 트랜지스터, 상기 제1의 바이폴라 트랜지스터의 베이스에 접속되는 베이스를 갖는 제2의 바이폴라 트랜지스터,

상기 제2의 바이폴라 트랜지스터의 에미터와 상기 저전위측 전원 사이에 접속되는 저항성 소자, 상기 제1의 바이폴라 트랜지스터의 컬렉터에 접속되는 드레인과 고전위측 전원에 접속되는 소오스를 갖는 제1의 MOS 트랜지스터 및 게이트 및 드레인이 상기 제1의 MOS 트랜지스터의 게이트와 상기 제2의 바이폴라 트랜지스터의 컬렉터에 접속되고 소오스가 상기 고전위측 전원에 접속되는 제2의 MOS 트랜지스터를 포함하는 것을 특징으로 하는 정전압 발생회로.
제1항에 있어서, 상기 제2의 회로는 저항성 소자를 포함하는 것을 특징으로 하는 정전압 발생회로.
제1항에 있어서, 상기 제1의 회로에서 인가된 전압을 증폭하고 전원전압의 변동에 의한 상기 출력전압의 변동을 감소시키는 피드백 앰프회로를 더 포함하는 것을 특징으로 하는 정전압 발생회로.
제1항에 있어서, 상기 제1의 회로는 상기 출력전압의 전원전압 의존성을 감소시키는 레귤레이티드 캐스캐이드 커렌트 미러회로를 더 포함하는 것을 특징으로 하는 정전압 발생회로.
온도변화의 영향을 받지 않고 일정한 전압을 발생하는 정전압 발생회로로서, 온도변화에 대해 정의 의존성을 갖는 전류를 발생하는 제1의 회로; 상기 전류를 전압으로 변환하는 제2의 회로 및; 온도변화의 영향을 받지 않고 전압을 발생하는 회로를 형성하기 위해, 고전위측 전원과 저전위측 전원 사이에 상기 제1의 회로와 상기 제2의 회로의 조합을 병렬로 접속하는 수단을 포함하고, 상기 제1의 회로와 상기 제2의 회로중의 하나를 거쳐서 통과하는 전류가 상기 제1의 회로와 상기 제2의 회로의 다른 한쪽을 통해서 직접 통과하는 것을 방지하기 위해, 상기 제1의 회로와 상기 제2의 회로가 병렬로 접속되는 것을 특징으로 하는 정전압 발생회로.
서로 접속되는 컬렉터와 베이스 및 저전위측 전원에 접속되는 에미터를 갖는 제1의 바이폴라 트랜지스터; 상기 제1의 바이폴라 트랜지스터의 베이스에 접속되는 베이스를 갖는 제2의 바이폴라 트랜지스터; 상기 제2의 바이폴라 트랜지스터의 에미터와 상기 저전위측 전원 사이에 접속되는 제1의 저항성 소자; 상기 제1의 바이폴라 트랜지스터의 컬렉터에 접속되는 드레인과 고전위측 전원에 접속되는 소오스를 갖는 제1의 MOS 트랜지스터; 게이트 및 드레인이 상기 제1의 MOS 트랜지스터의 게이트와 상기 제2의 바이폴라 트랜지스터의 컬렉터에 접속되고, 소오스가 상기 고전위측 전원에 접속되는 제2의 MOS 트랜지스터; 상기 제1의 저항성 소자를 거쳐서 흐르는 전류에 비례하는 전류를 받도록 커렌트 미러회로를 거쳐서 상기 제1의 저항성 소자에 접속되는 제2의 저항성소자 및; 상기 제2의 저항성 소자의 제1의 끝부에 접속되는 컬렉터와 상기 제2의 저항성 소자의 제2의 끝부에 접속되는 베이스를 갖고, 전원을 기준으로 하는 일정한 전압을 에미터에서 발생하는 제3의 바이폴라 트랜지스터를 포함하는 것을 특징으로 하는 정전압 발생회로.
바이폴라 트랜지스터에 의해 형성된 커렌트 스위치; 상기 커렌트 스위치의 한쪽의 출력에 접속되는 베이스, 고전위측 전원에 접속되는 컬렉터 및 회로출력으로서 기능하는 에미터를 갖는 출력 바이폴라 트랜지스터; 상기 출력 바이폴라 트랜지스터의 베이스와 상기 고전위측 전원 사이에 접속되고, 온도변화에 대해 정의 의존성을 갖는 전류를 공급하는 것에 의해 온도변화에 대해 정의 의존성을 갖는 전압을 발생하고, 온도변화에 대해 부의 의존성을 갖는 상기 출력 바이폴라 트랜지스터의 베이스-에미터 전압을 정의 의존성을 갖는 상기 전압에 의해 상쇄시키는 것에 의해서 온도변화에 대해 의존성이 없는 신호를 회로출력에서 출력하는 전압발생소자 및; 온도변화에 대해 정의 의존성을 갖는 전류를 발생하는 회로부가 커렌트 미러회로에 접속되는 회로를 구비하는 상기 커렌트 스위치의 전류원 회로를 포함하는 것을 특징으로 하는 ECL 출력버퍼회로.
제10항에 있어서, 온도변화에 대해 정의 의존성을 갖는 전류를 발생하는 상기 회로부는 서로 접속되는 컬렉터와 베이스 및 저전위측 전원에 접속되는 에미터를 갖는 제1의 바이폴라 트랜지스터, 상기 제1의 바이폴라 트랜지스터의 베이스에 접속되는 베이스를 갖는 제2의 바이폴라 트랜지스터, 상기 제2의 바이폴라 트랜지스터의 에미터와 상기 저전위측 전원 사이에서 접속되는 저항성 소자, 상기 제1의 바이폴라 트랜지스터의 컬렉터에 접속되는 드레인과 상기 고전위측 전원에 접속되는 소오스를 갖는 제1의 MOS 트랜지스터 및 게이트 및 드레인이 상기 제1의 MOS 트랜지스터의 게이트와 상기 제2의 바이폴라 트랜지스터의 컬렉터에 접속되고, 소오스가 상기 고전위측 전원에 접속되는 제2의 MOS 트랜지스터를 포함하는 것을 특징으로 하는 ECL 출력버퍼회로.
제10항에 있어서, 상기 회로부에서 인가된 전압을 증폭하고 전원전압의 변동에 따른 상기 출력전압의 변동을 감소시키는 피드백앰프 회로를 더 포함하는 것을 특징으로 하는 ECL 출력버퍼회로.
제10항에 있어서, 상기 회로부는 전원전압변화에 대해 의존성이 없는 안정한 출력신호를 발생하는 레귤레이티드 캐스캐이드 커렌트 미러회로를 더 포함하는 것을 특징으로 하는 ECL 출력버퍼회로.
제10항에 있어서, 상기 커렌트 미러회로는 바이폴라 트랜지스터를 포함하는 것을 특징으로 하는 ECL 출력버퍼회로.
제10항에 있어서, 상기 커렌트 미러회로는 MOS 트랜지스터를 포함하는 것을 특징으로 하는 ECL 출력버퍼회로.
입력버퍼, 디코더, 메모리셀, 센스앰프, 출력버퍼 및 정전압 발생회로를 구비한 반도체 기억장치에 있어서, 상기 정전압 발생회로는 온도변화의 영향을 받지 않고 일정한 전압을 발생하는 정전압 발생회로이고, 온도변화에 대해 정의 의존성을 갖는 제1의 전류를 발생하는 제1의 회로, 상기 제1의 전류를 전압으로 변환하는 제2의 회로 및 상기 제2의 회로를 거쳐서 흐르는 전류가 상기 제1의 회로의 전류에 비례하고, 상기 온도변화의 영향을 받지 않고 출력전압으로 변환되도록 상기 제1의 회로와 상기 제2의 회로를 결합하는 비례전류 공급회로를 포함하는 것을 특징으로 하는 반도체 기억장치.
입력버퍼, 디코더, 메모리셀, 센스앰프, ECL 출력버퍼 회로 및 정전압 발생회로를 구비한 반도체 기억장치에 있어서, 상기 ECL 출력버퍼 회로는 바이폴라 트랜지스터에 의해 형성된 커렌트 스위치, 상기 커렌트 스위치의 한쪽의 출력에 접속되는 베이스, 고전위측 전원에 접속되는 컬렉터 및 회로출력으로서 기능하는 에미터를 갖는 출력 바이폴라 트랜지스터, 상기 출력 바이폴라 트랜지스터의 베이스와 상기 고전위측 전원 사이에 접속되고, 온도변화에 대해 정의 의존성을 갖는 전류를 공급하는 것에 의해서 온도변화에 대해 정의 의존성을 갖는 전압을 발생하고, 온도변화에 대해 부의 의존성을 갖는 상기 출력 바이폴라 트랜지스터의 베이스-에미터 전압을 정의 의존성을 갖는 상기 전압에 의해 상쇄시키는 것에 의해서 온도변화에 대해 의존성이 없는 신호를 회로출력에서 출력하는 전압발생소자 및 온도변화에 대해 정의 의존성을 갖는 전류를 발생하는 회로부가 커렌트 미러 회로에 접속되는 회로를 구비하는 상기 커렌트 스위치의 전류원 회로를 포함하는 것을 특징으로 하는 반도체 기억장치.
온도변화의 영향을 받지 않고 일정한 전압을 발생하는 정전압 발생회로로서, 2조의 PN접합을 구비하는 밴드갭 회로; 상기 2조의 PN접합을 거쳐서 결합되고, 상기 2조의 PN접합을 거친 전압에서 얻어지는 절대온도에 비례하는 전류를 통과시키는 제1의 저항 소자; 제2의 저항 소자 및; 상기 제1의 저항소자와 상기 제2의 저항소자 중의 한쪽을 직접 거쳐서 통과하는 전류가 상기 제1의 저항 소자와 상기 제2의 저항 소자의 다른쪽을 거쳐서 통과되는 것을 방지하면서, 상기 제1의 저항 소자를 거친 전류에 비례하는 전류를 제2의 저항소자를 거쳐서 통과시키기 위해 상기 제2의 저항 소자를 결합하는 수단을 포함하는 것을 특징으로 하는 정전압 발생회로.