KR0153049B1 - 정전류회로 - Google Patents

정전류회로 Download PDF

Info

Publication number
KR0153049B1
KR0153049B1 KR1019950035866A KR19950035866A KR0153049B1 KR 0153049 B1 KR0153049 B1 KR 0153049B1 KR 1019950035866 A KR1019950035866 A KR 1019950035866A KR 19950035866 A KR19950035866 A KR 19950035866A KR 0153049 B1 KR0153049 B1 KR 0153049B1
Authority
KR
South Korea
Prior art keywords
current
node
reference voltage
bandgap reference
response
Prior art date
Application number
KR1019950035866A
Other languages
English (en)
Other versions
KR970022632A (ko
Inventor
김남걸
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950035866A priority Critical patent/KR0153049B1/ko
Publication of KR970022632A publication Critical patent/KR970022632A/ko
Application granted granted Critical
Publication of KR0153049B1 publication Critical patent/KR0153049B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

본 발명은 정전류회로에 관한 것으로서, 특히 밴드갭 기준전압과 기준전류를 출력하는 밴드갭 기준전압부; 밴드갭 기준전압에 응답하여 제1 전류를 제1 노드에 공급하는 제1 전류미러; 제1 노드로부터 싱크되는 제2 전류에 응답하여 출력단자로부터 소정 전류를 싱크하는 제2 전류미러; 및 밴드갭 기준전압부의 기준전류에 응답하여 상기 제1 노드로부터 제3 전류를 싱크하는 제3 전류미러를 구비한다.
따라서, 본 발명에서는 밴드갭 기준전압부의 공정변수에 의한 밴드갭 기준전압의 변화에 응답하여 출력전류를 보상함으로써 항상 일정 출력전류를 유지할 수 있다.

Description

정전류회로
제1도는 종래의 밴드갭 기준전압부를 가지는 정전류회로의 구성을 나타낸 회로도.
제2도는 제1도의 밴드갭 기준전압부의 상세 구성을 나타낸 회로도.
제3도는 본 발명에 의한 정전류회로의 구성을 나타낸 회로도.
제4도는 제3도의 밴드갭 기준전압부의 구성을 나타낸 회로도.
제5도는 정전류회로 밴드갭 전압에 대한 출력 전류특성을 나타낸 그래프선도.
본 발명은 정전류회로에 관한 것으로서, 특히 공정변수로 인한 밴드갭 기준전압회로의 출력전압의 변화에 관계없이 항상 일정한 전류특성을 가지는 정전류회로에 관한 것이다.
대부분의 아날로그 직접회로에 있어서는 회로의 바이어싱을 위하여 기준전류나 기준전압을 필요하게 된다. 기준전류는 기준전압에 의해 일정 기전전류를 형성하고 기준전류를 전류미러를 통하여 해당 아날로그 회로의 바이어스 전류도 제공한다.
아날로그 회로의 대표적인 구성요소인 연산 증폭기는 바이어스 전류에 의해 그 동작 특성에 커다란 영향을 받는다. 예를들면, 연산 증폭기의 밴드폭 및 이득은 전류의 제곱근에 비례한다. 또한, 슬루레이트(Slew Rate) 및 직류 바이어스 동작점도 바이어스 전류에 의해 결정되게 된다. 이와 같이 아날로그 회로의 동작 특성의 대부분이 바이어스 전류와 비례 관계에 있기 때문에 아날로그 설계자는 항상 일정한 전류원을 만드는 것이 중요하게 된다.
종래의 정전류회로는 제1도에 도시한 바와 같이 밴드갭 기준전압부(10), 제1 전류미러(20) 및 제2 전류미러(30)으로 구성된다.
제1 전류미러(20)의 연산증폭기(U1)의 포지티브 입력단자에 밴드갭 기준전압이 인가되고 네가티브 입력단자에는 저항(R1)에 연결되어 R1의 양단에 걸리는 전압은 밴드갭 기준전압과 동일하게 된다. 따라서, R1에 흐르는 전류 Ⅰ1=Vbgr/R1이 되고 이 전류는 피모스 트랜지스터(MP1, MP2)의 전류미러 구성에 의해 제1 노드(N1)에 Ⅰ2라는 전류를 공급하게 된다. 따라서, 전류 Ⅰ2는 밴드갭 기준전압의 변화에 의해 영향을 받게 되는 바, 밴드갭 기준전압은 밴드갭 기준전압부(10)을 구성하는 저항, 전류미러, 바이폴라 트랜지스터의 베이스 에미터 전압 등의 공정변수에 의해 미스 매칭시에는 변동되게 된다. 이와 같은 밴드갭 기준전압의 변동은 직접적으로 전류 (Ⅰ1,Ⅰ2)에 영향을 미치게 된다.
종래의 밴드갭 기준전압부(10)는 제2노드(N2)에 에미터 베이스 전압(Vbe)을 제공하기 위해 베이스 콜렉터가 연결된 pnp형 바이폴라 트랜지스터(Q1)와 제3노드(N3)에 KVT를 제공하기 위한 저항(R3) 및 pnp형 바이폴라 트린지스터(Q2)와, 제2 노드(N2) 및 제3노드(N3)의 전압을 입력하여 출력하는 연산증폭기(U2)와, 연산증폭기(2)의 출력에 의해 구동되는 pnp형 바이폴라 트랜지스터(Q3)와, pnp형 바이폴라 트랜지스터(Q3)의 에미터전류를 제2노드(N2), 제3 노드(N3) 및 제4노드(N4)에 전달하기 위해 피모스 트랜지스터(MP3∼MP6)로 구성되는 전류미러와, 제4 노드(N4)와 접지사이에 연결된 저항(R2) 및 pnp형 바이폴라 트랜지스터 (Q4)를 포함한다. 이와 같이 구성된 밴드갭 기준전압부(10)는 Q4의 베이스 에미터전압과 저항(R2)의 양단에 걸리는 전압의 합을 밴드갭 기준전압으로 하여 제4노드(N4)를 통해 출력하게 된다.
이러한 밴드갭 기준전압부(10)는 공정시 바이폴라 트랜지스터의 베이스 에미터 전압의 변화, 전류미러의 미스 매칭, 저항의 미스매칭 등으로 밴드갭 기준전압이 변화될 수 있는 문제점을 가지고 있다.
따라서, 본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 밴드갭 기준전압부 기준전압이 공정 변수에 의해 변화되더라도 이를 보상함으로써 항상 일정한 정전류를 공급할 수 있는 정전류회로를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명의 정전류회로는 밴드갭 기준전압과 기준전류를 출력하는 밴드갭 기준전압부; 밴드갭 기준전압에 응답하여 제1 전류를 제1 노드에 공급하는 제1 전류미러; 제1노드로부터 싱크되는 제2 전류에 응답하여 출력단자로부터 소정 전류를 싱크하는 제2 전류미러; 및 밴드갭 기준전압부의 기준전류에 응답하여 제1 노드로부터 제3 전류를 싱크하는 제3 전류미러를 구비한 것을 특징으로 한다.
또한, 본 발명의 정전류회로 밴드갭 기준전압을 출력하는 밴드갭 기준전압부; 밴드갭 기준전압에 응답하여 제1 전류를 제1 노드에 공급하는 제1 전류미러; 제1 노드로부터 싱크되는 제2 전류에 응답하여 출력단자로부터 소정 전류를 싱크하는 제2 전류미러; 및 밴드갭 기준전압부의 기준전압의 변화에 응답하여 이를 보상하기 위해 상기 제1 노드로부터 제3 전류를 싱크하는 보상회로를 구비한 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
제3도는 본 발명에 의한 정전류회로 구성을 나타내고, 제4도는 제3도의 밴드갭 기준전압부의 구성을 나타낸다. 제3도 및 제4도에서 상술한 제1도 및 제2도와 동일한 부분에 대한 참조부호는 동일 부호로 처리한다.
제3도에서 정전류회로는 밴드갭 기준전압(Vbgr)과 기준전류(Ⅰ3)를 출력하는 밴드갭 기준전압부(40)와, 밴드갭 기준전압에 응답하여 제1 전류(Ⅰ2)를 제1 노드(n1)에 공급하는 제1 전류미러(20), 제1 노드(n1)로부터 싱크되는 제2 전류(Ⅰ5)에 응답하여 출력단자(OT1, OT2)로부터 소정 전류 (Ⅰo1, Ⅰo2)를 싱크하는 제2 전류미러(30), 밴드갭 기준전압부(40)의 기준전류(Ⅰ3)에 응답하여 상기 제1 노드(n1)로부터 제3 전류(Ⅰ6)를 싱크하는 제3 전류미러(50)를 포함한다.
밴드갭 기준전압부(40)는 제2 노드(N2)에 에미터 베이스 전압(Vbe)을 제공하기 위해 베이스 콜렉터가 연결된 pnp형 바이폴라 트랜지스터(Q1)와 제3 노드(N3)에 KVT(K는 R2 및 R3의 저항비, Q1 및 Q2의 형상비를 포함하고 VT 트랜지스터의 온도전압이다)는 제공하기 위한 저항(R3) 및 pnp형 바이폴라 트랜지스터(Q2)와, 제2 노드(N2) 및 제3 노드(N3)의 전압을 입력하여 출력하는 연산증폭기(U2)와, 연산증폭기(U2)의 출력에 의해 구동되는 pnp형 바이폴라 트랜지스터(Q3)와, pnp형 바이폴라 트랜지스터(Q3)의 에미터전류를 제2 노드(N2), 제3 노드(N3), 제4 노드(N4) 및 기준전류 출력단자(42)에 전달하기 위해 피모스 트랜지스터(MP3∼MP7)로 구성되는 전류미러와, 제4 노드(N4)와 접지 사이에 연결된 저항(R2) 및 pnp형 바이폴라 트랜지스터(Q4)를 포함한다. 이와 같이 구성된 밴드갭 기준전압부(10)는 Q4의 베이스 에미터전압과 저항(R2)의 양단에 걸리는 전압의 합을 밴드갭 기준전압(Vbgr)으로 하여 제4 노드(N4)를 통해 출력하게 된자. 즉, 밴드갭 기준전압은 다음 식(1)에 의해 결정된다.
또한, 피모스 트린지스터(MP7)을 통하여 기준전류(Ⅰ3)를 출력한다.
그러므로, 피모스 트린지스터(MP6,MP7)는 피모스 트린지스터(MP3)에 공통으로 연결되어 전류미러를 형성하므로 Ⅰ4가 변하여 밴드갭 기준전압이 변하게 되면 이에 대응하여 기준전류(Ⅰ3)도 변하게 된다.
제1 전류미러(20)는 연산증폭기(U1)의 포지티브 입력단자에 밴드갭 기준전압이 인가되고 네가티브 입력단자에는 저항(R1)에 연결되어 R1의 양단에 걸리는 전압은 밴드갭 기준전압과 동일하게 된다. 연산증폭기(U1)의 출력은 엔모스 트랜지스터(NM1)의 게이트에 연력되고 엔모스 트린지스터(MN1)의 소오스는 저항(R1)을 통하여 접지되고 드레인은 피모스 트린지스터(MP1)의 드레인 및 게이트에 공통 연결된다. 피모스 트랜지스터(MP1)의 소오스는 전원전압(VDD)에 연결된다. 피모스 트랜지스터(MP2)의 게이트는 피모스 트랜지스터(MP1)의 게이트에 연결되고 소오스는 전원전압(VDD)에 연결되며 드레인은 제1 노드(N1)에 연결된다. 따라서, R1에 흐르는 전류는 Ⅰ1=Vbgr/R1이 되고 이 전류는 피모스 트린지스터(MP1,MP2)의 전류미러 구성에 의해 제1 노드(N1)에 Ⅰ2라는 전류를 공급하게 된다. 따라서, 전류 Ⅰ2는 밴드갭 기준전압의 변화에 의해 영향을 받는다.
제2 전류미러(30)은 드레인 및 게이트가 제1 노드(N1)에 연결되고 소오스가 접지된 엔모스 트랜지스터(MN2)와 게이트가 엔모스 트랜지스터(MN2)의 게이트에 공통으로 연결되고 드레인이 각 출력단자(OT1,OT2)에 각각 연결되고 소오스가 접지된 엔모스 트랜지스터들(MN3,MN4)로 구성된다.
따라서, 제1 노드로부터 공급되는 제2 전류(Ⅰ5)에 응답하여 출력단자(OT1, OT2)로부터 소정 전류(Ⅰo1,Ⅰo2)를 싱크하게 된다.
제3 전류미러(50)는 드레인 및 게이트가 밴드갭 기준전압부의 기준전류와 연결되고 소오스가 접지된 엔모스 트랜지스터(MN5)와 게이트가 엔모스 트랜지스터(MN5)의 게이트에 공통으로 연결되고 드레인이 제1 노드(N1)에 연결되고 소오스가 접지된 엔모스 트랜지스터(MN6)로 구성된다.
따라서, 기준전류에 응답하여 제1 노드로부터 제3 전류(Ⅰ6)를 싱크하게 된다.
이와 같이 구성된 본 발명에서는 밴드갭 기준전압(Vbgr)의 변화에 따라서 전류값이 변하는 기준전류(Ⅰ3)에 응답하여 제1노드(n1)의 전류 중 변화분인 제3 전류(Ⅰ6)만큼 제3 전류미러(50)에 의해 바이패스시킴으로서 제1 노드(n1)로부터 제2 전류미러(30)에 공급되는 제2 전류(Ⅰ5)가 항상 일정하도록 할 수 있게 된다.
제5도를 참조하면, 본 발명에 의한 정전류회로의 제1 노드에서 제2 전류미러(30)에 공급되는 전류(I 5)는 밴드갭 기준전압(Vbgr)의 변화에 따라 그 변화도가 거의 없음에 반하여 종래의 전류는 밴드갭 기준전압의 변화에 따라 그 변화가 본 발명에 비해 매우 큼을 알 수 있다.
이상과 같이 본 발명에서는 공정변수의 변화에 관계없이 항상 일정한 기준전류를 아날로그 회로에 공급할 수 있어서 아날로그 그 회로의 특성을 안정되게 바이어싱할 수 있는 잇점이 있다.
본 발명은 상술한 실시예에 국한되는 것이 아니라 밴드갭 기준전압의 변화에 응답하여 출력전류를 일정하게 유지할 수 있도록 보상할 수 있는 여러 가지 변형도 포함할 수 있다는 것을 주의 하여야 한다. 예를들면,제3 전류미러는 밴드갭 기준전압부의 기준전압의 변화에 응답하여 이를 보상하기 위해 상기 제1 노드로부터 제3 전류를 싱크하는 보상회로부로 구성할 수도 있다.

Claims (4)

  1. 밴드갭 기준전압과 기준전류를 출력하는 밴드갭 기준전압부; 상기 밴드갭 기준전압에 응답하여 제1 전류를 제1 노드에 공급하는 제1 전류미러; 상기 제1 노드로부터 싱크되는 제2 전류에 응답하여 출력단자로부터 소정 전류를 싱크하는 제2 전류미러; 및 상기 밴드겝 기준전압부의 기준전류에 응답하여 상기 제1 노드로부터 제3 전류를 싱크하는 제3 전류미러를 구비한 것을 특징으로 하는 정전류회로.
  2. 제1항에 있어서, 상기 밴드갭 기준전압부는 제2 노드에 에미터 베이스 전압을 제공하기 위해 베이스 콜렉터가 연결된 제1 바이폴라 트랜지스터; 제3 노드에 KVT를 제공하기 위한 제1 저항 및 제2 바이폴라 트랜지스터; 제2 노드 및 제3 노드의 전압을 입력하여 출력하는 연산증폭기; 연산증폭기의 출력에 의해 구동되는 제3 바이폴라 트랜지스터; 제3 바이폴라 트랜지스터의 에미터전류에 비례하는 전류를 제2노드, 제3 노드, 제4 노드 및 기준전류 출력단자에 전달하기 위해 제1 전도형 모스 트랜지스터들로 구성되는 전류미러; 제4노드와 접지 사이에 연결된 제2 저항 및 제4 바이폴라 트랜지스터를 구비하는 것을 특징으로 하는 정전류회로.
  3. 제1항에 있어서, 상기 제3 전류미러는 드레인 및 게이트가 밴드갭 기준전압부의 기준전류 출력단자와 연결되고 소오스가 접지된 제2 전도형의 제1 모스 트랜지스터; 및 게이트가 제1 모스 트랜지스터의 게이트에 공통으로 연결되고 드레인이 제1 노드에 연결되고 소오스가 접지된 제2 전도형의 제2 모스 트랜지스터로 구성된 것을 특징으로 하는 정전류회로.
  4. 밴드겝 기준전압을 출력하는 밴드갭 기준전압부; 상기 밴드갭 기준전압에 응답하여 제1 전류를 제1 노드에 공급하는 제1 전류미러; 상기 제1 노드로부터 싱크되는 제2 전류에 응답하여 출력단자로부터 소정 전류를 싱크하는 제2 전류미러; 및 상기 밴드갭 기준전압부의 기준전압의 변화에 응답하여 이를 보상하기 위해 상기 제1 노드로부터 제3 전류를 싱크하는 보상회로부를 구비한 것을 특징으로 하는 정전류회로.
KR1019950035866A 1995-10-17 1995-10-17 정전류회로 KR0153049B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950035866A KR0153049B1 (ko) 1995-10-17 1995-10-17 정전류회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950035866A KR0153049B1 (ko) 1995-10-17 1995-10-17 정전류회로

Publications (2)

Publication Number Publication Date
KR970022632A KR970022632A (ko) 1997-05-30
KR0153049B1 true KR0153049B1 (ko) 1998-12-15

Family

ID=19430472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950035866A KR0153049B1 (ko) 1995-10-17 1995-10-17 정전류회로

Country Status (1)

Country Link
KR (1) KR0153049B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480589B1 (ko) * 1998-07-20 2005-06-08 삼성전자주식회사 밴드 갭 전압발생장치
KR100983738B1 (ko) * 2003-03-04 2010-09-24 매그나칩 반도체 유한회사 클럭 발생 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259324B1 (en) * 2000-06-23 2001-07-10 International Business Machines Corporation Active bias network circuit for radio frequency amplifier
JP4854393B2 (ja) * 2006-06-21 2012-01-18 三星電子株式会社 電圧発生回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480589B1 (ko) * 1998-07-20 2005-06-08 삼성전자주식회사 밴드 갭 전압발생장치
KR100983738B1 (ko) * 2003-03-04 2010-09-24 매그나칩 반도체 유한회사 클럭 발생 장치

Also Published As

Publication number Publication date
KR970022632A (ko) 1997-05-30

Similar Documents

Publication Publication Date Title
KR920005257B1 (ko) 정전류원 회로
KR0139546B1 (ko) 연산 증폭기 회로
KR100790476B1 (ko) 저전압 밴드갭 기준전압 발생기
US6853238B1 (en) Bandgap reference source
KR100351184B1 (ko) 초저전압 캐스코드 전류미러
US7612606B2 (en) Low voltage current and voltage generator
US5955874A (en) Supply voltage-independent reference voltage circuit
KR0153545B1 (ko) 기준 전위 발생 회로
US20020093325A1 (en) Low voltage bandgap reference circuit
US6118266A (en) Low voltage reference with power supply rejection ratio
US6384586B1 (en) Regulated low-voltage generation circuit
US4935690A (en) CMOS compatible bandgap voltage reference
KR100604462B1 (ko) 매우 낮은 전력 공급용 ｖｔ 기준 전압
JPH08234853A (ja) Ｐｔａｔ電流源
JP2000513853A (ja) 精密バンドギャップ基準回路
WO2009118267A1 (en) A bias current generator
US5469111A (en) Circuit for generating a process variation insensitive reference bias current
US5739682A (en) Circuit and method for providing a reference circuit that is substantially independent of the threshold voltage of the transistor that provides the reference circuit
US4602207A (en) Temperature and power supply stable current source
KR0153049B1 (ko) 정전류회로
US5627456A (en) All FET fully integrated current reference circuit
KR100588735B1 (ko) 온도의 변화에 관계없는 기준전압과 기준전류를 공급하는기준전압 및 전류 발생기
KR100733422B1 (ko) 연산증폭기 및 그를 포함하는 밴드갭 기준전압 발생회로
KR100804153B1 (ko) 저 전압용 밴드갭 기준전압 발생 회로
KR100468715B1 (ko) 높은 출력 임피던스와 큰 전류비를 제공하는 전류 반복기및 이를 구비하는 차동증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090615

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee