KR100983738B1 - 클럭 발생 장치 - Google Patents

클럭 발생 장치 Download PDF

Info

Publication number
KR100983738B1
KR100983738B1 KR1020030013357A KR20030013357A KR100983738B1 KR 100983738 B1 KR100983738 B1 KR 100983738B1 KR 1020030013357 A KR1020030013357 A KR 1020030013357A KR 20030013357 A KR20030013357 A KR 20030013357A KR 100983738 B1 KR100983738 B1 KR 100983738B1
Authority
KR
South Korea
Prior art keywords
inverter
terminal
current
clock
voltage
Prior art date
Application number
KR1020030013357A
Other languages
English (en)
Other versions
KR20040078417A (ko
Inventor
윤장현
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030013357A priority Critical patent/KR100983738B1/ko
Publication of KR20040078417A publication Critical patent/KR20040078417A/ko
Application granted granted Critical
Publication of KR100983738B1 publication Critical patent/KR100983738B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A22—BUTCHERING; MEAT TREATMENT; PROCESSING POULTRY OR FISH
    • A22C—PROCESSING MEAT, POULTRY, OR FISH
    • A22C17/00—Other devices for processing meat or bones
    • A22C17/0006—Cutting or shaping meat
    • A22C17/002—Producing portions of meat with predetermined characteristics, e.g. weight or particular dimensions
    • A—HUMAN NECESSITIES
    • A22—BUTCHERING; MEAT TREATMENT; PROCESSING POULTRY OR FISH
    • A22C—PROCESSING MEAT, POULTRY, OR FISH
    • A22C17/00—Other devices for processing meat or bones
    • A22C17/0093—Handling, transporting or packaging pieces of meat
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26D—CUTTING; DETAILS COMMON TO MACHINES FOR PERFORATING, PUNCHING, CUTTING-OUT, STAMPING-OUT OR SEVERING
    • B26D5/00—Arrangements for operating and controlling machines or devices for cutting, cutting-out, stamping-out, punching, perforating, or severing by means other than cutting
    • B26D5/20—Arrangements for operating and controlling machines or devices for cutting, cutting-out, stamping-out, punching, perforating, or severing by means other than cutting with interrelated action between the cutting member and work feed
    • B26D5/22—Arrangements for operating and controlling machines or devices for cutting, cutting-out, stamping-out, punching, perforating, or severing by means other than cutting with interrelated action between the cutting member and work feed having the cutting member and work feed mechanically connected
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26D—CUTTING; DETAILS COMMON TO MACHINES FOR PERFORATING, PUNCHING, CUTTING-OUT, STAMPING-OUT OR SEVERING
    • B26D7/00—Details of apparatus for cutting, cutting-out, stamping-out, punching, perforating, or severing by means other than cutting
    • B26D7/01—Means for holding or positioning work
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26D—CUTTING; DETAILS COMMON TO MACHINES FOR PERFORATING, PUNCHING, CUTTING-OUT, STAMPING-OUT OR SEVERING
    • B26D7/00—Details of apparatus for cutting, cutting-out, stamping-out, punching, perforating, or severing by means other than cutting
    • B26D7/06—Arrangements for feeding or delivering work of other than sheet, web, or filamentary form

Abstract

본 발명은 전원전압과 외부 노이즈에 둔감한 클럭 주파수를 발생하는 클럭 발생 장치를 개시한다. 이러한 본 발명은, 밴드갭 기준전압 발생기에 의해 발생된 기준전압에 비례하여 전원전압 및 온도에 둔감한 소스 전류 및 싱크 전류를 생성하고, 이 소스 전류 및 싱크전류를 이용하여 홀수개의 인버터로 이루어진 환형 링오실레이터를 구동함으로써 전원전압 및 주위의 온도 변화에 무관한 클럭 주파수를 생성할 수 있도록 한다.

Description

클럭 발생 장치{Clock generator}
도 1은 종래의 RC 오실레이터에 관한 회로도.
도 2는 종래의 링오실레이터에 관한 회로도.
도 3은 본 발명에 따른 클럭 발생 장치의 구성도.
도 4는 도 3의 전압/전류 변환기에 관한 상세 회로도.
도 5는 도 3의 환형 링오실레이터에 관한 상세 회로도.
본 발명은 클럭 발생 장치에 관한 것으로, 특히 집적회로에 전원전압 및 외부 노이즈에 둔감한 안정적인 클럭을 제공할 수 있도록 하는 기술이다.
일반적으로 클럭신호의 복원은 고속데이터의 전송시 전체 시스템의 성능을 결정짓는 중요한 요소이다. 이러한 클럭신호 복원을 위하여 입력되는 신호를 다중위상 클럭으로 샘플링하는 방법을 주로 사용한다. 이때, 다중위상 클럭의 탭(TAP)에서 탭까지의 공간이 클럭신호 복원의 위상 잡음을 결정한다.
이러한 다중위상 클럭을 발생시키기 위해 일반적으로 링오실레이터가 많이 사용된다. 링오실레이터는 다수개 인버터의 입/출력단을 서로 연결하여 체인 형식 으로 구성함으로써 시스템 동기화 및 데이터 샘플링시 사용되는 고주파 클럭을 생성한다.
도 1은 종래의 RC 오실레이터에 관한 회로도이다.
종래의 RC 오실레이터는 전원전압단과 접지전압단 사이에 직렬 연결된 저항 R1과 캐패시터 C1, NMOS트랜지스터 N1 및 인버터 IV1를 구비한다. 여기서, NMOS트랜지스터 N1는 인버터 IV1의 입력단과 접지전압단 사이에 연결되어 게이트 단자를 통해 인버터 IV1의 출력신호 OUT가 인가된다.
그런데, 이러한 구성을 갖는 종래의 RC 오실레이터는 공급전압에 비례하여 클럭의 주파수가 변화하므로 안정적인 주파수를 얻기가 어렵다.
도 2는 종래의 링오실레이터에 관한 회로도이다.
종래의 링오실레이터는 인버터 IV2 내지 인버터 IV6가 체인으로 연결되어 인버터 IV6의 출력신호 OUTP가 인버터 IV2의 입력으로 피드백된다.
여기서, 인버터 IV2 내지 인버터 IV6는 각각 PMOS트랜지스터 P1~P5와 NMOS트랜지스터 N2~N6가 전원전압단과 접지전압단 사이에 직렬 결합되어 입력을 반전 출력하는 드라이버의 구성을 갖는다.
이러한 구성을 갖는 종래의 링오실레이터는 상술된 RC 오실레이터의 전원 주파수에 대해 보다 안정한 주파수를 얻을 수 있다. 하지만, 종래의 링오실레이터는 기판(Substrate) 노이즈에 취약하여 안정적인 주파수를 얻을 수 없게 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 바이어스 회로에서 공급된 안정적인 소스 전류와 싱크 전류에 의해 클럭을 발생함으로써 전원전압과 기판 노이즈에 둔감한 주파수를 얻도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 클럭 발생 장치는, 부(-)의 온도계수와 양(+)의 온도계수가 서로 상쇄되는 출력특성에 의해 온도 및 공급전압에 관계없이 일정한 레벨의 기준전압을 발생하는 밴드갭 기준전압 발생기와; 기준전압에 비례하는 소스전류 및 싱크전류를 발생하는 전압/전류 변환기; 및 소스전류 및 싱크전류에 따라 일정한 전압 범위의 차동 신호로써 제 1클럭 및 제 2클럭을 발생하는 환형 링오실레이터를 구비함을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 3은 본 발명에 따른 클럭 발생 장치의 구성도이다.
본 발명은 밴드갭(Bandgap) 기준전압 발생기(10)와, 전압/전류 변환기(20) 및 환형 링오실레이터(30)를 구비한다.
밴드갭 기준전압 발생기(10)는 전원전압 및 온도에 둔감한 기준전압 REF를 생성한다. 여기서, 밴드갭 기준전압 발생기(10)는 일반적으로 부(-)의 온도 계수와 양(+)의 온도계수의 합으로 출력 특성이 결정된다. 따라서, 주변 온도 변화에 따라 부와 양의 온도계수가 서로 상쇄되어 온도 및 전압에 관계없이 일정한 레벨의 기준전압 REF을 발생한다. 이러한 밴드갭 기준전압 발생기(10)는 일반적인 구성이 므로 본 발명에서는 그 상세한 설명을 생략하기로 한다.
그리고, 전류 미러로 구성되는 전압/전류 변환기(20)는 밴드갭 기준전압 발생기로부터 인가되는 기준전압 REF에 비례하여 전원전압 및 온도에 둔감한 소스전류를 생성한다.
환형 링오실레이터(30)는 전압/전류 변환기(20)로부터 인가되는 소스 전류 에 따라 전원전압에 둔감하고 주위의 온도 변화에 무관한 클럭 신호 OUTP, OUTN를 발생한다.
도 4는 도 3의 전압/전류 변환기(20)에 관한 상세 회로도이다.
전압/전류 변환기(20)는 저항 R2과, PMOS트랜지스터 P6~P12와, NMOS트랜지스터 N7~N12를 구비한다.
여기서, 저항 R2는 전원전압단과 PMOS트랜지스터 P7의 사이에 연결된다.
그리고, 인에이블 구동소자인 PMOS트랜지스터 P6는 전원전압단과 기준전압 REF 입력단 사이에 연결되어 게이트 단자에 인에이블 신호 EN가 인가된다. 기준전압 구동소자인 PMOS트랜지스터 P7은 저항 R2과 NMOS트랜지스터 N7 사이에 연결되어 게이트 단자에 기준전압 REF이 인가된다. PMOS트랜지스터 P7은 저항 R2의 저항값과 기준전압 REF에 의해 전류를 생성한다.
PMOS트랜지스터 P8은 전원전압단과 NMOS트랜지스터 N8 사이에 연결되어 게이트 단자가 PMOS트랜지스터 P10,P12의 게이트 단자와 공통 연결된다. PMOS트랜지스터 P9는 전원전압단과 NMOS트랜지스터 N9 사이에 연결되어 게이트 단자가 PMOS트랜지스터 P11의 게이트 단자와 공통 연결된다. PMOS트랜지스터 P10는 전원전압단과 NMOS트랜지스터 N10 사이에 연결되어 게이트 단자가 PMOS트랜지스터 P8,P12의 게이트 단자와 공통 연결된다.
PMOS트랜지스터 P11는 전원전압단과 PMOS트랜지스터 P12 사이에 연결되어 게이트 단자가 PMOS트랜지스터 P9의 게이트 단자와 공통 연결된다. PMOS트랜지스터 P12는 전원전압단과 소스단자 SO 사이에 연결되어 게이트 단자가 PMOS트랜지스터 P8,P10의 게이트 단자와 공통 연결된다.
또한, NMOS트랜지스터 N7은 PMOS트랜지스터 P7 및 접지전압단 사이에 연결되어 게이트 단자가 NMOS트랜지스터 N8,N9의 게이트 단자와 공통 연결된다. NMOS트랜지스터 N8는 PMOS트랜지스터 P8 및 접지전압단 사이에 연결되어 게이트 단자가 NMOS트랜지스터 N7,N9의 게이트 단자와 공통 연결된다.
NMOS트랜지스터 N9는 PMOS트랜지스터 P9 및 접지전압단 사이에 연결되어 게이트 단자가 NMOS트랜지스터 N7,N8의 게이트 단자와 공통 연결된다. NMOS트랜지스터 N10은 PMOS트랜지스터 P10 및 접지전압단 사이에 연결되어 게이트 단자가 NMOS트랜지스터 N11의 게이트 단자와 공통 연결된다.
NMOS트랜지스터 N11는 싱크 단자 SI와 NMOS트랜지스터 N12 사이에 연결되어 게이트 단자가 NMOS트랜지스터 N10의 게이트 단자와 공통 연결된다. NMOS트랜지스터 N12는 NMOS트랜지스터 N11와 접지전압단 사이에 연결되어 게이트 단자가 NMOS트랜지스터 N9의 게이트 단자와 공통 연결된다.
이러한 구성을 갖는 전압/전류 변환기(20)는 전류 미러의 형태로 구성된다. 그리고, 인에이블 신호 EN의 인에이블시 PMOS트랜지스터 P7의 게이트 단자에 입력 되는 기준전압 REF과 저항 R2에 의해 전류를 생성한다. 이렇게 생성된 전류는 PMOS트랜지스터 P8~P12 및 NMOS트랜지스터 N7~N12에 의해 복사되어 소스 단자 SO 및 싱크 단자 SI에 각각 소스전류와 싱크전류로써 공급된다.
한편, 도 5는 도 3의 환형 링오실레이터(30)에 관한 상세 회로도이다.
차동 구조의 환형 링오실레이터(30)는 홀수개의 인버터 IV7~IV11 체인을 구비하는 제 1인버터부(31)와, 홀수개의 인버터 IV12~IV16 체인을 구비하는 제 2인버터부(32)가 환형으로 이루어진다.
여기서, 인버터 IV7는 소스 단자 SO와 싱크 단자 SI 사이에 직렬 연결된 PMOS트랜지스터 P13 및 NMOS트랜지스터 N13를 구비한다. 인버터 IV8는 소스 단자 SO와 싱크 단자 SI 사이에 직렬 연결된 PMOS트랜지스터 P14 및 NMOS트랜지스터 N14를 구비한다. 인버터 IV9는 소스 단자 SO와 싱크 단자 SI 사이에 직렬 연결된 PMOS트랜지스터 P15 및 NMOS트랜지스터 N15를 구비한다. 인버터 IV10는 소스 단자 SO와 싱크 단자 SI 사이에 직렬 연결된 PMOS트랜지스터 P16 및 NMOS트랜지스터 N16를 구비한다. 인버터 IV11는 소스 단자 SO와 싱크 단자 SI 사이에 직렬 연결된 PMOS트랜지스터 P17 및 NMOS트랜지스터 N17를 구비한다.
그리고, 인버터 IV12는 소스 단자 SO와 싱크 단자 SI 사이에 직렬 연결된 PMOS트랜지스터 P18 및 NMOS트랜지스터 N18를 구비한다. 인버터 IV13는 소스 단자 SO와 싱크 단자 SI 사이에 직렬 연결된 PMOS트랜지스터 P19 및 NMOS트랜지스터 N19를 구비한다. 인버터 IV14는 소스 단자 SO와 싱크 단자 SI 사이에 직렬 연결된 PMOS트랜지스터 P20 및 NMOS트랜지스터 N20를 구비한다. 인버터 IV15는 소스 단자 SO와 싱크 단자 SI 사이에 직렬 연결된 PMOS트랜지스터 P21 및 NMOS트랜지스터 N21를 구비한다. 인버터 IV16는 소스 단자 SO와 싱크 단자 SI 사이에 직렬 연결된 PMOS트랜지스터 P22 및 NMOS트랜지스터 N2를 구비한다.
또한, 제 1인버터부(31)의 출력신호 OUTP는 인버터 IV7의 입력으로 피드백된다. 제 2인버터부(32)의 출력신호 OUTN는 인버터 IV12의 입력으로 피드백된다.
또한, 환형 링오실레이터(30)의 노드 A는 노드 E와 연결되고 노드 B는 노드 D와 상호 교차 연결되어, 제 1인버터부(31)의 출력신호 OUTP와 제 2인버터부(32)의 출력신호 OUTN의 위상은 180도의 차를 갖는다. 여기서 제1인버터부(31)의 출력신호 OUTP가 제1클럭, 제 2인버터부(32)의 출력신호 OUTN이 제2클럭이다. 따라서, 환형 링오실레이터(30)는 위상차를 갖는 차동신호의 전달 특성에 의하여 공통잡음에 둔감한 특성을 갖게 된다.
환형 링오실레이터(30)의 각각의 인버터들 IV7~IV16은 소스 단자 SO와 싱크 단자 SI 사이에 직렬 연결된다. 따라서, 전압/전류 변환기(20)의 소스 단자 SO로부터 인가되는 소스 전류와, 전압/전류 변환기(20)의 싱크 단자 SI로 공급되는 싱크 전류에 의해 전원전압과 외부 노이즈에 무관한 안정적인 클럭을 발생할 수 있도록 한다.
이러한 구성을 갖는 환형 링오실레이터(30)의 주파수는 기본 셀의 게이트 캐패시터를 충방전하는 속도와 관계가 있다. 따라서, 게이트 노드에 공급되는 전류의 양을 조절하거나 RC 지연시간을 변화시켜 충방전 속도를 조절함으로써 클럭 주파수를 변화시킬 수 있다.
이상에서 설명한 바와 같이, 본 발명은 전원전압 및 외부 노이즈에 둔감한 클럭 주파수를 공급하여 동작의 안정성을 높일 수 있다. 또한, 집적회로의 내부에 안정적인 클럭 주파수를 제공하는 회로들을 포함하여, 추가적인 외부 회로가 불필요함으로써 시스템 구현시 비용을 절감할 수 있도록 하는 효과를 제공한다.

Claims (5)

  1. 부(-)의 온도계수와 양(+)의 온도계수가 서로 상쇄되는 출력특성에 의해 온도 및 공급전압에 관계없이 일정한 레벨의 기준전압을 발생하는 밴드갭 기준전압 발생기;
    상기 기준전압에 비례하는 소스전류 및 싱크전류를 발생하는 전압/전류 변환기; 및
    상기 소스전류 및 상기 싱크전류에 따라 일정한 전압 범위의 차동 신호로써 제 1클럭 및 제 2클럭을 발생하는 환형 링오실레이터를 구비함을 특징으로 하는 클럭 발생 장치에 있어서,
    상기 환형 링오실레이터는
    소스단자와 싱크단자 사이에 연결된 홀수개의 인버터 체인을 구비하여 상기 제 1클럭이 피드백 입력되는 제 1인버터부; 및
    상기 소스단자와 상기 싱크단자 사이에 연결된 홀수개의 인버터 체인을 구비하여 상기 제 1클럭과 반대 위상을 갖는 상기 제 2클럭이 피드백 입력되는 제 2인버터부를 구비하며,
    상기 제 1인버터부는 상기 제 1클럭이 피드백 입력되는 제 1인버터 및 상기 제 1인버터의 출력을 반전하는 제 2인버터를 구비하고,
    상기 제 2인버터부는 상기 제 2클럭이 피드백 입력되는 제 3인버터 및 상기 제 3인버터의 출력을 반전하는 제 4인버터를 구비하되,
    상기 제 1인버터의 출력노드는 상기 제 4인버터의 출력노드에 연결되고, 상기 제 2인버터의 출력노드는 상기 제 3인버터의 출력노드에 연결됨을 특징으로 하는 클럭 발생 장치.
  2. 제 1 항에 있어서, 상기 전압/전류 변환기는
    전원전압이 인가되는 저항;
    전원전압단과 기준전압 입력단 사이에 연결되어 인에이블 신호가 입력되는 인에이블 구동소자;
    상기 저항의 저항값과 상기 기준전압에 의해 전류를 발생하는 기준전압 구동소자; 및
    상기 전류에 따라 상기 소스전류 및 상기 싱크전류를 발생하는 전류미러를 구비함을 특징으로 하는 클럭 발생 장치.
  3. 제 2 항에 있어서, 상기 전류미러는
    상기 전원전압단과 소스단자 사이에서 제 1전압 레벨에 비례하는 상기 소스전류를 발생하고, 싱크단자와 접지전압단 사이에서 제 2전압 레벨에 비례하는 상기 싱크전류를 발생함을 특징으로 하는 클럭 발생 장치.
  4. 삭제
  5. 삭제
KR1020030013357A 2003-03-04 2003-03-04 클럭 발생 장치 KR100983738B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030013357A KR100983738B1 (ko) 2003-03-04 2003-03-04 클럭 발생 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030013357A KR100983738B1 (ko) 2003-03-04 2003-03-04 클럭 발생 장치

Publications (2)

Publication Number Publication Date
KR20040078417A KR20040078417A (ko) 2004-09-10
KR100983738B1 true KR100983738B1 (ko) 2010-09-24

Family

ID=37363727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030013357A KR100983738B1 (ko) 2003-03-04 2003-03-04 클럭 발생 장치

Country Status (1)

Country Link
KR (1) KR100983738B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101585231B1 (ko) 2009-01-06 2016-01-14 삼성전자주식회사 전원 전압 및 온도 변화에 상관없이 일정한 오실레이션신호를 공급할 수 있는 오실레이터, 및 상기 오실레이터를 포함하는 신호처리장치
CN109756104B (zh) * 2017-11-07 2024-03-22 华润微集成电路(无锡)有限公司 应用于电荷泵系统的两相动态同步时钟产生电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098356A (ja) * 1996-07-15 1998-04-14 Mitsubishi Electric Corp 電圧制御発振器
US5764110A (en) * 1996-07-15 1998-06-09 Mitsubishi Denki Kabushiki Kaisha Voltage controlled ring oscillator stabilized against supply voltage fluctuations
KR0153049B1 (ko) * 1995-10-17 1998-12-15 김광호 정전류회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0153049B1 (ko) * 1995-10-17 1998-12-15 김광호 정전류회로
JPH1098356A (ja) * 1996-07-15 1998-04-14 Mitsubishi Electric Corp 電圧制御発振器
US5764110A (en) * 1996-07-15 1998-06-09 Mitsubishi Denki Kabushiki Kaisha Voltage controlled ring oscillator stabilized against supply voltage fluctuations

Also Published As

Publication number Publication date
KR20040078417A (ko) 2004-09-10

Similar Documents

Publication Publication Date Title
US5012142A (en) Differential controlled delay elements and skew correcting detector for delay-locked loops and the like
CN109379060B (zh) 对于过程、温度和电压变化而具有稳定频率的cmos振荡器
US9112485B2 (en) Comparator with transition threshold tracking capability
US5061907A (en) High frequency CMOS VCO with gain constant and duty cycle compensation
JP2905669B2 (ja) 遅延回路
US7202720B2 (en) Delay locked loop having a duty cycle correction circuit
US20050258911A1 (en) Ring oscillation circuit
US5751176A (en) Clock generator for generating complementary clock signals with minimal time differences
US7203860B2 (en) Clock recovery circuit for high-speed data signal transmission
US7969253B2 (en) VCO with stabilized reference current source module
US6696859B2 (en) Input/output interfacing circuit, input/output interface, and semiconductor device having input/out interfacing circuit
US6166589A (en) Reference voltage generator circuit for an integrated circuit device
CN115480606A (zh) 电压调节器和具有其的半导体存储器装置
KR100983738B1 (ko) 클럭 발생 장치
JP2011072018A (ja) 可変駆動電圧により動作するオシレータ
US6611177B2 (en) Voltage controlled oscillator including fluctuation transmitter for transmitting potential fluctuation by noise
KR100422442B1 (ko) 전류원을 사용한 지연회로
JP2016054400A (ja) 水晶発振回路及び電子時計
KR20180005585A (ko) 클록 데이터 복원 회로용 위상 검출기
US6456122B1 (en) Input buffer circuit for transforming pseudo differential signals into full differential signals
US5909134A (en) Clock generator for generating complementary clock signals with minimal time differences
US6906568B2 (en) Hysteresis comparing device with constant hysteresis width and the method thereof
WO2022088782A1 (zh) 振荡电路
KR100641949B1 (ko) Ｃｍｏｓ 인버터를 이용한 구동 장치
US6917224B2 (en) Frequency synthesizer and frequency synthesizing method

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160817

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180820

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190819

Year of fee payment: 10