JP4011317B2 - 定電圧回路およびそれを用いる赤外線リモコン受信機 - Google Patents

定電圧回路およびそれを用いる赤外線リモコン受信機 Download PDF

Info

Publication number
JP4011317B2
JP4011317B2 JP2001277033A JP2001277033A JP4011317B2 JP 4011317 B2 JP4011317 B2 JP 4011317B2 JP 2001277033 A JP2001277033 A JP 2001277033A JP 2001277033 A JP2001277033 A JP 2001277033A JP 4011317 B2 JP4011317 B2 JP 4011317B2
Authority
JP
Japan
Prior art keywords
circuit
power supply
transistor
voltage
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001277033A
Other languages
English (en)
Other versions
JP2003087061A (ja
Inventor
成一 横川
高広 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001277033A priority Critical patent/JP4011317B2/ja
Priority to US10/241,519 priority patent/US6762596B2/en
Priority to CN02148214.4A priority patent/CN1198387C/zh
Publication of JP2003087061A publication Critical patent/JP2003087061A/ja
Application granted granted Critical
Publication of JP4011317B2 publication Critical patent/JP4011317B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/467Sources with noise compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Networks Using Active Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、赤外線リモコン受信機や低周波の高感度センサ回路等に好適に用いられる定電圧回路およびそれを搭載する前記赤外線リモコン受信機に関し、特にその電源ノイズの対策に関するものである。
【0002】
【従来の技術】
図9は、前記赤外線リモコン受信機1の受信システムの一例を示す全体のブロック図であり、図10はその各部の波形図である。この受信機1は、赤外線の送信コード信号を外付けのフォトダイオード2で図10(a)で示すような光電流信号Iinに変換して集積回路化された受信チップ3に入力し、該受信チップ3で復調した図10(d)で示すような出力信号OUTを、電子機器を制御するマイコン等に出力するものである。前記赤外線信号は、30〜60kHz程度の予め定められたキャリアで変調されたASK信号である。
【0003】
前記受信チップ3内で、前記図10(a)で示す光電流信号Iinは、初段アンプ(HA)4、2段目アンプ(2ndAMP)5および3段目アンプ(3rdAMP)6において順次増幅され、キャリアの周波数に適合されているバンドパスフィルタ(BPF)7において図10(b)の参照符α1で示すようにキャリア成分が取出される。そして、次段の検波回路8において前記キャリア成分が参照符α2で示すキャリア検出レベルDetで検波され、さらに積分回路9において図10(c)の参照符α11で示すようにキャリアのある時間が積分されて、その積分出力Intがヒステリシスコンパレータ10において参照符α12で示す予め定める弁別レベルと比較されることで、キャリアの有無が判別されて前記図10(d)で示す出力信号OUTとしてデジタル出力される。
【0004】
前記初段アンプ4の出力側にはローパスフィルタ11が設けられており、これによって蛍光灯や太陽光による直流レベルが検出され、次段の2段目アンプ5では、初段アンプ4の直接の出力からその直流レベル分が除去されて増幅されることで、前記蛍光灯や太陽光等のノイズによる影響が或る程度除去されている。また、前記初段アンプ4に関連してABCC回路12が設けられており、このABCC回路12によって前記ローパスフィルタ11の出力に対応して初段アンプ4の直流バイアスが制御される。
【0005】
このように構成される赤外線リモコン受信機1や、高感度センサ回路の電源電圧は、従来では5V系が主流であった。しかしながら、近年、周辺LSIの電源電圧の3V等への低電圧化や、低消費電力化が進み、該赤外線リモコン受信機1や高感度センサ回路においても、低電圧化が強く要望さている。一方、電源電圧に対する機器メーカの要求は幅が広く、たとえば或るシステムでは3.3V±0.3Vであり、また電池を使う別のシステムでは、2.4Vや1.8Vの最低動作電圧の保証が求められる。このように、低電圧化と言っても、1つのデバイスで、広範囲な電源電圧への対応を要求されるケースが多い。
【0006】
この対応で、設計上抱えている問題の1つに電源ノイズ対策が挙げられる。前記電源ノイズは、電源からを主として、場合によっては負荷側からも侵入し、電源電圧に生じる揺れとなる。前記赤外線リモコン受信機1や高感度センサ回路では、アンプ(図9では4,5)が赤外線信号やセンサ信号を非常に高いゲインで増幅するので、電源ノイズの影響を非常に受け易く、電源ノイズが回路内のアンプの動作に影響を及ぼすと、それが増幅されて、全体の誤動作となる。
【0007】
このため、従来から、センサ回路等の電源ラインにノイズフィルタを入れて実装することが推奨されているけれども、電源ノイズの状況は使用されるセットによって違い、しばしばトラブルを引き起こす。また、最近のパッケージの小型化によって、パッケージの中に、そのような電源フィルタ用抵抗やコンデンサを実装することは困難になり、集積回路内に電源ノイズ対策用の定電圧回路を内蔵せざるを得なくなっている。
【0008】
図11は、典型的な従来技術の電源ノイズ対策を説明するための図である。この従来技術では、アンプ21の電源バイアスに、定電圧回路22が挿入されて電源ノイズが低減されている。前記定電圧回路22は、いわゆる三端子レギュレータと呼ばれるものであり、該定電圧回路22からの直流の出力電圧Vsは固定で、電源電圧Vccの変動、すなわち前記電源ノイズが該出力電圧Vsに伝わらないようにして、アンプ21への電源ノイズの影響を防止または低減している。
【0009】
ここで、前記のように対応を要求される電源電圧Vccの電圧範囲が広い場合、動作保証している最低電圧に合わせて、定電圧回路22の出力電圧Vsの値を設定する必要がある。そのため、アンプ21の動作レンジもその電圧で制限されてしまう。すなわち、前記電源電圧Vccが動作保証されている最低電圧でない状態で使用される場合、たとえば最低動作電圧が2.4Vに対して、3.3Vで使用されても、定電圧回路22の出力電圧Vsは、2.4V未満に設定されたままであるので、アンプ21からの最大出力振幅は、3.3Vにはならず、2.4Vのままとなる。
【0010】
このような問題に対する対策の一般的な例として、他の従来技術である図12に示す構成が挙げられる。この従来技術では、電源電圧VccをNPNのトランジスタqを介して前記アンプ21に与えるようにし、前記トランジスタqのベースには、前記電源電圧Vccを抵抗rおよびコンデンサcから成るローパスフィルタを介して与えている。したがって、前記ローパスフィルタで電源ノイズを低減し、トランジスタqで電流容量を確保してアンプ21のバイアス電圧(Vs)とすることによって、前記電源ノイズ対策を行っている。そして、前記バイアス電圧(Vs)は、電源電圧Vccに連動して変動するので、電源電圧Vccが高いときは、アンプ21の動作レンジを拡大することができる。
【0011】
【発明が解決しようとする課題】
しかしながら、上述のような従来技術では、数十kHz程度の低周波信号を扱う前記赤外線リモコン受信機1やセンサ回路においては、RCの時定数を大きくとる必要があるため、容易に集積化できないという問題がある。たとえば、集積化できる容量値は、通常、100pF以下である。さらに、チップ面積への影響を低減するたの現実的な容量値は、20pF程度である。この容量値を使用して、電源ノイズ除去能力をある程度持たせるためには、非常に大きな抵抗成分により大きな時定数を必要とする。たとえば、40kHzにおける電源ノイズ除去率PSRRを−40dB(1/100)としたい場合、c=20pFとすると、前記抵抗rの抵抗値は、
【0012】
【数1】
Figure 0004011317
【0013】
したがって、
【0014】
【数2】
Figure 0004011317
【0015】
となり、このオーダーの抵抗値をそのまま集積回路内に配置することは困難である。
【0016】
また、上述のような従来技術では、トランジスタqの動作電圧(VBE)が必要であるので、VccとVsとの差であるVαの値が大きくなり、アンプ21の動作電圧があまり大きくならないという問題もある。
【0017】
本発明の目的は、集積回路化することができる構成で、電源電圧に連動して負荷側の動作電圧を確保することができる定電圧回路およびそれを用いる赤外線リモコン受信機を提供することである。
【0018】
【課題を解決するための手段】
本発明の定電圧回路は、直流入力電源電圧に応じた電圧で、かつ直流定電圧出力することで電源ノイズを除去するようにした定電圧回路において、前記入力電源電圧から予め定める直流電圧レベルだけシフトを行う直流レベルシフト回路と、トランスコンダクタンスアンプから成り、前記直流レベルシフト回路の出力から前記電源ノイズを除去する電源ノイズ除去回路と、前記電源ノイズ除去回路からの出力によってベースが駆動され、入出力端子間の電源ラインに直列に介在されるPNPトランジスタとを含むことを特徴とする。
【0019】
上記の構成によれば、直流入力電源電圧はエミッタ−コレクタ間電圧、すなわち入出力間電圧差が小さいPNPトランジスタを介して負荷側へ出力され、そのベースは電源ノイズ除去回路で、電源ノイズが除去されたベース電流で駆動される。そして、電源ノイズ除去回路への入力は、直流レベルシフト回路によって入力電源電圧側からレベルシフトして作成されている。
【0020】
したがって、出力電圧は直流入力電源電圧に応じて変化し、かつPNPトランジスタによって入力電源電圧からの電圧降下が比較的小さいので、負荷側の動作電圧を確保することができる。また、電源ノイズ除去回路は、トランスコンダクタンスアンプから成るので、低周波での電源ノイズ除去率を向上させるためには、時定数C/gmの内、トランスコンダクタンスgmを小さく設定することで、容量Cを集積化可能な値とすることができる。
【0021】
また、本発明の定電圧回路は、前記直流レベルシフト回路におけるレベルシフト量をPNPトランジスタのコレクタ−エミッタ間飽和電圧付近に設定することを特徴とする。
【0022】
上記の構成によれば、電源電圧の直流変動に対して、出力電圧を最大にできるので、電源ノイズ除去を充分に行いつつ、負荷側回路の直流動作レンジを最大限に設定することができる。
【0023】
さらにまた、本発明の定電圧回路では、前記電源ノイズ除去回路を構成するトランスコンダクタンスアンプの入力回路は、同一の導電型式の第1〜第4のトランジスタQN1〜QN4および抵抗Rを備え、前記第1および第2のトランジスタQN1,QN2のベースまたはゲートが相互に接続されて該トランスコンダクタンスアンプの第1の入力端子となり、またこれら第1および第2のトランジスタQN1,QN2のエミッタまたはソースは共通に第1の定電流源F1に接続され、同様に第3および第4のトランジスタQN3,QN4のベースまたはゲートが相互に接続されて該トランスコンダクタンスアンプの第2の入力端子となり、またこれら第3および第4のトランジスタQN3,QN4のエミッタまたはソースは共通に第2の定電流源F2に接続され、さらに第1および第2のトランジスタQN1,QN2のエミッタまたはソースと第3および第4のトランジスタQN3,QN4のエミッタまたはソースとは抵抗R1を介して接続されるとともに、第1および第4のトランジスタQN1,QN4のコレクタまたはドレインが電源端子と接続されていることを特徴とする。
【0024】
上記の構成によれば、前記抵抗Rを集積回路内に集積可能なとしても、非常に低いトランスコンダクタンスgmを生成でき、充分なノイズ除去率を得ることができる。
【0025】
また、本発明の定電圧回路では、前記電源ノイズ除去回路を構成するトランスコンダクタンスアンプの出力回路は、導電型式が相互に異なる第5および第6のトランジスタQP5,QN5を備え、前記第5のトランジスタQP5のベースまたはゲートと前記第6のトランジスタQN5のべースまたはゲートとが接続されるとともに、それらのベースまたはゲート電流ioによってトランスコンダクタンスアンプの容量Cの充放電を行うことを特徴とする。
【0026】
上記の構成によれば、第5および第6のトランジスタQP5,QN5のベースまたはゲート電流ioを利用して充分小さなトランスコンダクタンスgmを生成し、ローパスフィルタを実現しているので、容量Cを集積化可能な値としても、低周波信号に対応した大きな時定数を得ることができる。
【0027】
さらにまた、本発明の定電圧回路は、前記電源ノイズ除去回路を構成するトランスコンダクタンスアンプの出力回路に、前記第5および第6のトランジスタに対応して、導電型式が相互に異なる第7および第8のトランジスタQP6,QN6をさらに備え、一方の導電型式の前記第5のトランジスタQP5と、他方の導電型式の前記第6のトランジスタQN5とを組とし、また一方の導電型式の前記第7のトランジスタQP6と、他方の導電型式の前記第8のトランジスタQN6とを組とし、前記第7のトランジスタQP6のベースまたはゲートと前記第8のトランジスタQN6のベースまたはゲートとが接続され、前記第5および第7のトランジスタQP5,QP6のコレクタまたはドレインは共にGNDまたは電源に接続され、前記第6のトランジスタQN5のコレクタまたはドレインが電源またはGNDに接続され、この第6のトランジスタQN5のエミッタまたはソースが第8のトランジスタQN6のコレクタまたはドレインとが接続され、第8のトランジスタQN6のエミッタまたはソースがGNDまたは電源に接続され、前記第5および第7のトランジスタQP5,QP6のエミッタまたはソースに前記入力回路から差動電流を入力することを特徴とする。
【0028】
上記の構成によれば、入力回路を差動構成にすることによって、電源ノイズ除去回路自身が受ける電源ノイズを低減することができるとともに、PNPトランジスタのベースまたはゲート端子に寄生光電流が発生した場合でも、キャンセルされて、トランスコンダクタンスgmを変動しないようにすることができる。
【0029】
また、本発明の定電圧回路は、前記第5〜第8のトランジスタQP5,QN5,QP6,QN6の内、微少なベースまたはゲート電流ioを使用するPNPトランジスタQP5,QP6がラテラル構造である場合には、該PNPトランジスタQP5,QP6に関連して、寄生光電流補償回路を設けることを特徴とする。
【0030】
上記の構成によれば、前記第5〜第8のトランジスタQP5,QN5,QP6,QN6の内、微少なベースまたはゲート電流ioを使用するPNPトランジスタQP5,QP6を、特殊な工程を使用せずに容易に生成できるラテラル構造とした場合に生じる寄生光電流を、寄生光電流補償回路によってキャンセルすることができる。これによって、トランスコンダクタンスgmの変動を抑えることができる。
【0031】
さらにまた、本発明の定電圧回路は、前記第5〜第8のトランジスタQP5,QN5,QP6,QN6の内、微少なベースまたはゲート電流ioを使用するPNPトランジスタQP5,QP6をバーティカル構造とすることを特徴とする。
【0032】
上記の構成によれば、前記の寄生光電流自体を低減することができる。
【0033】
また、本発明の定電圧回路は、前記第5または第7のトランジスタQP5,QP6の少なくとも一方のコレクタに電圧を与えて、それらのトランジスタのコレクタ−エミッタ間電圧を略等しい値とすることを特徴とする。
【0034】
上記の構成によれば、前記第5および第7のトランジスタQP5,QP6間のアーリー効果によるアンバランスを低減でき、直流電圧のオフセットを低減することができる。
【0035】
さらにまた、本発明の定電圧回路は、前記第5または第7のトランジスタQP5,QP6の少なくとも一方のベースまたはゲートに第1のバッファ回路の入力を接続し、そのバッファ回路の出力を前記トランジスタのコレクタに接続するか、または前記第1のバッファ回路の出力に直流レベルをシフトするレベル調整回路を付加し、そのレベル調整回路の出力に第2のバッファ回路の入力を接続し、該第2のバッファ回路の出力を前記第5または第7のトランジスタQP5,QP6の少なくとも一方のコレクタに接続することを特徴とする。
【0036】
上記の構成によれば、電源電圧の変動に対して、第5および第7のトランジスタQP5,QP6のコレクタ−エミッタ間電圧が一定になるように設定することによって、それぞれのトランジスタQP5,QP6のアーリー効果によるアンバランスを低減でき、直流電圧のオフセットを低減することができる。
【0037】
また、本発明の赤外線リモコン受信機は、前記の何れかの定電圧回路を用いることを特徴とする。
【0038】
上記の構成によれば、赤外線リモコン受信機は、負荷回路であるアンプが低周波信号を扱い、またそのゲインが高いので、電源ノイズの影響を非常に受け易く、上記の定電圧回路を好適に用いることができる。
【0039】
【発明の実施の形態】
本発明の実施の一形態について、図1〜図6に基づいて説明すれば、以下のとおりである。
【0040】
図1は、本発明の実施の一形態の定電圧回路31の電気的構成を示すブロック図である。この定電圧回路31は、直流入力電源電圧Vccから予め定める直流電圧レベルだけシフトを行う直流レベルシフト回路32と、前記直流レベルシフト回路の出力から前記電源ノイズを除去する電源ノイズ除去回路33と、前記電源ノイズ除去回路33からの出力と前記アンプ4,5などの負荷側回路への出力電圧Vsとを比較し、その差に応じた電圧を出力する差動増幅回路34と、前記差動増幅回路34からの出力によってベースが駆動され、入出力端子間の電源ラインに直列に介在されるPNPトランジスタQとを備えて構成される。前記差動増幅回路34とトランジスタQとは、電圧フォロア回路を構成する。
【0041】
前記直流レベルシフト回路32は、具体的には、前記直流入力電源電圧Vccを降圧して前記電源ノイズ除去回路33に与えるバイアス抵抗Rと、前記入力電源電圧Vccに応じて前記バイアス抵抗Rによる電圧降下を予め定める直流電圧レベルに設定するとともに、前記電源ノイズ除去回路33および差動増幅回路34へバイアス電流を供給するバイアス回路35とを備えて構成されている。
【0042】
図2は、前記バイアス回路35の一構成例を示す電気回路図である。このバイアス回路35は、大略的に、基準電流I0を作成する基準電流作成回路35aと、その基準電流I0に基づいて各回路への電流I1〜I4を作成するバイアス電流作成回路35bとを備えて構成される。
【0043】
前記基準電流作成回路35aは、トランジスタQ1〜Q3と、抵抗R1,R2とを備えて構成される。前記電源電圧Vccの電源ラインとGNDラインとの間に、抵抗R1とトランジスタQ1との直列回路およびトランジスタQ2,Q3と抵抗R2との直列回路が接続され、トランジスタQ1のベースには抵抗R2の端子電圧が与えられ、トランジスタQ2はダイオード接続され、トランジスタQ3のベースはトランジスタQ1のコレクタに接続される。したがって、抵抗R1でトランジスタQ1をバイアスし、そのトランジスタQ1のVBE/R2の電流がトランジスタQ2のコレクタを流れ、前記基準電流I0となる。
【0044】
前記バイアス電流作成回路35bは、トランジスタQ4〜Q10を備えて構成される。前記電源電圧Vccの電源ラインとGNDラインとの間に、トランジスタQ4,Q5の直列回路およびトランジスタQ6,Q7の直列回路が接続され、トランジスタQ4のベースは該トランジスタQ4とカレントミラー回路を構成する前記トランジスタQ3のベースと接続されて該トランジスタQ4のコレクタ電流が前記基準電流I0となり、トランジスタQ5はトランジスタQ7とカレントミラー回路を構成し、トランジスタQ6のベースはトランジスタQ5のコレクタに接続される。トランジスタQ7は各トランジスタQ8〜Q10とカレントミラー回路を構成する。こうして、各トランジスタQ8〜Q10のコレクタから、前記基準電流I0に基づく電流I4;I1,I2;I3が、前記バイアス抵抗R、電源ノイズ除去回路33および差動増幅回路34へ、それぞれバイアス電流として供給される。
【0045】
前記電源ノイズ除去回路33は、たとえばローパスフィルタで実現されるけれども、除去したい電源ノイズの周波数や周波数範囲が限定されている場合は、ノッチフィルタなどのバンドエルミネーションフィルタを使用した方が、除去能力を向上することができる。
【0046】
これによって、直流の出力電圧Vsは、常に、Vcc−レベルシフト電圧(=Vα)となり、電源電圧Vccに合わせて、負荷側の動作電圧(Vs)を最大に設定することができる。また、直流レベルシフト回路32は、バイアス回路35で生成されたバイアス電流とバイアス抵抗Rとによってレベルシフト電圧Vαを得るので、容易に自由なレベルシフト電圧を生成することができる。
【0047】
前記レベルシフト電圧Vαは、PNPトランジスタQのコレクタ−エミッタ間飽和電圧、たとえば0.2V付近に設定されている。これによって、直流入力電源電圧Vccの直流変動に対して、出力電圧Vsを、Vcc−0.2V付近に設定でき、バイアス電圧を最大にできるので、負荷側回路の動作レンジを最大限に設定でき、かつ電源ノイズ除去を充分に行うことができる。
【0048】
図3は、前記電源ノイズ除去回路33の一構成例を示すブロック図である。前述のようにこの電源ノイズ除去回路33はローパスフィルタから成り、トランスコンダクタンスアンプ36と、反転入力バッファ回路37と、コンデンサCとを備えて構成されている。差動構成のトランスコンダクタンスアンプ36の非反転入力が該ローパスフィルタの入力LPFinとなり、トランスコンダクタンスアンプ36の出力とバッファ回路37の入力とが接続され、その接続点にコンデンサCの一端が接続され、コンデンサCの他端はGNDに接地されている。前記トランスコンダクタンスアンプ36の反転入力はバッファ回路37の出力と接続され、その接続点が該ローパスフィルタの出力LPFoutとなっている。
【0049】
このように構成されるローパスフィルタを使用し、トランスコンダクタンスアンプ36のトランスコンダクタンスgmを小さく設定することで、容易に電源ノイズ除去能力を向上させることができる。この回路の周波数特性の伝達関数HLPF (s)は、
【0050】
【数3】
Figure 0004011317
【0051】
と表現でき、低周波での電源ノイズ除去率を向上させるためには、時定数C/gmの値を大きく設定する必要があるけれども、Cが集積化可能な値に与えられた場合、gmの値を小さく設定することで、容易に時定数を大きく取ることができる。
【0052】
図4は、前記トランスコンダクタンスアンプ36およびバッファ回路37の具体的構成を示す電気回路図である。トランスコンダクタンスアンプ36は、大略的に、入力回路41と、出力回路42と、寄生光電流補償回路43,44と、カレントミラー回路45,46とを備えて構成されている。前記入力回路41および出力回路42は、非常に低いトランスコンダクタンスgmを作成するための回路である。先ず、これらの回路について説明する。
【0053】
前記入力回路41は、同一の導電型式のトランジスタQN1〜QN4および抵抗R0によって構成されている。トランジスタQN1,QN2のベースが相互に接続されて該トランスコンダクタンスアンプ16の第1の入力端子となっており、またこれらのトランジスタQN1,QN2のエミッタは共通に定電流源F1に接続される。同様に、トランジスタQN3,QN4のベースが相互に接続されて該トランスコンダクタンスアンプ36の第2の入力端子となっており、またこれらのトランジスタQN3,QN4のエミッタは共通に定電流源F2に接続される。また、トランジスタQN1,QN2のエミッタとトランジスタQN3,QN4のエミッタとは抵抗R0を介して接続されるとともに、トランジスタQN1,QN4のコレクタが電源端子と接続されている。
【0054】
一方、出力回路42は、一方の導電型式のトランジスタQP5と、他方の導電型式のトランジスタQN5との組と、一方の導電型式のトランジスタQP6と、他方の導電型式のトランジスタQN6との組を有し、トランジスタQP5のベースとトランジスタQN5とのべースが接続され、またトランジスタQP6のベースとトランジスタQN6とのべースが接続され、トランジスタQP5,QP6のコレクタは共にGNDに接続され、トランジスタQN5のコレクタが電源電圧Vccに接続され、このトランジスタQN5のエミッタとトランジスタQN6のコレクタとが接続され、トランジスタQN6のエミッタがGNDに接続される。
【0055】
そして、トランジスタQP5,QP6のそれぞれのエミッタに、差動電流である前記トランジスタQN2,QN3のコレクタ電流in2,in3がカレントミラー回路45,46で折返されて入力され、トランジスタQP5,QN5のベースを電流出力として、その出力に前記コンデンサCの一端が接続される。トランジスタQN2とQN3とのベース端子間に、前記入力LPFinである電圧vinが入力され、これらのトランジスタQN2,QN3のコレクタには、前記カレントミラー回路45,46から、それぞれコレクタ電流として、前記電流in2,in3が逆相で出力される。
【0056】
トランジスタQN1とQN2およびQN4とQN3とのエミッタ面積比を、それぞれS1:S2とし、トランスコンダクタンスをgm1とすると、gm1,in2,in3は、それぞれ以下のように導出される。
【0057】
【数4】
Figure 0004011317
【0058】
ただし、この場合、簡単のためにトランジスタQN2,QN3のエミッタ抵抗は無視している。
【0059】
次に、コレクタ電流in2,in3として取出された電流は、トランジスタQP1とQP2およびQP3とQP4とのそれぞれのカレントミラー回路45,46で電流ip2,ip3として折返されて、前記出力回路42のトランジスタQP5,QP6のそれぞれのエミッタに入力される。トランジスタQP1とQP2およびQP3とQP4とのそれぞれのカレントミラー回路45,46のミラー比を下げることによって、さらにトランスコンダクタンスgmを低減できるけれども、ここでは簡単のため、ミラー比を1:1とする。
【0060】
このトランスコンダクタンスアンプ36の出力は、前記トランジスタQP5のベースとトランジスタQN5のベースとが接続されたノードとなっている。これらのトランジスタQP5のベース電流ip5bとQN5のベース電流in5bとを導出し、トランスコンダクタンスアンプ36の全体のトランスコンダクタンスgmを求めると、以下のとおりとなる。ただし、トランジスタの電流増幅率hfeを、PNPではhfep、NPNではhfenとしている。
【0061】
先ず、
【0062】
【数5】
Figure 0004011317
【0063】
で表され、上記式5〜8から、
【0064】
【数6】
Figure 0004011317
【0065】
が得られる。上記式9,10から、前記コンデンサCへの電流ioは、
【0066】
【数7】
Figure 0004011317
【0067】
となる。したがって、
【0068】
【数8】
Figure 0004011317
【0069】
となる。
【0070】
ここで、たとえばR=400kΩ(集積回路内で現実的な最大限の抵抗値)、S1:S2=4:1、hfep=50、C=20pFとすると、
【0071】
【数9】
Figure 0004011317
【0072】
となり、容易に非常に高い抵抗、すなわち非常に低いトランスコンダクタンスgmを生成でき、たとえばローパスフィルタの40kHz付近のノイズ除去率を計算すると、
【0073】
【数10】
Figure 0004011317
【0074】
となる。そして、ノイズ除去能力は、上記約0.004から、約−48dBとなり、従来必要としてきた電源ノイズ除去能力を充分に満足することができる。
【0075】
なお、直流入力電源電圧Vccからローパスフィルタ自体に直接電源ノイズが乗ってくることが予測されるけれども、トランスコンダクタンスアンプ36を前記トランジスタQN2とQN3とのように差動構成にして、対称構造としているので、そのようなノイズはキャンセルすることができる。
【0076】
以上のように、トランジスタQP5,QN5のベース電流ioを利用して充分小さなトランスコンダクタンスgmを生成し、ローパスフィルタを実現しているので、容量Cを集積化可能な値としても、低周波信号に対応した大きな時定数を得ることができる。また、集積回路のプロセスは、一般的に普及し、充分安価なプロセスを使用して実現することもできる。さらにまた、数十個の回路素子で実現できるので、低コストに構成することができる。
【0077】
ところで、前述のような赤外線リモコン等の光をセンスするデバイスにおいては、概して、デバイスに光が入射したり、回り込んだりして、集積回路の寄生フォトダイオードを動作させてしまうことは避けられない。この場合、特にPNPトランジスタは注意が必要である。一般的なバイポーラ集積回路では、PNPトランジスタには、特殊な工程を使用せずに容易に生成できるラテラル構造を使用するケースが多い。しかしながら、ラテラルPNPトランジスタは、ベース端子の寄生フォトダイオードを持つ構造となっている。図5にその断面構造図を示す。
【0078】
したがって、前記図4のような回路で微少電流を使用してラテラルPNPを使用すると、光の回り込みによって、設計値通りには動作しない。通常、前記寄生光電流は、最悪数nAあると想定すべきである。したがって、小さな電流を取り扱う場合は問題となる。本発明においては、前述のように入力回路41を差動構成にすることによって、トランジスタQP5,QP6のベース端子に寄生光電流が発生した場合でも、キャンセルされて、トランスコンダクタンスgmは変動しないような構成となっているけれども、非常に小さなベース電流を扱うトランジスタを使用しているこれらの箇所については、同構造のトランジスタで形成した寄生光電流補償回路43,44をさらに付加して、寄生光電流の影響を低減している。
【0079】
すなわち、図4の回路例では、ラテラルPNPトランジスタを使用した前記トランジスタQP5,QP6で構成されるトランスコンダクタンスアンプ36の出力回路42に対して、トランジスタQP9,QP10;QP11,QP12によるカレントミラー回路でそれぞれ構成される寄生光電流補償回路43,44が設けられている。これによって、微少電流に対する前記寄生光電流の影響を低減することができる。
【0080】
一方、前記寄生光電流の影響に対して、PNPトランジスタにバーティカルPNPトランジスタを使用することによって、該寄生光電流自体を低減することもできる。図6に、通常のバーティカルPNPトランジスタの断面構造を示す。
【0081】
この場合でも、光の回り込みによって、寄生フォトダイオードに寄生光電流が発生するけれども、ベース端子の寄生フォトダイオードは回り込みの影響を受けにくく、回り込みの影響を受け易い寄生フォトダイオードの電流は、この図6で示すようにエピタキシャルアイランドからサブストレートヘ流れるので、回路動作への影響は殆どない。このようにしてもまた、微少電流に対する前記寄生光電流の影響を低減することができる。
【0082】
本発明の実施の他の形態について、図7および図8に基づいて説明すれば、以下のとおりである。
【0083】
図7は、本発明の実施の他の形態の定電圧回路における電源ノイズ除去回路33aの電気回路図である。この電源ノイズ除去回路33aは、前述の図4で示す電源ノイズ除去回路33に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、この電源ノイズ除去回路33aでは、トランスコンダクタンスアンプの出力回路42aにおいて、PNPトランジスタQP5のコレクタが、基準電圧源50を介してGNDに接続されていることである。
【0084】
これは、トランジスタのコレクタ−エミッタ間電圧Vceがトランジスタ毎に異なるためにトランジスタ間で電流差が発生して、前述の式7〜10に対して誤差が生じ、差動増幅回路34への出力LPFoutの直流電圧がずれてオフセットが発生し、図1の直流レベルシフト電圧に対して、Vs=Vcc−Vαの関係がずれて引き起こされる性能変動を抑制するものである。すなわち、トランジスタQP5のコレクタに、該トランジスタQP5のコレクタ−エミッタ間電圧Vceが整合が必要とされるトランジスタQP6のコレクタ−エミッタ間電圧Vceに略等しい値となるように、前述の基準電圧源50からの基準電圧Vrefが調整されている。これによって、前記の出力LPFoutのオフセットを抑制することができる。
【0085】
また、一般的にNPNトランジスタに対して、PNPトランジスタの方がアーリー電圧が低く、前記コレクタ−エミッタ間電圧Vceによって電流増幅率が影響を受け易いためにPNPトランジスタについて述べているけれども、NPNトランジスタについても同様のことが言える。
【0086】
図8は、前記コレクタ−エミッタ間電圧Vceの影響をさらに改善する構成のブロック図である。前述の図4の構成では、電源電圧Vccの直流レベルが変動したとき、トランスコンダクタンスアンプの出力回路42のトランジスタQP6のコレクタ−エミッタ間電圧Vceは、トランジスタQN6のベース−エミッタ間電圧VBEと該トランジスタQP6のベース−エミッタ間電圧VBEとで、略2VBEに固定されているのに対して、トランジスタQP5のベースの直流電圧が変動すると、結果として両トランジスタQP5,QP6の特性にアンバランスが生じ、前記のオフセット電圧が発生する。
【0087】
そこでこの図8の構成では、トランジスタQP5のベース電圧をバッファ51を介してレベル調整回路52に取込み、そのベース電圧に応じて、バッファ53によって前記トランジスタQP5のコレクタ電圧をバイアスすることによって、該トランジスタQP5のコレクタ−エミッタ間電圧Vceを常に一定に保つ。これによって、該トランジスタQP5のコレクタ−エミッタ間電圧Vceが電源電圧Vccの変動に拘わらず固定した電圧となるので、殆どアーリー効果の影響を受けずに動作させることができる。
【0088】
【発明の効果】
本発明の定電圧回路は、以上のように、直流入力電源電圧に応じた電圧で、かつ直流定電圧出力することで電源ノイズを除去するようにした定電圧回路において、前記直流入力電源電圧はエミッタ−コレクタ間電圧、すなわち入出力間電圧差が小さいPNPトランジスタを介して負荷側へ出力するようにし、そのベースは電源ノイズ除去回路で電源ノイズが除去されたベース電流で駆動され、また前記電源ノイズ除去回路への入力は直流レベルシフト回路によって入力電源電圧側からレベルシフトして作成する。
【0089】
それゆえ、出力電圧は直流入力電源電圧に応じて変化し、かつPNPトランジスタによって入力電源電圧からの電圧降下が比較的小さいので、負荷側の動作電圧を確保することができる。また、電源ノイズ除去回路は、トランスコンダクタンスアンプから成るので、低周波での電源ノイズ除去率を向上させるためには、時定数C/gmの内、トランスコンダクタンスgmを小さく設定することで、容量Cを集積化可能な値とすることができる。
【0090】
また、本発明の定電圧回路は、以上のように、前記直流レベルシフト回路におけるレベルシフト量をPNPトランジスタのコレクタ−エミッタ間飽和電圧付近に設定する。
【0091】
それゆえ、電源電圧の直流変動に対して、出力電圧を最大にできるので、電源ノイズ除去を充分に行いつつ、負荷側回路の直流動作レンジを最大限に設定することができる。
【0092】
さらにまた、本発明の定電圧回路は、以上のように、前記電源ノイズ除去回路を構成するトランスコンダクタンスアンプの入力回路として、同一の導電型式の第1〜第4のトランジスタQN1〜QN4および抵抗Rを備え、前記第1および第2のトランジスタQN1,QN2のベースまたはゲートが相互に接続されて該トランスコンダクタンスアンプの第1の入力端子となり、またこれら第1および第2のトランジスタQN1,QN2のエミッタまたはソースは共通に第1の定電流源F1に接続され、同様に第3および第4のトランジスタQN3,QN4のベースまたはゲートが相互に接続されて該トランスコンダクタンスアンプの第2の入力端子となり、またこれら第3および第4のトランジスタQN3,QN4のエミッタまたはソースは共通に第2の定電流源F2に接続され、さらに第1および第2のトランジスタQN1,QN2のエミッタまたはソースと第3および第4のトランジスタQN3,QN4のエミッタまたはソースとは抵抗Rを介して接続されるとともに、第1および第4のトランジスタQN1,QN4のコレクタまたはドレインが電源端子と接続されて構成される。
【0093】
それゆえ、前記抵抗Rを集積回路内に集積可能なとしても、非常に低いトランスコンダクタンスgmを生成でき、充分なノイズ除去率を得ることができる。
【0094】
また、本発明の定電圧回路は、以上のように、前記電源ノイズ除去回路を構成するトランスコンダクタンスアンプの出力回路に、導電型式が相互に異なる第5および第6のトランジスタQP5,QN5を備え、前記第5のトランジスタQP5のベースまたはゲートと前記第6のトランジスタQN5のべースまたはゲートとが接続されるとともに、それらのベースまたはゲート電流ioによってトランスコンダクタンスアンプの容量Cの充放電を行う。
【0095】
それゆえ、第5および第6のトランジスタQP5,QN5のベースまたはゲート電流ioを利用して充分小さなトランスコンダクタンスgmを生成し、ローパスフィルタを実現しているので、容量Cを集積化可能な値としても、低周波信号に対応した大きな時定数を得ることができる。
【0096】
さらにまた、本発明の定電圧回路は、以上のように、前記電源ノイズ除去回路を構成するトランスコンダクタンスアンプの出力回路に、前記第5および第6のトランジスタに対応して、導電型式が相互に異なる第7および第8のトランジスタQP6,QN6をさらに備え、一方の導電型式の前記第5のトランジスタQP5と、他方の導電型式の前記第6のトランジスタQN5とを組とし、また一方の導電型式の前記第7のトランジスタQP6と、他方の導電型式の前記第8のトランジスタQN6とを組とし、前記第7のトランジスタQP6のベースまたはゲートと前記第8のトランジスタQN6のベースまたはゲートとが接続され、前記第5および第7のトランジスタQP5,QP6のコレクタまたはドレインは共にGNDまたは電源に接続され、前記第6のトランジスタQN5のコレクタまたはドレインが電源またはGNDに接続され、この第6のトランジスタQN5のエミッタまたはソースと第8のトランジスタQN6のコレクタまたはドレインとが接続され、第8のトランジスタQN6のエミッタまたはソースがGNDまたは電源に接続され、前記第5および第7のトランジスタQP5,QP6のエミッタまたはソースに前記入力回路から差動電流を入力する。
【0097】
それゆえ、入力回路を差動構成にすることによって、電源ノイズ除去回路自身が受ける電源ノイズを低減することができるとともに、PNPトランジスタのベースまたはゲート端子に寄生光電流が発生した場合でも、キャンセルされて、トランスコンダクタンスgmを変動しないようにすることができる。
【0098】
また、本発明の定電圧回路は、以上のように、前記第5〜第8のトランジスタQP5,QN5,QP6,QN6の内、微少なベースまたはゲート電流ioを使用するPNPトランジスタQP5,QP6がラテラル構造である場合には、該PNPトランジスタQP5,QP6に関連して、寄生光電流補償回路を設ける。
【0099】
それゆえ、前記第5〜第8のトランジスタQP5,QN5,QP6,QN6の内、微少なベースまたはゲート電流ioを使用するPNPトランジスタQP5,QP6を、特殊な工程を使用せずに容易に生成できるラテラル構造とした場合に生じる寄生光電流を、寄生光電流補償回路によってキャンセルすることができる。これによって、トランスコンダクタンスgmの変動を抑えることができる。
【0100】
さらにまた、本発明の定電圧回路は、以上のように、前記第5〜第8のトランジスタQP5,QN5,QP6,QN6の内、微少なベースまたはゲート電流ioを使用するPNPトランジスタQP5,QP6をバーティカル構造とする。
【0101】
それゆえ、前記の寄生光電流自体を低減することができる。
【0102】
また、本発明の定電圧回路は、以上のように、前記第5または第7のトランジスタQP5,QP6の少なくとも一方のコレクタに電圧を与えて、それらのトランジスタのコレクタ−エミッタ間電圧を略等しい値とする。
【0103】
それゆえ、前記第5および第7のトランジスタQP5,QP6間のアーリー効果によるアンバランスを低減でき、直流電圧のオフセットを低減することができる。
【0104】
さらにまた、本発明の定電圧回路は、以上のように、前記第5または第7のトランジスタQP5,QP6の少なくとも一方のベースまたはゲートに第1のバッファ回路の入力を接続し、そのバッファ回路の出力を前記トランジスタのコレクタに接続するか、または前記第1のバッファ回路の出力に直流レベルをシフトするレベル調整回路を付加し、そのレベル調整回路の出力に第2のバッファ回路の入力を接続し、該第2のバッファ回路の出力を前記第5または第7のトランジスタQP5,QP6の少なくとも一方のコレクタに接続する。
【0105】
それゆえ、電源電圧の変動に対して、第5および第7のトランジスタQP5,QP6のコレクタ−エミッタ間電圧が一定になるように設定することによって、それぞれのトランジスタQP5,QP6のアーリー効果によるアンバランスを低減でき、直流電圧のオフセットを低減することができる。
【0106】
また、本発明の赤外線リモコン受信機は、以上のように、前記の何れかの定電圧回路を用いる。
【0107】
前記赤外線リモコン受信機は、負荷回路であるアンプが低周波信号を扱い、またそのゲインが高いので、電源ノイズの影響を非常に受け易く、それゆえ上記の定電圧回路を好適に用いることができる。
【図面の簡単な説明】
【図1】本発明の実施の一形態の定電圧回路の電気的構成を示すブロック図である。
【図2】図1で示す定電圧回路におけるバイアス回路の一構成例を示す電気回路図である。
【図3】図1で示す定電圧回路における電源ノイズ除去回路の一構成例を示すブロック図である。
【図4】前記電源ノイズ除去回路を構成するトランスコンダクタンスアンプおよびバッファ回路の具体的構成を示す電気回路図である。
【図5】ラテラルPNPトランジスタの断面構造図を示す図である。
【図6】バーティカルPNPトランジスタの断面構造図を示す図である。
【図7】本発明の実施の他の形態の定電圧回路における電源ノイズ除去回路の電気回路図である。
【図8】本発明の実施の他の形態の定電圧回路における電源ノイズ除去回路の他の構成例のブロック図である。
【図9】赤外線リモコン受信機の受信システムの一例を示す全体のブロック図である。
【図10】図9の受信機の各部の波形図である。
【図11】典型的な従来技術の電源ノイズ対策を説明するための図である。
【図12】他の従来技術の電源ノイズ対策を説明するための図である。
【符号の説明】
1 赤外線リモコン受信機
2 フォトダイオード
3 受信チップ
4 初段アンプ(負荷側回路)
5 2段目アンプ(負荷側回路)
6 3段目アンプ
7 バンドパスフィルタ
8 検波回路
9 積分回路
10 ヒステリシスコンパレータ
31 定電圧回路
32 直流レベルシフト回路
33,33a 電源ノイズ除去回路
34 差動増幅回路
35 バイアス回路
35a 基準電流作成回路
35b バイアス電流作成回路
36 トランスコンダクタンスアンプ
37 反転入力バッファ回路
41 入力回路
42,42a 出力回路
43,44 寄生光電流補償回路
45,46 カレントミラー回路
50 基準電圧源
51 バッファ(第1のバッファ)
52 レベル調整回路
53 バッファ(第2のバッファ)
C コンデンサ
F1,F2 定電流源
Q PNPトランジスタ
Q1〜Q10 トランジスタ
QN1〜QN7 トランジスタ
QP1〜QP12 トランジスタ
R バイアス抵抗
R0 抵抗
R1,R2 抵抗

Claims (8)

  1. 直流入力電源電圧に応じた電圧で、かつ直流定電圧出力することで電源ノイズを除去するようにした定電圧回路において、
    前記入力電源電圧から予め定める直流電圧レベルだけシフトを行う直流レベルシフト回路と、
    トランスコンダクタンスアンプから成り、前記直流レベルシフト回路の出力から前記電源ノイズを除去する電源ノイズ除去回路と、
    前記電源ノイズ除去回路からの出力に接続されたバッファ回路の出力と電源ラインとの間に設けられたPNPトランジスタとを含み、
    前記電源ノイズ除去回路を構成するトランスコンダクタンスアンプの出力回路は、導電型式が相互に異なる第5および第6のバイポーラトランジスタを備え、
    前記第5のバイポーラトランジスタのベースと前記第6のバイポーラトランジスタのべースとが接続されるとともに、それらのベース電流によってトランスコンダクタンスアンプの容量の充放電を行うことを特徴とする定電圧回路。
  2. 前記電源ノイズ除去回路を構成するトランスコンダクタンスアンプの入力回路は、同一の導電型式の第1〜第4のバイポーラトランジスタおよび抵抗を備え、
    前記第1および第2のバイポーラトランジスタのベースが相互に接続されて該トランスコンダクタンスアンプの第1の入力端子となり、またこれら第1および第2のバイポーラトランジスタのエミッタは共通に第1の定電流源に接続され、同様に第3および第4のバイポーラトランジスタのベースが相互に接続されて該トランスコンダクタンスアンプの第2の入力端子となり、またこれら第3および第4のバイポーラトランジスタのエミッタは共通に第2の定電流源に接続され、さらに第1および第2のバイポーラトランジスタのエミッタと第3および第4のバイポーラトランジスタのエミッタとは前記抵抗を介して接続されるとともに、第1および第4のバイポーラトランジスタのコレクタが電源端子と接続されており、
    前記電源ノイズ除去回路を構成するトランスコンダクタンスアンプの出力回路に、前記第5および第6のバイポーラトランジスタに対応して、導電型式が相互に異なる第7および第8のバイポーラトランジスタをさらに備え、
    一方の導電型式の前記第5のバイポーラトランジスタと、他方の導電型式の前記第6のバイポーラトランジスタとを組とし、また一方の導電型式の前記第7のバイポーラトランジスタと、他方の導電型式の前記第8のバイポーラトランジスタとを組とし、前記第7のバイポーラトランジスタのベースと前記第8のバイポーラトランジスタのベースとが接続され、前記第5および第7のバイポーラトランジスタのコレクタは共にGNDまたは電源に接続され、前記第6のバイポーラトランジスタのコレクタが電源またはGNDに接続され、この第6のバイポーラトランジスタのエミッタと第8のバイポーラトランジスタのコレクタとが接続され、第8のバイポーラトランジスタのエミッタがGNDまたは電源に接続され、前記第5および第7のバイポーラトランジスタのエミッタに前記入力回路の第2および第3のバイポーラトランジスタのコレクタ電流が第1および第2のカレントミラー回路で折り返して入力することを特徴とする請求項1記載の定電圧回路。
  3. 前記直流レベルシフト回路におけるレベルシフト量を前記PNPトランジスタのコレクタ−エミッタ間飽和電圧付近に設定することを特徴とする請求項1または2記載の定電圧回路。
  4. 前記第5〜第8のバイポーラトランジスタの内、微少なベース電流を使用するPNPトランジスタがラテラル構造である場合には、該PNPトランジスタに関連して、寄生光電流補償回路を設けることを特徴とする請求項2記載の定電圧回路。
  5. 前記第5〜第8のバイポーラトランジスタの内、微少なベース電流を使用するPNPトランジスタをバーティカル構造とすることを特徴とする請求項2記載の定電圧回路。
  6. 前記第5または第7のバイポーラトランジスタの少なくとも一方のコレクタに電圧を与えて、それらのトランジスタのコレクタ−エミッタ間電圧を略等しい値とすることを特徴とする請求項2記載の定電圧回路。
  7. 前記第5または第7のバイポーラトランジスタの少なくとも一方のベースに第1のバッファ回路の入力を接続し、そのバッファ回路の出力を前記トランジスタのコレクタに接続するか、または前記第1のバッファ回路の出力に直流レベルをシフトするレベル調整回路を付加し、そのレベル調整回路の出力に第2のバッファ回路の入力を接続し、該第2のバッファ回路の出力を前記第5または第7のトランジスタの少なくとも一方のコレクタに接続することを特徴とする請求項2記載の定電圧回路。
  8. 前記請求項1〜7の何れかに記載の定電圧回路を用いることを特徴とする赤外線リモコン受信機。
JP2001277033A 2001-09-12 2001-09-12 定電圧回路およびそれを用いる赤外線リモコン受信機 Expired - Fee Related JP4011317B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001277033A JP4011317B2 (ja) 2001-09-12 2001-09-12 定電圧回路およびそれを用いる赤外線リモコン受信機
US10/241,519 US6762596B2 (en) 2001-09-12 2002-09-12 Constant voltage circuit and infrared remote control receiver using the same
CN02148214.4A CN1198387C (zh) 2001-09-12 2002-09-12 恒压电路和使用恒压电路的红外遥控接收机

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001277033A JP4011317B2 (ja) 2001-09-12 2001-09-12 定電圧回路およびそれを用いる赤外線リモコン受信機

Publications (2)

Publication Number Publication Date
JP2003087061A JP2003087061A (ja) 2003-03-20
JP4011317B2 true JP4011317B2 (ja) 2007-11-21

Family

ID=19101637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001277033A Expired - Fee Related JP4011317B2 (ja) 2001-09-12 2001-09-12 定電圧回路およびそれを用いる赤外線リモコン受信機

Country Status (3)

Country Link
US (1) US6762596B2 (ja)
JP (1) JP4011317B2 (ja)
CN (1) CN1198387C (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183857B2 (en) * 2002-01-24 2007-02-27 Maxim Integrated Products Inc. Single supply direct drive amplifier
US7061327B2 (en) 2002-01-24 2006-06-13 Maxim Integrated Products, Inc. Single supply headphone driver/charge pump combination
US7132899B1 (en) * 2004-10-22 2006-11-07 Xilinx, Inc. Method and apparatus for providing an improved high speed buffer
US7579645B2 (en) 2004-12-24 2009-08-25 Ricoh Company, Ltd. Semiconductor device having non-volatile memory cell
US7265631B2 (en) * 2005-03-12 2007-09-04 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Transimpedance amplifier with signal amplification circuit that performs power signal regulation
US7358819B2 (en) * 2006-01-17 2008-04-15 Rockwell Automation Technologies, Inc. Reduced-size sensor circuit
US8237509B2 (en) * 2007-02-23 2012-08-07 Qualcomm, Incorporated Amplifier with integrated filter
US8000113B2 (en) 2009-04-07 2011-08-16 Maxim Integrated Products, Inc. Efficient power regulation for class-E amplifiers
KR101451744B1 (ko) * 2011-10-12 2014-10-16 엘지디스플레이 주식회사 유기발광소자표시장치
KR101698177B1 (ko) * 2015-11-09 2017-01-19 리모트솔루션주식회사 Rf 환경 감시 리모컨

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3287001B2 (ja) 1992-02-20 2002-05-27 株式会社日立製作所 定電圧発生回路
US6559692B2 (en) * 1998-04-24 2003-05-06 Cirrus Logic, Inc. Output driver for a 10baset/100basetx ethernet physical layer line interface
JP2002042467A (ja) * 2000-07-21 2002-02-08 Mitsubishi Electric Corp 電圧降圧回路およびそれを備える半導体集積回路装置

Also Published As

Publication number Publication date
CN1198387C (zh) 2005-04-20
CN1405975A (zh) 2003-03-26
JP2003087061A (ja) 2003-03-20
US6762596B2 (en) 2004-07-13
US20030062883A1 (en) 2003-04-03

Similar Documents

Publication Publication Date Title
KR100279546B1 (ko) 수광 증폭 장치
JP4011317B2 (ja) 定電圧回路およびそれを用いる赤外線リモコン受信機
US7231152B2 (en) Infrared remote control receiver (IRCR) having semiconductor signal processing device therein
US20050152705A1 (en) Gain variable amplifier, carrier detection system, and infrared remote-control receiver using them
JP3999168B2 (ja) キャリア検出回路およびそれを用いる赤外線通信装置
JP4468229B2 (ja) コンパレータ回路および赤外線リモコン受信機
CN110546883A (zh) 跨阻放大器电路
JP3801882B2 (ja) 充電回路および/または放電回路ならびにそれを用いるキャリア検出回路
KR100297146B1 (ko) 감쇠 회로를 구비하는 적외선 신호 수신기
JP3617818B2 (ja) 受信回路チップ
US4914533A (en) Differential amplifier with differential outputs
JP4121326B2 (ja) 差動増幅回路及び電波時計用受信回路
JP3179838B2 (ja) ノイズ検出回路
KR100216034B1 (ko) 인덕턴스 변화 검출장치
JP3558969B2 (ja) キャリア検出回路
JP2006339913A (ja) 赤外線リモコン受信機
US20070097575A1 (en) Output circuit and constant current circuit used in the same
JP2000341055A (ja) 直流光電流補償回路及びそれを備えた赤外線通信装置
GB2349758A (en) On-chip filtered voltage reference for an amplifier
JP2000353924A (ja) 受光回路
JP5060890B2 (ja) 半導体装置
JP4483424B2 (ja) フィルタ回路および増幅回路
KR930006662B1 (ko) D.c차단용 캐패시터 대용 집적회로
JPH05218772A (ja) 光受信増幅器用自動オフセット補償回路
JPH04175007A (ja) コンパレータ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060904

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070406

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070905

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130914

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees