JP4483424B2 - フィルタ回路および増幅回路 - Google Patents

Description

本発明は、低域通過型のフィルタ回路とこれを用いた増幅回路に関するものである。

図１１は、２次のローパスフィルタ回路の一般的な構成例を示す図である。

図１１に示すフィルタ回路は、入力端子Ｔｉと、出力端子Ｔｏと、ｎｐｎトランジスタＱＡ，ＱＢ，ＱＣと、抵抗ＲＡ，ＲＢ，ＲＣ，ＲＤと、定電流回路ＩＢ，ＩＣとを有する。

ｎｐｎトランジスタＱＡは、ベースが入力端子Ｔｉに接続され、エミッタが抵抗ＲＡを介して接地ラインＧに接続され、コレクタが抵抗ＲＢを介して電源ラインＶｃｃに接続される。

ｎｐｎトランジスタＱＢは、ベースがｎｐｎトランジスタＱＡと抵抗ＲＡとの接続点に接続され、コレクタが電源ラインＶｃｃに接続され、エミッタが定電流回路ＩＢを介して接地ラインＧに接続される。

抵抗ＲＣは、その一方の端子がｎｐｎトランジスタＱＢのエミッタに接続され、他方の端子がキャパシタＣＣを介して接地ラインＧに接続される。
抵抗ＲＤは、その一方の端子が抵抗ＲＣとキャパシタＣＣとの接続点に接続され、他方の端子がキャパシタＣＤを介して接地ラインＧに接続される。
抵抗ＲＣ，ＲＤおよびキャパシタＣＣ，ＣＤは、図１１に示すように梯子型に接続されており、２次のローパスフィルタ回路を構成している。

ｎｐｎトランジスタＱＣは、ベースが抵抗ＲＤとキャパシタＣＤとの接続点に接続され、コレクタが電源ラインＶｃｃに接続され、エミッタが定電流回路ＩＣを介して接地ラインＧに接続されるとともに、出力端子Ｔｏに接続される。

入力端子Ｔｉには、バイアス回路ＶＢによって直流バイアス電圧が与えられた信号源Ｖｉから電圧信号ｖｉが入力される。電圧信号ｖｉは、ｎｐｎトランジスタＱＡおよび抵抗ＲＡ，ＲＢで構成される増幅回路において増幅された後、ｎｐｎトランジスタＱＢおよび定電流回路ＩＢで構成されるエミッタフォロア回路を介して、梯子型のローパスフィルタ回路（抵抗ＲＣ，ＲＤ、キャパシタＣＣ，ＣＤ）に入力される。ローパスフィルタ回路において高域成分を除去された信号は、ｎｐｎトランジスタＱＣおよび定電流回路ＩＣで構成されるエミッタフォロア回路を介して、出力端子Ｔｏより電圧ｖｏとして出力される。

図１１に示すフィルタ回路の伝達関数（ｖｏ／ｖｉ）は、次式のように表される。

ただし、上式において‘ｒＡ’，‘ｒＢ’は抵抗ＲＡ，ＲＢの抵抗値を示す。
‘ｒ１’，‘ｒ２’は抵抗ＲＣ，ＲＤの抵抗値を示す。
‘ｃ１’，‘ｃ２’はキャパシタＣＣ，ＣＤのキャパシタンスを示す。
また、‘ω０’はカットオフ周波数、‘Ｑ’はクオリティファクタを示す。

図１１に示すフィルタ回路は、基本的に抵抗とキャパシタの回路によって伝達関数が決まる受動型のフィルタ回路であるが、この他に、例えば図１２に示すような能動型のフィルタ回路も一般的に用いられている。

図１２に示すフィルタ回路は、図１１に示すフィルタ回路におけるキャパシタＣＣを、接地ラインＧから切り離して出力端子Ｔｏに繋ぎ替えたものである。
抵抗ＲＣ，ＲＤ、キャパシタＣＣ，ＣＤ、エミッタフォロア回路（ｎｐｎトランジスタＱＣ、定電流回路ＩＣ）で構成される部分は、２次の能動型ローパスフィルタ回路である（特許文献１の図９を参照）。

図１２に示すフィルタ回路の伝達関数（ｖｏ／ｖｉ）、カットオフ周波数ω０、クオリティファクタＱは、それぞれ次式のように表される。

特開平１１−２６１３７２号公報

ところで、図１１および図１２に示すフィルタ回路では、電圧信号を増幅するための増幅部（ｎｐｎトランジスタＱＡ、抵抗ＲＡ，ＲＢ）と、周波数特性を決定するフィルタ部とがそれぞれ別個に設けられている。そのため、入力端子Ｔｉから出力端子Ｔｏへ至る信号経路には、信号の増幅に用いられる抵抗ＲＡ，ＲＢと、フィルタの周波数特性を決める抵抗ＲＣ，ＲＤとが別々に存在している。
このように、信号の伝播経路上に抵抗が多く存在すると、各抵抗において発生する熱雑音が信号に重畳するため、ノイズ指数が大きくなり、信号の品質が低下するという不利益がある。

また、増幅部とフィルタ部とを別個に設ける構成では、両者を接続するためにバッファ回路（ｎｐｎトランジスタＱＢ、定電流回路ＩＢ）が必要になる。そのため、バッファ回路のバイアス電流によって消費電力が増えたり、バッファ回路で生じる電圧シフト（ｎｐｎトランジスタＱＢのベース−エミッタ間の電圧シフト）により信号のダイナミックレンジが狭くなったり、部品の点数が多くなる等の不利益がある。

本発明はかかる事情に鑑みてなされたものであり、その目的は、ノイズ指数の増大を抑制しつつ、消費電力を削減できるフィルタ回路と、そのようなフィルタ回路を用いて構成される増幅回路を提供することにある。

上記の目的を達成するため、本発明のフィルタ回路は、入力端子および出力端子と、上記入力端子から入力される電圧信号を所定のトランスコンダクタンスをもって電流信号に変換し出力するトランスコンダクタンス増幅回路と、上記トランスコンダクタンス増幅回路の電流信号出力ノードに発生する電圧信号に比例した電圧信号を上記出力端子へ出力するバッファ回路と、一方の端子が上記電流信号出力ノードに接続され、他方の端子が一定の電位に保持される、第１の抵抗および第２の抵抗の直列回路と、一方の端子が上記電流信号出力ノードに接続され、他方の端子が一定の電位に保持される第１のキャパシタと、上記第１の抵抗と上記第２の抵抗との接続点に一方の端子が接続され、他方の端子が上記出力端子に接続されるか、もしくは一定の電位に保持される第２のキャパシタとを有する。

また、本発明の増幅回路は、それぞれ所定のゲインを有する上記本発明のフィルタ回路を複数有しており、当該複数のフィルタ回路が縦続に接続されている。

上記本発明によると、上記入力端子の電圧信号に対する上記出力端子の電圧信号のゲインは、直流において、上記トランスコンダクタンス増幅回路のトランスコンダクタンスと、上記第１の抵抗および上記第２の抵抗の抵抗値とに応じた値を持つ。また、上記ゲインの周波数特性は、上記第１の抵抗および上記第２の抵抗の抵抗値と、上記第１のキャパシタおよび上記第２のキャパシタのキャパシタンスとに応じた特性を持つ。
すなわち、上記第１の抵抗および上記第２の抵抗が、電圧信号の増幅用とフィルタ特性の設定用に共用されるため、増幅部とフィルタ部とを別個に設けてそれぞれに抵抗を使う場合に比べて、信号経路上の抵抗の数が少なくなる。
また、増幅部とフィルタ部とを別個に設ける際に必要であったバッファ回路が不要になり、その分の消費電力が削減される。

上記本発明において、上記トランスコンダクタンス増幅回路は、ベースが上記入力端子に接続され、コレクタが上記電流信号出力ノードに接続される第１のトランジスタと、一方の端子が上記第１のトランジスタのエミッタに接続され、他方の端子が一定の電位に保持される第３の抵抗と、を含んでも良く、上記バッファ回路は、ベースが上記電流信号出力ノードに接続され、エミッタが上記出力端子に接続される第２のトランジスタを含んでも良い。
この場合、上記第１のトランジスタおよび上記第２のトランジスタは、バイポーラトランジスタであっても良い。

また、上記本発明において、上記トランスコンダクタンス増幅回路は、ゲートが上記入力端子に接続され、ドレインが上記電流信号出力ノードに接続される第３のトランジスタと、一方の端子が上記第３のトランジスタのソースに接続され、他方の端子が一定の電位に保持される第３の抵抗とを含んでも良く、上記バッファ回路は、ゲートが上記電流信号出力ノードに接続され、ソースが上記出力端子に接続される第４のトランジスタを含んでも良い。
この場合、上記第３のトランジスタおよび上記第４のトランジスタは、電界効果トランジスタであっても良い。

また、上記本発明において、上記トランスコンダクタンス増幅回路は、入力される制御信号に応じてトランスコンダクタンスを変化させても良い。
これにより、上記入力端子の電圧信号に対する上記出力端子の電圧信号の直流ゲインは上記制御信号に応じて変化する。

本発明によれば、電圧信号の増幅に用いる抵抗とフィルタ特性の設定に用いる抵抗とを共用することで、ノイズ指数の増大を抑制しつつ、消費電力を削減することができる。

以下、本発明を４つの実施形態について、図面を参照して説明する。

＜第１の実施形態＞
図１は、本発明の第１の実施形態に係るフィルタ回路の構成の一例を示す図である。
図１に示すフィルタ回路は、入力端子Ｔｉおよび出力端子Ｔｏと、トランスコンダクタンス増幅回路１０と、抵抗Ｒ１およびＲ２と、キャパシタＣ１およびＣ２と、バッファ回路２０とを有する。

なお、入力端子Ｔｉおよび出力端子Ｔｏは、本発明の入力端子および出力端子の一実施形態である。
トランスコンダクタンス増幅回路１０は、本発明のトランスコンダクタンス増幅回路の一実施形態である。
抵抗Ｒ１およびＲ２は、本発明の第１の抵抗および第２の抵抗の一実施形態である。
キャパシタＣ１は、本発明の第１のキャパシタの一実施形態である。
キャパシタＣ２は、本発明の第２のキャパシタの一実施形態である。
バッファ回路２０は、本発明のバッファ回路の一実施形態である。

トランスコンダクタンス増幅回路１０は、入力端子Ｔｉから入力される電圧信号ｖｉをトランスコンダクタンスｇｍをもって電流信号ｉｓに変換し、ノードＮ１へ出力する。
電流信号ｉｓは、電圧信号ｖｉおよびトランスコンダクタンスｇｍを用いて次式のように表される。

バッファ回路２０は、ノードＮ１に発生する電圧信号に比例した電圧信号ｖｏを出力端子Ｔｏへ出力する。
バッファ回路２０は、入力インピーダンスが高く出力インピーダンスが低いインピーダンス変換器として機能するため、ノードＮ１に流れ込む電流信号ｉｓのほとんどは抵抗Ｒ２とキャパシタＣ２へ分流する。

抵抗Ｒ１およびＲ２は直列に接続されており、当該直列回路の一方の端子がノードＮ１に、他方の端子が接地ラインＧに接続される。図１１の例では、抵抗Ｒ２がノードＮ１に接続され、抵抗Ｒ１が接地ラインＧに接続されている。
なお、この抵抗直列回路においてノードＮ１に接続されてない側の端子は、少なくとも一定の電位に保持されていれば良いため、例えば後述する図２のフィルタ回路のように、電源ラインＶｃｃへ接続しても良い。

キャパシタＣ１は、抵抗Ｒ１およびＲ２の接続点に一方の端子が接続され、他方の端子が出力端子Ｔｏに接続される。

キャパシタＣ２は、一方の端子がノードＮ１に接続され、他方の端子が接地ラインＧに接続される。なお、この他方の端子は、少なくとも一定の電位に保持されていれば良いため、例えば電源ラインＶｃｃへ接続しても良い。

図１に示すフィルタ回路の伝達関数（ｖｏ／ｖｉ）、カットオフ周波数ω０、クオリティファクタＱは、それぞれ次式で表される。

ただし、上式において、‘ｒ１’，‘ｒ２’は抵抗Ｒ１，Ｒ２の抵抗値を示す。
‘ｃ１’，‘ｃ２’はキャパシタＣ１，Ｃ２のキャパシタンスを示す。

図２は、図１に示すフィルタ回路の伝達関数の周波数特性の一例を図解した図である。
図２に示すように、図１に示すフィルタ回路の直流ゲインＡ０は、トランスコンダクタンスｇｍと抵抗値ｒ１およびｒ２とに応じた値を有する。
また、カットオフ周波数ω０より高い周波数において、２次のローパスフィルタとして動作する。すなわち、周波数が２倍になるごとにゲインが約１２ｄＢ減少する。

ただし、次式に示す周波数ω１より高い周波数では、式（８）の分子に含まれる変数ｓの１次の項の影響により、１次のローパスフィルタとして動作する。

したがって、周波数ω１が周波数ω０に対して十分大きくなるように抵抗とキャパシタの値を設定することにより、図１に示すフィルタ回路は２次のローパスフィルタとして動作する。

ここで、図１に示すフィルタ回路のより具体的な構成について説明する。

図３は、図１に示すフィルタ回路の一具体例を示す図である。
図３に示すフィルタ回路は、入力端子Ｔｉおよび出力端子Ｔｏと、抵抗Ｒ１，Ｒ２，Ｒ３と、キャパシタＣ１，Ｃ２と、ｎｐｎトランジスタＱ１およびＱ２と、定電流回路Ｉ２とを有する。

ｎｐｎトランジスタＱ１は、ベースが入力端子Ｔｉに接続され、コレクタがノードＮ１に接続され、エミッタが抵抗Ｒ３を介して接地ラインＧに接続される。
ｎｐｎトランジスタＱ１および抵抗Ｒ３は、図１に示すフィルタ回路におけるトランスコンダクタンス増幅回路１０に相当する。抵抗Ｒ３の抵抗値を‘ｒ３’とすると、トランスコンダクタンスｇｍは抵抗値ｒ３の逆数（１／ｒ３）に概ね等しくなる。

ｎｐｎトランジスタＱ２は、ベースがノードＮ１に接続され、コレクタが電源ラインＶｃｃに接続され、エミッタが出力端子Ｔｏおよび定電流回路Ｉ２の一方の端子に接続される。定電流回路Ｉ２の他方の端子は接地ラインＧに接続される。
ｎｐｎトランジスタＱ２および定電流回路Ｉ２は、図１に示すフィルタ回路におけるバッファ回路２０に相当する。

抵抗Ｒ１およびＲ２は直列に接続されており、当該直列回路の一方の端子がノードＮ１に、他方の端子が電源ラインＶｃｃに接続される。
キャパシタＣ１は、抵抗Ｒ１およびＲ２の接続点に一方の端子が接続され、他方の端子が出力端子Ｔｏに接続される。
キャパシタＣ２は、一方の端子がノードＮ１に接続され、他方の端子が接地ラインＧに接続される。

図３に示すフィルタ回路では、バイアス回路ＶＢによって直流バイアス電圧が与えられた信号源Ｖｉから電圧信号ｖｉが発生し、入力端子Ｔｉｎへ入力される。電圧信号ｖｉは、ｎｐｎトランジスタＱ１および抵抗Ｒ３で構成されるトランスコンダクタンス増幅回路において電流信号に変換され、ノードＮ１に出力される。ノードＮ１の電圧信号は、ｎｐｎトランジスタＱ２および定電流回路Ｉ２で構成されるバッファ回路においてｎｐｎトランジスタＱ２のベース−エミッタ間電圧だけ低電圧側にシフトされて、出力端子Ｔｏより電圧信号ｖｏとして出力される。
図３に示すフィルタ回路の伝達関数は、図１に示すフィルタ回路と同様に式（８）〜（１０）で表される。

なお、図１に示すフィルタ回路は、図３に示すようにバイポーラトランジスタを用いて構成可能であるが、これに限らず、例えばＭＯＳトランジスタ等の電界効果トランジスタを用いても構成可能である。

図４は、図１に示すフィルタ回路をＭＯＳトランジスタを用いて構成する例を示す図である。
図４に示すフィルタ回路は、図３に示すフィルタ回路におけるｎｐｎトランジスタＱ１，Ｑ２をｎ型ＭＯＳトランジスタＱ３，Ｑ４にそれぞれ置き換えたものであり、その他の構成は同一である。

ｎ型ＭＯＳトランジスタＱ３は、ゲートが入力端子Ｔｉに接続され、ドレインがノードＮ１に接続され、ソースが抵抗Ｒ３を介して接地ラインＧに接続される。
ｎ型ＭＯＳトランジスタＱ４は、ゲートがノードＮ１に接続され、ドレインが電源ラインＶｃｃに接続され、ソースが出力端子Ｔｏに接続される。

図４に示すフィルタ回路において、ｎ型ＭＯＳトランジスタＱ３の相互コンダクタンスを‘ｇｍ（Ｑ３）’とすると、ｎ型ＭＯＳトランジスタＱ３および抵抗Ｒ３で構成されるトランスコンダクタンス増幅回路のトランスコンダクタンスｇｍは、概ね次式のように表される。

従って、ｒ３＞＞１／ｇｍ（Ｑ３）が成立する場合、トランスコンダクタンスｇｍは抵抗値ｒ３の逆数（１／ｒ３）とほぼ等しくなる。
逆に、ｒ３＜＜１／ｇｍ（Ｑ３）が成立する場合、トランスコンダクタンスｇｍはｎ型ＭＯＳトランジスタＱ３の相互コンダクタンスｇｍ（Ｑ３）とほぼ等しくなる。

図４に示すフィルタ回路の伝達関数についても、図１に示すフィルタ回路と同様に式（８）〜（１０）で表される。

以上説明したように、本実施形態に係るフィルタ回路のゲイン（ｖｏ／ｖｉ）は、直流において、トランスコンダクタンスｇｍと抵抗値ｒ１，ｒ２とに応じた値（ｇｍ×（ｒ１＋ｒ２））を有しており、また、このゲイン（ｖｏ／ｖｉ）の周波数特性は、抵抗値ｒ１，ｒ２とキャパシタンスｃ１，ｃ２とに応じた２次のローパスフィルタの特性を持つ。
すなわち、抵抗Ｒ１およびＲ２を、電圧信号の増幅用とフィルタ特性の設定用に共有することができる。したがって、図１１や図１２に示す従来のフィルタ回路のように、増幅部とフィルタ部とを別個に設けてそれぞれに抵抗を使用する場合に比べて、信号経路上の抵抗の数を少なくすることができる。例えば図１２に示すフィルタ回路では信号経路上に４個の抵抗（ＲＡ，ＲＢ，ＲＣ，ＲＤ）が存在するのに対し、図３に示すフィルタ回路ではこれより１つ少ない３つの抵抗（Ｒ１，Ｒ２，Ｒ３）で済んでいる。その結果、抵抗で発生する熱雑音によるノイズ指数の増大を抑えて、出力信号の品質を向上させることができる。

また、従来のフィルタ回路では増幅部とフィルタ部とを別個に設けていたために必要であったバッファ回路が、本実施形態に係るフィルタ回路では不要になる。その結果、バッファ回路における消費電力を削減することが可能になり、低消費電力化を図ることができる。
しかも、バッファ回路において生じる電圧シフトがなくなることから、信号のダイナミックレンジを広げることができる。例えば図１２に示すフィルタ回路では、ｎｐｎトランジスタＱＡのゲート−ソース間電圧だけ信号が低電圧側にシフトしているが、図３に示すフィルタ回路ではそのような電圧シフトがないため、ダイナミックレンジを広くすることができる。ダイナミックレンジが広くなる結果として、電源電圧を低下させることが可能になるため、消費電力を更に削減することが可能になる。

また、本実施形態に係るフィルタ回路によれば、抵抗Ｒ１およびＲ２を電圧信号の増幅用とフィルタ特性の設定用に共有することによって必要な抵抗の数が減り、その上、従来必要とされていたバッファ回路が不要になるため、回路の素子数が減り、構成を簡易化することができる。

更に、カットオフ周波数ω０やクオリティファクタＱは、抵抗Ｒ１，Ｒ２やキャパシタＣ１，Ｃ２の値を調節することにより、任意に設定することが可能である。
また、クオリティファクタＱを高く設定することにより、図１２に示すフィルタ回路より急峻に信号を減衰させることも可能である。

＜第２の実施形態＞
次に、本発明の第２の実施形態を述べる。
図５は、本発明の第２の実施形態に係るフィルタ回路の構成の一例を示す図である。

図５に示すフィルタ回路は、図１に示すフィルタ回路におけるキャパシタＣ１を、出力端子Ｔｏから切り離して接地ラインＧに繋ぎ替えたものであり、その点を除いて２つの回路の構成は同一である。

図５に示すフィルタ回路の伝達関数（ｖｏ／ｖｉ）、カットオフ周波数ω０、クオリティファクタＱは、それぞれ次式で表される。

式（８）〜（１０）と式（１３）〜（１５）とを比較して分かるように、図５に示すフィルタ回路は、図１に示すフィルタ回路と同様な２次のローパスフィルタの特性を有している。

図６は、図５に示すフィルタ回路の一具体例を示す図である。
図６に示すフィルタ回路は、図３に示すフィルタ回路におけるキャパシタＣ１を、出力端子Ｔｏから切り離して接地ラインＧに繋ぎ替えたものであり、その点を除いて２つの回路の構成は同一である。
図６に示すフィルタ回路の伝達関数は、図５に示すフィルタ回路と同様に、式（１３）〜（１５）で表される。

図７は、図６に示すフィルタ回路をＭＯＳトランジスタを用いて構成する例を示す図である。
図７に示すフィルタ回路は、図４に示すフィルタ回路におけるキャパシタＣ１を、出力端子Ｔｏから切り離して接地ラインＧに繋ぎ替えたものであり、その点を除いて２つの回路の構成は同一である。
図７に示すフィルタ回路の伝達関数は、図５に示すフィルタ回路と同様に、式（１３）〜（１５）で表される。

以上の通り、キャパシタＣ１を出力端子Ｔｏから接地ラインＧへ繋ぎ替えた本実施形態に係るフィルタ回路においても、第１の実施形態に係るフィルタ回路と同様に２次のローパスフィルタとして動作するため、これと同様な効果を奏することが可能である。

＜第３の実施形態＞
次に、本発明の第３の実施形態を述べる。
図８は、本発明の第３の実施形態に係るフィルタ回路の構成の一例を示す図である。

図８に示すフィルタ回路は、図３に示すフィルタ回路にｎｐｎトランジスタＱ１１およびＱ１２と抵抗Ｒ４を付加したものであり、その他の構成において２つの回路は同一である。

ｎｐｎトランジスタＱ１１は、ｎｐｎトランジスタＱ１のコレクタとノードＮ１とを接続する配線上に挿入される。すなわち、ｎｐｎトランジスタＱ１１のコレクタはノードＮ１に接続され、ｎｐｎトランジスタＱ１１のエミッタはｎｐｎトランジスタＱ１のコレクタに接続される。

ｎｐｎトランジスタＱ１２は、ｎｐｎトランジスタＱ１１とエミッタが共通に接続される。ｎｐｎトランジスタＱ１２のコレクタは、抵抗Ｒ４を介して電源ラインＶｃｃに接続される。抵抗Ｒ４は、例えば抵抗Ｒ１およびＲ２の直列回路と同一の抵抗値を有する。

上記の構成によると、ｎｐｎトランジスタＱ１のコレクタ電流Ｉｃ１に対するｎｐｎトランジスタＱ１１のコレクタ電流Ｉｃｓの電流比Ｋ（＝Ｉｃｓ／Ｉｃ１）は、ｎｐｎトランジスタＱ１１およびＱ１２のベース間に入力される制御信号ｖｃに応じて変化する。
例えば、ｎｐｎトランジスタＱ１１およびＱ１２が特性の等しいトランジスタである場合、ベース間の電位差がゼロとすると、両者のコレクタ電流は等しくなり、電流比Ｋ＝０．５になる。
ｎｐｎトランジスタＱ１１のベース電位をｎｐｎトランジスタＱ１２のベース電位より僅かに高くすると、電流比Ｋは０．５より大きくなり、逆にｎｐｎトランジスタＱ１１のベース電位をｎｐｎトランジスタＱ１２のベース電位より僅かに低くすると、電流比Ｋは０．５より小さくなる。

一方、ｎｐｎトランジスタＱ１，Ｑ１１，Ｑ１２および抵抗Ｒ４，Ｒ３を１つのトランスコンダクタンス増幅回路と見なすと、そのトランスコンダクタンスｇｍは、電流比Ｋに比例する。

式（８）に示すように、フィルタ回路の直流ゲインはトランスコンダクタンスｇｍに比例するため、トランスコンダクタンスｇｍが変化すると、これに応じてフィルタ回路の直流ゲインも変化する。
従って、図８に示すフィルタ回路によれば、制御信号ｖｃに応じてトランスコンダクタンスｇｍを変化させることにより、カットオフ周波数ω０やクオリティファクタＱを一定に保ちつつ、直流ゲインを任意に変化させることが可能になる。

なお、図８に示すフィルタ回路は、図３に示すフィルタ回路にｎｐｎトランジスタＱ１１およびＱ１２と抵抗Ｒ４を付加したものであるが、図６に示すフィルタ回路に同様の構成を付加しても良い。この場合も、図８に示すフィルタ回路と同様に、制御信号に応じたゲインの調節が可能になる。
また、図４，図７に示すフィルタ回路についても、同様な機能を有するｎ型ＭＯＳトランジスタと抵抗を付加することによって、制御信号に応じたゲインの調節が可能になる。

＜第４の実施形態＞
次に、本発明の第４の実施形態を述べる。
図９は、本発明の第４の実施形態に係る増幅回路の構成の一例を示す図である。

図９に示す増幅回路は、第１の実施形態や第２の実施形態に係るフィルタ回路１０１〜１０３を多段に縦続接続したものである。

一般に、６０ｄＢやそれ以上の非常に高いゲインを持つ増幅回路は、電源ラインや寄生的な容量成分などを介して出力部から入力部に僅かな信号が帰還しても、容易に発振を起こしてしまう。

そこで、図９に示すように、それぞれ所定のゲインを有するローパスフィルタ回路を多段に縦続接続すると、各段の出力において高周波の信号が減衰しているため、出力部から入力部への高周波信号の帰還を抑制することができる。これにより、高周波信号の帰還による発振を効果的に防止しつつ、６０ｄＢといった非常に高いゲインを達成することが可能である。

更に、ローパスフィルタ回路として上述した実施形態のフィルタ回路を用いることにより、回路を多段に接続する構成でありながら、ノイズ指数の増大を抑えて、信号の品質を保つことができる。また、消費電力の低減や、ダイナミックレンジの確保、回路の簡易化といった効果も奏することができる。

なお、本実施形態の増幅回路は、例えば図１０に示すように、第４の実施形態に係るフィルタ回路１０４〜１０６を多段に縦続接続して増幅回路を構成しても良い。この場合、各段のフィルタ回路へそれぞれ制御信号ｖｃを供給することにより、増幅回路のトータルのゲインを任意に変化させることが可能になる。

以上、本発明の幾つかの実施形態について述べたが、本発明はこれらの形態にのみ限定されるものではなく、種々のバリエーションを含む。

例えば、上述した実施形態ではｎｐｎトランジスタやｎ型ＭＯＳトランジスタを用いる例を挙げたが、これに限らず、ｐｎｐトランジスタやｐ型ＭＯＳトランジスタを用いて同様なフィルタ回路を構成することも可能である。また、バイポーラトランジスタや電界効果トランジスタに限らず、同様な機能を持つ他の種々のトランジスタを用いて同様なフィルタ回路を構成することも可能である。

第１の実施形態に係るフィルタ回路の構成の一例を示す図である。 図１に示すフィルタ回路の伝達関数の周波数特性の一例を図解した図である。 図１に示すフィルタ回路の一具体例を示す第１の図である。 図１に示すフィルタ回路の一具体例を示す第２の図である。 第２の実施形態に係るフィルタ回路の構成の一例を示す図である。 図５に示すフィルタ回路の一具体例を示す第１の図である。 図５に示すフィルタ回路の一具体例を示す第２の図である。 第３の実施形態に係るフィルタ回路の構成の一例を示す図である。 第４の実施形態に係る増幅回路の構成の一例を示す図である。 第４の実施形態に係る増幅回路の他の構成例を示す図である。 ２次のローパスフィルタ回路の一般的な構成例を示す第１の図である。 ２次のローパスフィルタ回路の一般的な構成例を示す第２の図である。

符号の説明

Ｔｉ…入力端子、Ｔｏ…出力端子、１０…トランスコンダクタンス増幅回路、２０…バッファ回路、Ｒ１〜Ｒ４…抵抗、Ｃ１，Ｃ２…キャパシタ、Ｑ１，Ｑ２，Ｑ１１，Ｑ１２…ｎｐｎトランジスタ、Ｑ３，Ｑ４…ｎ型ＭＯＳトランジスタ

Claims (6)

1. 入力端子および出力端子と、
   上記入力端子から入力される電圧信号を所定のトランスコンダクタンスをもって電流信号に変換し出力するトランスコンダクタンス増幅回路と、
   上記トランスコンダクタンス増幅回路の電流信号出力ノードに発生する電圧信号に比例した電圧信号を上記出力端子へ出力するバッファ回路と、
   一方の端子が上記電流信号出力ノードに接続され、他方の端子が一定の電位に保持される、第１の抵抗および第２の抵抗の直列回路と、
   上記第１の抵抗と上記第２の抵抗との接続点に一方の端子が接続され、他方の端子が上記出力端子に接続されるか、もしくは一定の電位に保持される第１のキャパシタと、
   一方の端子が上記電流信号出力ノードに接続され、他方の端子が一定の電位に保持される第２のキャパシタと、
   を有するフィルタ回路。
2. 上記トランスコンダクタンス増幅回路は、
   ベースが上記入力端子に接続され、コレクタが上記電流信号出力ノードに接続される第１のトランジスタと、
   一方の端子が上記第１のトランジスタのエミッタに接続され、他方の端子が一定の電位に保持される第３の抵抗と、を含み、
   上記バッファ回路は、
   ベースが上記電流信号出力ノードに接続され、エミッタが上記出力端子に接続される第２のトランジスタを含む、
   請求項１に記載のフィルタ回路。
3. 上記トランスコンダクタンス増幅回路は、
   ゲートが上記入力端子に接続され、ドレインが上記電流信号出力ノードに接続される第３のトランジスタと、
   一方の端子が上記第３のトランジスタのソースに接続され、他方の端子が一定の電位に保持される第３の抵抗と、を含み、
   上記バッファ回路は、
   ゲートが上記電流信号出力ノードに接続され、ソースが上記出力端子に接続される第４のトランジスタを含む、
   請求項１に記載のフィルタ回路。
4. 上記トランスコンダクタンス増幅回路は、入力される制御信号に応じてトランスコンダクタンスを変化させる、
   請求項１に記載のフィルタ回路。
5. それぞれ所定のゲインを有する複数の縦続接続されたフィルタ回路を有し、
   上記フィルタ回路は、
   入力端子および出力端子と、
   上記入力端子から入力される電圧信号を所定のトランスコンダクタンスをもって電流信号に変換し出力するトランスコンダクタンス増幅回路と、
   上記トランスコンダクタンス増幅回路の電流信号出力ノードに発生する電圧信号に比例した電圧信号を上記出力端子へ出力するバッファ回路と、
   一方の端子が上記電流信号出力ノードに接続され、他方の端子が一定の電位に保持される、第１の抵抗および第２の抵抗の直列回路と、
   上記第１の抵抗と上記第２の抵抗との接続点に一方の端子が接続され、他方の端子が上記出力端子に接続されるか、もしくは一定の電位に保持される第１のキャパシタと、
   一方の端子が上記電流信号出力ノードに接続され、他方の端子が一定の電位に保持される第２のキャパシタと、
   を有する、
   増幅回路。
6. 上記トランスコンダクタンス増幅回路は、入力される制御信号に応じてトランスコンダクタンスを変化させる、
   請求項５に記載の増幅回路。
   
   

Images