JPH05218772A - 光受信増幅器用自動オフセット補償回路 - Google Patents
光受信増幅器用自動オフセット補償回路Info
- Publication number
- JPH05218772A JPH05218772A JP4040539A JP4053992A JPH05218772A JP H05218772 A JPH05218772 A JP H05218772A JP 4040539 A JP4040539 A JP 4040539A JP 4053992 A JP4053992 A JP 4053992A JP H05218772 A JPH05218772 A JP H05218772A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier
- phase compensation
- main amplifier
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 光受信増幅器においてオフセット補償や位相
補償を行う場合に、回路の実装面積の縮小及び実装の簡
略化を図る。 【構成】 前置増幅器ＰＲＥ，主増幅器ＰＯＳＴ及び識
別器ＤＥＣからなる主信号増幅部ＭＡＩＮと、主増幅器
ＰＯＳＴからの非反転出力信号ＯＵＴ及び反転出力信号
ＯＵＴＢのそれぞれのピーク値を検出する回路ＰＤ１，
ＰＤ２と直流増幅回路ＤＣＡとからなりこの直流増幅回
路ＤＣＡの出力を主増幅器ＰＯＳＴの参照入力ＶＲＥＦ
とする帰還ループＦＥＥＤＢＡＣＫを有する自動オフセ
ット補償回路において、参照入力ＶＲＥＦへの帰還ルー
プと接地間に位相補償用容量Ｃを付加する。
補償を行う場合に、回路の実装面積の縮小及び実装の簡
略化を図る。 【構成】 前置増幅器ＰＲＥ，主増幅器ＰＯＳＴ及び識
別器ＤＥＣからなる主信号増幅部ＭＡＩＮと、主増幅器
ＰＯＳＴからの非反転出力信号ＯＵＴ及び反転出力信号
ＯＵＴＢのそれぞれのピーク値を検出する回路ＰＤ１，
ＰＤ２と直流増幅回路ＤＣＡとからなりこの直流増幅回
路ＤＣＡの出力を主増幅器ＰＯＳＴの参照入力ＶＲＥＦ
とする帰還ループＦＥＥＤＢＡＣＫを有する自動オフセ
ット補償回路において、参照入力ＶＲＥＦへの帰還ルー
プと接地間に位相補償用容量Ｃを付加する。
Description
【０００１】
【産業上の利用分野】本発明は、光受信増幅器の自動オ
フセット補償回路に関する。
フセット補償回路に関する。
【０００２】
【従来の技術】従来この種の回路は、図２に示されるよ
うな、前置増幅器ＰＲＥ，主増幅器ＰＯＳＴ及び識別器
ＤＥＣからなる主信号増幅部ＭＡＩＮと、主増幅器ＰＯ
ＳＴからの非反転出力信号ＯＵＴ及び反転出力信号ＯＵ
ＴＢのそれぞれのピーク値を検出する回路ＰＤ１，ＰＤ
２と直流増幅回路ＤＣＡとからなりこの直流増幅回路Ｄ
ＣＡの出力を主増幅器ＰＯＳＴの参照入力ＶＲＥＦとす
る帰還ループＦＥＥＤＢＡＣＫを有する自動オフセット
補償回路において、直流増幅回路ＤＣＡ内に位相補償用
容量Ｃを付加した構成のオフセット自動補償回路が設け
られている。
うな、前置増幅器ＰＲＥ，主増幅器ＰＯＳＴ及び識別器
ＤＥＣからなる主信号増幅部ＭＡＩＮと、主増幅器ＰＯ
ＳＴからの非反転出力信号ＯＵＴ及び反転出力信号ＯＵ
ＴＢのそれぞれのピーク値を検出する回路ＰＤ１，ＰＤ
２と直流増幅回路ＤＣＡとからなりこの直流増幅回路Ｄ
ＣＡの出力を主増幅器ＰＯＳＴの参照入力ＶＲＥＦとす
る帰還ループＦＥＥＤＢＡＣＫを有する自動オフセット
補償回路において、直流増幅回路ＤＣＡ内に位相補償用
容量Ｃを付加した構成のオフセット自動補償回路が設け
られている。
【０００３】このような回路においては、オフセット補
償や位相補償が行われるが、以下これらオフセット補償
及び位相補償について説明する。まず、オフセット補償
について説明する。一般に差動増幅回路の入力を「０」
にしたとき出力に現れる電圧を出力のオフセット電圧と
呼ぶが、これは初段のペアトランジスタのベース・エミ
ッタ間電圧Ｖｂｅの違いや直流増幅率ｈｆｅの違い等に
より生じるものである（電界効果トランジスタの場合に
はしきい値電圧Ｖｔｈや相互コンダクタンスｇｍに相当
する）。主増幅器ＰＯＳＴにおいてこのようなオフセッ
ト電圧が生じたり、主増幅器ＰＯＳＴへの参照入力電位
ＶＲＥＦに対し入力信号ＩＮＰＵＴを前置増幅器ＰＲＥ
で増幅した後の出力信号ＶＩＮの直流電位が変動したり
すると、主増幅器ＰＯＳＴの両相出力信号、即ち非反転
出力信号ＯＵＴ及び反転出力信号ＯＵＴＢは、そのピー
クがそれぞれ異なった値を示すことになる。
償や位相補償が行われるが、以下これらオフセット補償
及び位相補償について説明する。まず、オフセット補償
について説明する。一般に差動増幅回路の入力を「０」
にしたとき出力に現れる電圧を出力のオフセット電圧と
呼ぶが、これは初段のペアトランジスタのベース・エミ
ッタ間電圧Ｖｂｅの違いや直流増幅率ｈｆｅの違い等に
より生じるものである（電界効果トランジスタの場合に
はしきい値電圧Ｖｔｈや相互コンダクタンスｇｍに相当
する）。主増幅器ＰＯＳＴにおいてこのようなオフセッ
ト電圧が生じたり、主増幅器ＰＯＳＴへの参照入力電位
ＶＲＥＦに対し入力信号ＩＮＰＵＴを前置増幅器ＰＲＥ
で増幅した後の出力信号ＶＩＮの直流電位が変動したり
すると、主増幅器ＰＯＳＴの両相出力信号、即ち非反転
出力信号ＯＵＴ及び反転出力信号ＯＵＴＢは、そのピー
クがそれぞれ異なった値を示すことになる。
【０００４】この様子を図３で説明する。図３（ａ）
は、オフセット補償前の主増幅器の入出力伝達特性と主
増幅器ＰＯＳＴへの入力信号ＶＩＮ及び参照入力信号Ｖ
ＲＥＦに対する非反転出力信号ＯＵＴ及び反転出力信号
ＯＵＴＢの関係図であり、この場合は前置増幅器ＰＲＥ
からの出力信号ＶＩＮの直流電圧が変動し、ＶＩＮの振
幅の中心が参照入力信号ＶＲＥＦの値からずれた場合を
示している。
は、オフセット補償前の主増幅器の入出力伝達特性と主
増幅器ＰＯＳＴへの入力信号ＶＩＮ及び参照入力信号Ｖ
ＲＥＦに対する非反転出力信号ＯＵＴ及び反転出力信号
ＯＵＴＢの関係図であり、この場合は前置増幅器ＰＲＥ
からの出力信号ＶＩＮの直流電圧が変動し、ＶＩＮの振
幅の中心が参照入力信号ＶＲＥＦの値からずれた場合を
示している。
【０００５】このような場合、図３（ａ）に示したよう
に、主増幅器ＰＯＳＴの非反転出力信号ＯＵＴと反転出
力信号ＯＵＴＢのそれぞれのピーク値が異なることによ
り、アイパターンが狭まり次段の識別器の感度劣化をき
たすことになる。これを防止するために、主増幅器ＰＯ
ＳＴの両相出力信号ＯＵＴ及びＯＵＴＢに対しそれぞれ
のピーク電位を検出してその値を保持するピーク検出回
路ＰＤ１，ＰＤ２を設け、その差分を直流増幅回路ＤＣ
Ａで増幅して主増幅器の参照入力ＶＲＥＦへ帰還をか
け、主増幅器からの両相出力信号のピーク値を揃えるよ
うな機能を持たせたものがオフセット補償回路である。
図３（ｂ）は、オフセット補償後のＶＩＮ，ＶＲＥＦ，
ＯＵＴ，ＯＵＴＢの関係を示した図であり、オフセット
補償回路によってＶＩＮの振幅の中心にＶＲＥＦが来る
ように設定されている。
に、主増幅器ＰＯＳＴの非反転出力信号ＯＵＴと反転出
力信号ＯＵＴＢのそれぞれのピーク値が異なることによ
り、アイパターンが狭まり次段の識別器の感度劣化をき
たすことになる。これを防止するために、主増幅器ＰＯ
ＳＴの両相出力信号ＯＵＴ及びＯＵＴＢに対しそれぞれ
のピーク電位を検出してその値を保持するピーク検出回
路ＰＤ１，ＰＤ２を設け、その差分を直流増幅回路ＤＣ
Ａで増幅して主増幅器の参照入力ＶＲＥＦへ帰還をか
け、主増幅器からの両相出力信号のピーク値を揃えるよ
うな機能を持たせたものがオフセット補償回路である。
図３（ｂ）は、オフセット補償後のＶＩＮ，ＶＲＥＦ，
ＯＵＴ，ＯＵＴＢの関係を示した図であり、オフセット
補償回路によってＶＩＮの振幅の中心にＶＲＥＦが来る
ように設定されている。
【０００６】次に、位相補償について説明する。図２に
示した主信号増幅部ＭＡＩＮと帰還ループＦＥＥＤＢＡ
ＣＫにより構成される帰還増幅器は、一般的に図４の実
線で示すような利得と位相の周波数特性を有している。
ここで、利得が「０」ｄｂになるときの位相に１８０゜
を加えたものを位相余裕と呼び、回路が安定であるため
にはこの値が０゜以上でなければならない。この発振防
止のために位相余裕を増加させることを位相補償と呼
ぶ。位相補償の一般的な方法は、増幅器の帯域幅の縮小
である。具体的には回路への容量増加によって新たな極
を発生させ、図４の破線で示すように帯域幅を縮小さ
せ、ループ利得が「１」（即ち、「０」ｄｂ）となる周
波数における位相差を−１８０゜以下（即ち、位相余裕
が０゜以上）にする方法が採られている。
示した主信号増幅部ＭＡＩＮと帰還ループＦＥＥＤＢＡ
ＣＫにより構成される帰還増幅器は、一般的に図４の実
線で示すような利得と位相の周波数特性を有している。
ここで、利得が「０」ｄｂになるときの位相に１８０゜
を加えたものを位相余裕と呼び、回路が安定であるため
にはこの値が０゜以上でなければならない。この発振防
止のために位相余裕を増加させることを位相補償と呼
ぶ。位相補償の一般的な方法は、増幅器の帯域幅の縮小
である。具体的には回路への容量増加によって新たな極
を発生させ、図４の破線で示すように帯域幅を縮小さ
せ、ループ利得が「１」（即ち、「０」ｄｂ）となる周
波数における位相差を−１８０゜以下（即ち、位相余裕
が０゜以上）にする方法が採られている。
【０００７】このように、光受信増幅器では、オフセッ
ト補償のための帰還ループとその帰還増幅器の安定動作
のために位相補償回路が必要となる。従来回路における
位相補償法について、電界効果トランジスタを用いた場
合の例について説明すると、図５に示すように直流増幅
器差動入力段のドレイン間に大容量を挿入し、増幅器の
主となる極の周波数を低下させる構成となっている。即
ち図５は、従来回路における直流増幅器入力段での位相
補償を示す回路図であり、ＶＤＤは電源端子、ＲＬ１，
ＲＬ２は第１，第２の負荷抵抗、Ｑ１，Ｑ２は第１，第
２の電界効果トランジスタ、ＣＳは定電流源、ＶＯ１，
ＶＯ２は第１，第２の出力信号、Ｃは位相補償容量であ
る。
ト補償のための帰還ループとその帰還増幅器の安定動作
のために位相補償回路が必要となる。従来回路における
位相補償法について、電界効果トランジスタを用いた場
合の例について説明すると、図５に示すように直流増幅
器差動入力段のドレイン間に大容量を挿入し、増幅器の
主となる極の周波数を低下させる構成となっている。即
ち図５は、従来回路における直流増幅器入力段での位相
補償を示す回路図であり、ＶＤＤは電源端子、ＲＬ１，
ＲＬ２は第１，第２の負荷抵抗、Ｑ１，Ｑ２は第１，第
２の電界効果トランジスタ、ＣＳは定電流源、ＶＯ１，
ＶＯ２は第１，第２の出力信号、Ｃは位相補償容量であ
る。
【０００８】ここで、「極」について簡単に述べると、
帰還増幅器全体の伝達関数ａ（ｊω）が例えば、 ａ（ｊω）＝ａ０／｛（１−ｊω／ｐ１）（１−ｊω／ｐ２）｝ （１） と表される場合に、分母をゼロにするような角周波数の
こと（この場合はｐ１、ｐ２のこと）を極といい、極が
複数個ある場合には最も低い周波数のものを「主となる
極」という。ここでａ０は増幅器の低域利得を示す。図
３に示した利得の周波数特性において、傾きの変化する
点の周波数がこの極に相当している（参考文献として例
えば、「超ＬＳＩのためのアナログ集積回路設計技術
（下）」（Ｐ．Ｒ．グレイ／Ｒ．Ｇ．メイヤー共著、永
田穣監訳、培風館）の第９章等）。
帰還増幅器全体の伝達関数ａ（ｊω）が例えば、 ａ（ｊω）＝ａ０／｛（１−ｊω／ｐ１）（１−ｊω／ｐ２）｝ （１） と表される場合に、分母をゼロにするような角周波数の
こと（この場合はｐ１、ｐ２のこと）を極といい、極が
複数個ある場合には最も低い周波数のものを「主となる
極」という。ここでａ０は増幅器の低域利得を示す。図
３に示した利得の周波数特性において、傾きの変化する
点の周波数がこの極に相当している（参考文献として例
えば、「超ＬＳＩのためのアナログ集積回路設計技術
（下）」（Ｐ．Ｒ．グレイ／Ｒ．Ｇ．メイヤー共著、永
田穣監訳、培風館）の第９章等）。
【０００９】図５に示すような回路に容量Ｃを追加した
場合、新たに発生する極ＰＤは、 ｜ＰD ｜＝１／（２・Ｃ・Ｒ） （２） と表せる。ここで、Ｒｉを次段の入力抵抗とすると、 １／Ｒ＝（１／ＲＬ）＋（１／Ｒｉ） （３） ＲＬ＝ＲＬ１＝ＲＬ２ （４） である。
場合、新たに発生する極ＰＤは、 ｜ＰD ｜＝１／（２・Ｃ・Ｒ） （２） と表せる。ここで、Ｒｉを次段の入力抵抗とすると、 １／Ｒ＝（１／ＲＬ）＋（１／Ｒｉ） （３） ＲＬ＝ＲＬ１＝ＲＬ２ （４） である。
【００１０】なお、数値例を示しておくと、例えばＲＬ
＝１ＫΩ、Ｃ＝１ｐＦの場合、 ｆD ＝１／（２・π・２・Ｃ・Ｒ）＝８０ＭＨZ （５） また、Ｃ＝１００ｐＦでｆD ＝８００ＫＨZ 、Ｃ＝１０
００ｐＦでｆD ＝８０ＫＨZ となる。
＝１ＫΩ、Ｃ＝１ｐＦの場合、 ｆD ＝１／（２・π・２・Ｃ・Ｒ）＝８０ＭＨZ （５） また、Ｃ＝１００ｐＦでｆD ＝８００ＫＨZ 、Ｃ＝１０
００ｐＦでｆD ＝８０ＫＨZ となる。
【００１１】
【発明が解決しようとする課題】図５の回路における容
量は、典型値で数１００ｐＦ以上の値が必要であり、オ
ンチップ化は困難である。したがって外付け容量としな
ければならず、この場合２つのドレイン間に容量を挿入
するか或いは各ドレイン端子と接地間の間に容量を挿入
する必要がある。何れにしろチップには２つの接続端子
を設ける必要がある。これはチップ実装時に２本の接続
線と２つの外部容量とが必要ということになり、実装が
複雑化すると共に実装面積も増加するという欠点があっ
た。特にこのような光受信増幅回路を多チャネル同一チ
ップに集積化しようとすると、各チャネル毎にオフセッ
ト自動補償回路が必要であり、１回路に２つの接続端子
が必要という制約は実装技術上、さらには製造コスト上
に重大な問題を生じてくる。本発明の目的は、従来のオ
フセット自動補償回路がチップ外部の外付け容量端子と
して２つ必要であり、実装面積の増加と実装の複雑化と
いう問題を解決し、外付け容量用接続端子を１つにして
実装の簡略化が得られるオフセット自動補償回路を提供
することにある。
量は、典型値で数１００ｐＦ以上の値が必要であり、オ
ンチップ化は困難である。したがって外付け容量としな
ければならず、この場合２つのドレイン間に容量を挿入
するか或いは各ドレイン端子と接地間の間に容量を挿入
する必要がある。何れにしろチップには２つの接続端子
を設ける必要がある。これはチップ実装時に２本の接続
線と２つの外部容量とが必要ということになり、実装が
複雑化すると共に実装面積も増加するという欠点があっ
た。特にこのような光受信増幅回路を多チャネル同一チ
ップに集積化しようとすると、各チャネル毎にオフセッ
ト自動補償回路が必要であり、１回路に２つの接続端子
が必要という制約は実装技術上、さらには製造コスト上
に重大な問題を生じてくる。本発明の目的は、従来のオ
フセット自動補償回路がチップ外部の外付け容量端子と
して２つ必要であり、実装面積の増加と実装の複雑化と
いう問題を解決し、外付け容量用接続端子を１つにして
実装の簡略化が得られるオフセット自動補償回路を提供
することにある。
【００１２】
【課題を解決するための手段】このような課題を解決す
るために本発明は、オフセット自動補償回路において、
位相補償用容量を直流増幅回路内に挿入する従来構成の
ものとは異なり、直流増幅回路出力から主増幅器参照入
力への帰還ループと接地間に位相補償用容量を付加する
ようにしたものである。
るために本発明は、オフセット自動補償回路において、
位相補償用容量を直流増幅回路内に挿入する従来構成の
ものとは異なり、直流増幅回路出力から主増幅器参照入
力への帰還ループと接地間に位相補償用容量を付加する
ようにしたものである。
【００１３】
【作用】したがって、位相補償用のチップ外付け容量を
接続する接続端子が２個から１個へ低減され、実装が簡
略化されると共に実装面積の縮小が可能になる。
接続する接続端子が２個から１個へ低減され、実装が簡
略化されると共に実装面積の縮小が可能になる。
【００１４】
【実施例】以下、本発明について図面を参照して説明す
る。図１は本発明に係る光受信増幅器用自動オフセット
補償回路である。同図において、ＰＲＥは前置増幅器、
ＰＯＳＴは主増幅器、ＤＥＣは識別器、ＰＤ１，ＰＤ２
はそれぞれ非反転出力信号及び反転出力信号に対するピ
ーク検出回路、ＤＣＡは直流増幅回路、ＩＮＰＵＴは入
力信号、ＶＩＮ及びＶＲＥＦはそれぞれ主増幅器ＰＯＳ
Ｔへの入力信号及び参照入力信号、ＯＵＴＰＵＴは識別
器ＤＥＣの出力信号、Ｃは位相補償用容量である。
る。図１は本発明に係る光受信増幅器用自動オフセット
補償回路である。同図において、ＰＲＥは前置増幅器、
ＰＯＳＴは主増幅器、ＤＥＣは識別器、ＰＤ１，ＰＤ２
はそれぞれ非反転出力信号及び反転出力信号に対するピ
ーク検出回路、ＤＣＡは直流増幅回路、ＩＮＰＵＴは入
力信号、ＶＩＮ及びＶＲＥＦはそれぞれ主増幅器ＰＯＳ
Ｔへの入力信号及び参照入力信号、ＯＵＴＰＵＴは識別
器ＤＥＣの出力信号、Ｃは位相補償用容量である。
【００１５】次に動作について説明する。入力信号ＩＮ
ＰＵＴを前置増幅器ＰＲＥへ与え、前置増幅器ＰＲＥの
出力信号ＶＩＮを主増幅器ＰＯＳＴへの入力とし、主増
幅器ＰＯＳＴの非反転出力信号ＯＵＴ及び反転出力信号
ＯＵＴＢをそれぞれピーク検出回路ＰＤ１及びＰＤ２へ
与え、それぞれのピーク検出回路の出力ＶＰ１及びＶＰ
２を直流増幅回路ＤＣＡの非反転入力端子及び反転入力
端子へ与えて、誤差増幅された直流増幅回路ＤＣＡ出力
を主増幅器ＰＯＳＴの参照入力端子ＶＲＥＦへ帰還させ
る。位相補償用容量Ｃは、帰還ループＦＥＥＤＢＡＣＫ
内の任意の点で極を持たせるよに挿入すれば良く、本実
施例では主増幅器ＰＯＳＴの高インピーダンスノードで
ある参照入力ＶＲＥＦと接地間に挿入されている。この
ような構成になっているため、ループの位相補償のため
のチップ外付け容量への接続端子は１つで良く、この結
果、実装の簡略化が図られたオフセット補償回路が実現
できる。
ＰＵＴを前置増幅器ＰＲＥへ与え、前置増幅器ＰＲＥの
出力信号ＶＩＮを主増幅器ＰＯＳＴへの入力とし、主増
幅器ＰＯＳＴの非反転出力信号ＯＵＴ及び反転出力信号
ＯＵＴＢをそれぞれピーク検出回路ＰＤ１及びＰＤ２へ
与え、それぞれのピーク検出回路の出力ＶＰ１及びＶＰ
２を直流増幅回路ＤＣＡの非反転入力端子及び反転入力
端子へ与えて、誤差増幅された直流増幅回路ＤＣＡ出力
を主増幅器ＰＯＳＴの参照入力端子ＶＲＥＦへ帰還させ
る。位相補償用容量Ｃは、帰還ループＦＥＥＤＢＡＣＫ
内の任意の点で極を持たせるよに挿入すれば良く、本実
施例では主増幅器ＰＯＳＴの高インピーダンスノードで
ある参照入力ＶＲＥＦと接地間に挿入されている。この
ような構成になっているため、ループの位相補償のため
のチップ外付け容量への接続端子は１つで良く、この結
果、実装の簡略化が図られたオフセット補償回路が実現
できる。
【００１６】このように、本発明のオフセット補償回路
により、従来回路構成に比べて位相補償用のチップ外付
け容量との接続端子を２個から１個へ低減することが可
能になる。この結果、実装面積の縮小と実装の簡略化が
図られた光受信増幅用自動オフセット補償回路を提供す
ることが可能になる。特に、多チャネルの光受信増幅回
路の集積化にあたり、その自動オフセット補償回路の実
現に対し多大な貢献を果たすことができる。
により、従来回路構成に比べて位相補償用のチップ外付
け容量との接続端子を２個から１個へ低減することが可
能になる。この結果、実装面積の縮小と実装の簡略化が
図られた光受信増幅用自動オフセット補償回路を提供す
ることが可能になる。特に、多チャネルの光受信増幅回
路の集積化にあたり、その自動オフセット補償回路の実
現に対し多大な貢献を果たすことができる。
【００１７】
【発明の効果】以上説明したように、本発明は、位相補
償を行う場合、直流増幅回路出力から主増幅器参照入力
への帰還ループと接地間に位相補償用容量を付加したの
で、位相補償用容量の接続端子を低減することができ、
したがって実装が簡略化されると共に実装面積の増加を
抑制することができる。
償を行う場合、直流増幅回路出力から主増幅器参照入力
への帰還ループと接地間に位相補償用容量を付加したの
で、位相補償用容量の接続端子を低減することができ、
したがって実装が簡略化されると共に実装面積の増加を
抑制することができる。
【図１】本発明に係る光受信増幅器用自動オフセット補
償回路の一実施例を示すブロック図である。
償回路の一実施例を示すブロック図である。
【図２】従来の光受信増幅器用自動オフセット補償回路
のブロック図である。
のブロック図である。
【図３】上記回路を構成する主増幅器の入出力伝達特性
とオフセット補償の効果を示す図である。
とオフセット補償の効果を示す図である。
【図４】光受信用として用いられる増幅器の利得及び位
相の周波数特性と位相補償の効果を示す図である。
相の周波数特性と位相補償の効果を示す図である。
【図５】従来回路における直流増幅器入力段での位相補
償容量の挿入例を示す回路図である。
償容量の挿入例を示す回路図である。
ＭＡＩＮ 主信号増幅部 ＰＲＥ 前置増幅器 ＰＯＳＴ 主増幅器 ＤＥＣ 識別器 ＦＥＥＤＢＡＣＫ 帰還ループ ＰＤ１，ＰＤ２ ピーク検出回路 ＤＣＡ 直流増幅回路 ＩＮＰＵＴ 入力信号 ＶＩＮ 主増幅器への入力信号 ＶＲＥＦ 主増幅器への参照信号 ＯＵＴ 非反転出力信号 ＯＵＴＢ 反転出力信号 ＶＰ１ 非反転出力ピーク信号 ＶＰ２ 反転出力ピーク信号 ＯＵＴＰＵＴ 出力信号 Ｃ 位相補償用容量
Claims (1)
- 【請求項１】 前置増幅器，主増幅器および識別器から
なる主信号増幅部と、前記主増幅器からの両相信号のピ
ーク検出回路および直流増幅回路からなりこの直流増幅
回路の出力を前記主増幅器の参照入力とする帰還ループ
を有する自動オフセット補償回路において、 前記主増幅器の参照入力端子に位相補償用容量を付加し
たことを特徴とする光受信増幅器用自動オフセット補償
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4040539A JPH05218772A (ja) | 1992-01-31 | 1992-01-31 | 光受信増幅器用自動オフセット補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4040539A JPH05218772A (ja) | 1992-01-31 | 1992-01-31 | 光受信増幅器用自動オフセット補償回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218772A true JPH05218772A (ja) | 1993-08-27 |
Family
ID=12583259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4040539A Pending JPH05218772A (ja) | 1992-01-31 | 1992-01-31 | 光受信増幅器用自動オフセット補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218772A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6191879B1 (en) | 1997-07-23 | 2001-02-20 | Nec Corporation | Offset control for burst-mode optical receiver |
| JP2010050619A (ja) * | 2008-08-20 | 2010-03-04 | Yokogawa Electric Corp | 光受信増幅器 |
-
1992
- 1992-01-31 JP JP4040539A patent/JPH05218772A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6191879B1 (en) | 1997-07-23 | 2001-02-20 | Nec Corporation | Offset control for burst-mode optical receiver |
| JP2010050619A (ja) * | 2008-08-20 | 2010-03-04 | Yokogawa Electric Corp | 光受信増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7132861B1 (en) | Amplifier with digital DC offset cancellation feature | |
| EP0295221B1 (en) | Cmos power operational amplifier | |
| US10139436B2 (en) | Method and system for a wideband CMOS RMS power detection scheme | |
| GB2194697A (en) | Fully differential cmos operational power amplifier | |
| US4492926A (en) | Amplitude modulation detector | |
| US7049856B2 (en) | High speed peak amplitude comparator | |
| US6958644B2 (en) | Active filter circuit with dynamically modifiable gain | |
| US6054901A (en) | Low noise preamplifier | |
| US5155449A (en) | FET buffer amplifier | |
| US4578647A (en) | Amplifier circuit | |
| US7288754B2 (en) | Optical receiver | |
| JP3551642B2 (ja) | 増幅回路 | |
| US5649009A (en) | Differential longitudinal amplifier for a subscriber line interface circuit | |
| US3962650A (en) | Integrated circuit amplifier having controlled gain and stable quiescent output voltage level | |
| KR20040045902A (ko) | 전력 증폭기 모듈 | |
| JPH05218772A (ja) | 光受信増幅器用自動オフセット補償回路 | |
| US6411161B1 (en) | AC coupling circuit | |
| US4167708A (en) | Transistor amplifier | |
| US6949977B2 (en) | Circuit arrangement having a transimpedance amplifier connected to a current limiter circuit | |
| US4318050A (en) | AM Detecting circuit | |
| JPH0282804A (ja) | 光受信用前置増幅器 | |
| US6424210B1 (en) | Isolator circuit | |
| US7612609B1 (en) | Self-stabilizing differential load circuit with well controlled complex impedance | |
| US20060208768A1 (en) | High speed peak amplitude comparator | |
| US5528191A (en) | Logarithmic amplifier having improved speed response |