JPH04175007A - コンパレータ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は半導体集積回路のコンパレータ回路に関する。

〈従来の技術〉 第２図は従来から使用されているコンパレータ回路の回
路図である。

第２図中Ｖｉ、（＋）　、Ｖｉｎ（−）はチップの入力
端子から導入された入力信号を示しており、当該信号は
レベルシフト回路３０に導びかれている。

レベルシフト回路３０は何れもＰＮＰ型で同等なトラン
ジスタＱ７〜ＱＩＯと定電流源１４〜Ｉ７から構成され
ており、入力信号を２ＶＢＥ（）ランジスタＱ７〜ＱＩ
Ｏのベース・エミッタ間電圧）だけレベルシフトし、当
該信号を差動増幅器４０に出力するようになっている。

差動増幅器４０はトランジスタＱ５、Ｑ６、定電流源Ｉ
３、抵抗Ｒ５、Ｒ６とから構成されており、トランジス
タＱ５、Ｑ６の各ベースに導入された入力信号の差を増
幅して、当該信号をバッファ回路５０に出力するように
なっている。

バッファ回路５０は差動増幅器４０の出力信号に基づい
て所定のハイレベル、ローレベルの信号を作り出し、当
該信号をチップの出力端子に導くようになっている。

即ち、上記のように構成されたコンパレータ回路では、
Ｖ、、（＋）の電圧がＶｉ、（−）よりも高い場合には
ハイレベルの信号を出力する一方、■１、（＋）の電圧
が■、ア（−）よりも低い場合にはローレベルの信号を
出力するようになっている。

〈発明が解決しようとする課題〉 しかしながら、上記従来例による場合には、入力ダイナ
ミックレンジがＯボルトからある電圧まで一定で、また
、小電圧入力時に差動増幅器のオフセットが影響して分
解能が悪くなるという欠点がある。

入力ダイナミックレンジを可変にするには、第３図に示
すように、コンパレータ回路の入力側に非反転ＯＰアン
プ回路αを外付けするという方法が考えられる。だが、
この方法では、非反転ＯＰアンプ回路αが２個必要とな
り、コスト大となるという欠点がある。

本発明は上記事情に鑑みて創案されたものであり、その
主たる目的とするところは、特別な外部回路を必要とす
ることなく、入力ダイナミックレンジを可変にすること
ができるコンパレータ回路を提供することにある。

〈課題を解決するための手段〉 本発明の第１請求項に係るコンパレータ回路は、半導体
集積回路のコンパレータ回路であって、入力段に設けて
あり比較すべき二入力信号を個々に増幅する第１、第２
の増幅器と、外付けされた抵抗であり第１、第２の増幅
器のゲインを個々に変える第１、第２の可変抵抗器と、
第１、第２の増幅器の各出力信号の差を増幅する差動増
幅器と、差動増幅器の出力段に設けてあるバッファ回路
とを具備している。

本発明の第２請求項に係るコンパレータ回路は、第１、
第２の可変抵抗器の代わりとして、外部信号により第１
の増幅器及び第２の増幅器のゲインを可変にするゲイン
調節回路を備えている。

く作用〉 本発明の第１請求項に係るコンパレータ回路については
、第１、第２の可変抵抗器を調節すると、第１、第２の
増幅器のゲインが夫々変化し、入力ダイナミックレンジ
が可変となる。

本発明の第２請求項に係るコンパレータ回路については
、外部信号が変化すると、ゲイン調節回路により第１の
増幅器及び第２の増幅器のゲインが変化し、入力ダイナ
ミックレンジが可変となる。

〈実施例〉 以下、本発明にかかるコンパレータ回路の一実施を図面
を参照して説明する。第１図はコンパレータ回路の回路
図である。

図示例のコンパレータ回路は、第１の可変抵抗器２０ａ
、第２の可変抵抗器２０ｂ以外を全てチップ内に収めた
半導体集積回路である。図中Ｖ、、（＋）　、Ｖｉ、　
（−）はチップの入力端子から導入された入力信号を示
しており、Ｖｉ、（＋）の信号は第１の増幅器１０ａに
、Ｖｉ、Ｃ−）の信号は第２の増幅器１０ｂに夫々導か
れている。

第１の増幅器１０ａは、ＰＮＰ型トランジスタＱ１、Ｎ
ＰＮ型トランジスタＱ２と電流源１１から構成されてお
り、トランジスタＱ１のベースに導入されたＶ、、（＋
）の信号をトランジスタＱ１、Ｑ２により増幅するよう
になっている。

ただ、トランジスタＱ２のコレクタ側にはボリュームＲ
２、エミッタ側には抵抗Ｒ１が夫々接続されており、ボ
リュームＲ２を調節すると、第１の増幅器１０ａのゲイ
ンが可変にされるようになっている（詳しいことについ
ては後述する）。

なお、ボリュームＲ２はチップのＲｆＸＴｌ端子に、抵
抗Ｒ１はチップのＲＥｘｉ１端子に夫々接続される外付
は抵抗であって、この双方により第１の可変抵抗器２０
ａが構成されている。

一方、第２の増幅器１０ｂについても第１の増幅器１０
ａと全く同様である。即ち、トランジスタＱ３のベース
に導入されたＶｉ、（−）の信号はトランジスタＱ３、
Ｑ４により増幅され、ボリュームＲ４を調節すると、第
２の増幅器１０ｂのゲインが可変にされるようになって
いる。

なお、ボリュームＲ４はチップのＲＥＸア、端子に、抵
抗Ｒ３はチップのＲＥＸＴ３端子に夫々接続される外付
は抵抗であって、この双方により第２の可変抵抗器１０
ｂが構成されている。

第１の増幅器１０ａ　、第２の増幅器１０ｂにより増幅
されたＶｉ、　（＋）　、Ｖｉ、　（−）の各信号はレ
ベルシフト回路３０を介して差動増幅器４０に夫々導か
れている。

なお、レベルシフト回路３０は図示されていないが、第
２図中に示すものと同じ回路構成となっており、後段の
差動増幅器４０とＤＣレベルを整合させるために設けら
れているもので、差動増幅器４０との関係で、整合する
必要のない場合には必ずしも設ける必要はない。

差動増幅器４０はＮＰＮ型トランジスタＱ５、Ｑ６、電
流源Ｉ３、抵抗Ｒ５、Ｒ６とから構成されており、トラ
ンジスタＱ５、Ｑ６のベースに導入された各信号の差を
増幅して、バッファ回路５０に導くようになっている。

バッファ回路５０は、差動増幅器３０の二出力信号に基
づいて所定のハイレベル、ローレベルの信号を作り出し
、当該信号をチップの出力端子に導くようになっている
。ハ′ツファ回路５０の出力がノλイレベルである場合
には、Ｖｉ、　（＋）の電圧が■８７（−）よりも高い
ことを意味する一方、ローレベルである場合には、Ｖ、
、（±）の電圧が■、７（−）よりも低いことを意味す
る。

なお、図中Ｖｃｃは電源ラインの電源電圧を、ＧＮＤは
基準電圧を夫々示している。

次に、上記のように構成されたコンパレータ回路におい
てゲインを可変にできる原理を説明する。

ＰＮＰ型トランジスタＱ１のＶｉ＋ｔ（ベース・エミッ
タ電圧）とＮＰＮ型トランジスタＱ２のＶＩＥがほぼ等
しいとすると、ＲＥＸＴ＋端子には■８、（＋）とほぼ
等しい電圧が出るので、抵抗Ｒ１を流れる電流は以下の
通りとなる。

Ｖ、、、（＋）　／Ｒ１ トランジスタＱ２のｈＦＥが十分に高ければトランジス
タＱ２のコレクタ電流はエミッタ電流にほぼ等しく、ボ
リュームＲ２を流れる電流は、Ｖｉ、　（＋）　／Ｒ２ となるので、ＲＥＸＴ＋＋端子の電圧は、Ｖ　ｃ　ｃ　
−（Ｒ２／Ｒ１）　　・Ｖｔ−・（＋）になる。同様に
、Ｒ１ＸＴ４端子の電圧は、Ｖｃｃ−（Ｒ４／Ｒ３）　
　・Ｖｔ−（）になる。

ここでＲ１＝Ｒ３、Ｒ２＝Ｒ４とすると、差動増幅器３
０の入力、言い換えると、ＲＥＸ？！端子の電圧とＲｏ
。Ｔ４端子の電圧との差は、 （Ｒ２／Ｒ１）　　・　（Ｖｉ、　（＋）　−Ｖｉ、　
（−）　）であり、ボリュームＲ２、抵抗Ｒ１の比のゲ
インが得られる。

つまり外付けの第１の可変抵抗器２０ａ、第２の可変抵
抗器２０ｂの抵抗値を可変にすることにより、第１の増
幅器１０ａ、第２の増幅器１０ｂの各ゲインが変化し、
回路のゲインも可変にすることができる。

特に、入力ダイナミックレンジを大きくするときには、
Ｒ１とＲ２の比を小さくし、第１の増幅器１０ａ等のゲ
インを小さくすると良い。逆に入力ダイナミックレンジ
が小さくするときには、Ｒ１とＲ２の比を大きくし、第
１の増幅器１０ａ等のゲインを太き（すると良い。

また、小電圧入力時、Ｒ１とＲ２の比を太きすると、差
動増幅器３０の入力信号の電圧差が大きくなるので、差
動増幅器３０の入力オフセットの影響を小さくし、分解
能を大きくする事ができる。

なお、本発明にかかるコンパレータ回路は上記実施例だ
けに限定されず、第１、第２の可変抵抗器の代わりにゲ
イン調整回路を備えるようにしても良い。

ここにゲイン調整回路とは、チップの端子から導入され
た外部信号により第１、第２の増幅器のゲインを調整し
得る回路をいう。第１図を用いて説明すると、トランジ
スタＱ２、Ｑ３のコレクタ・エミッタ電圧を外部信号に
より可変にし得るトランジスタ回路等があげられる。

〈発明の効果〉 以上、本発明の第１請求項に係るコンパレータ回路によ
る場合には、ＯＰアンプ等の特別の外付は回路を使わず
に簡単な回路の追加のみで、第１、第２の可変抵抗器を
調節することにより入力ダイナミックレンジを可変にす
ることができる。また、小電圧入力時に分解能を大きく
することができる。

従って、低コスト化と高性能化とを共に図ることができ
、回路としての用途も大幅に拡がるというメリットがあ
る。

本発明の第２請求項に係るコンパレータ回路による場合
には、外部信号により入力ダイナミックレンジが可変と
なる構成となっているので、回路の高性能化を図ること
ができる他、回路としての適用範囲が更に拡がることい
うメリットがある。

【図面の簡単な説明】

第１図は本発明にかかるコンパレータ回路の一実施例を
説明するための図であって、コンパレータ回路の回路図
である。 第２図及び第３図は従来のコンパレータ回路を説明する
ための図であって、第２図は第１図に対応する図、第３
図は外部回路を有する例の説明図である。 １０ａ　　・・・第１の増幅器 １０ｂ　　・・・第２の増幅器 ２０ａ　　・・・第１の可変抵抗器 ２０ｂ　　・・・第２の可変抵抗器 ３０・・・レベルシフト回路 ４０・・・差動増幅器 ５０・・・バッファ回路 特許出願人　　シャープ株式会社

Claims (2)

【特許請求の範囲】
1. （１）半導体集積回路のコンパレータ回路において、入
   力段に設けてあり比較すべき二入力信号を個々に増幅す
   る第１、第２の増幅器と、チップ外に外付けされる抵抗
   であって第１、第２の増幅器のゲインを個々に変える第
   １、第２の可変抵抗器と、第１、第２の増幅器の各出力
   信号の差を増幅する差動増幅器と、差動増幅器の出力段
   に設けてあるバッファ回路とを具備していることを特徴
   とするコンパレータ回路。
2. （２）第１、第２の可変抵抗器の代わりとして、外部信
   号により第１の増幅器及び第２の増幅器のゲインを可変
   にするゲイン調節回路を備えることを特徴とするコンパ
   レータ回路。