JP2018074567A - ネイティブトランジスタを使用する電力検波回路 - Google Patents
ネイティブトランジスタを使用する電力検波回路 Download PDFInfo
- Publication number
- JP2018074567A JP2018074567A JP2017159974A JP2017159974A JP2018074567A JP 2018074567 A JP2018074567 A JP 2018074567A JP 2017159974 A JP2017159974 A JP 2017159974A JP 2017159974 A JP2017159974 A JP 2017159974A JP 2018074567 A JP2018074567 A JP 2018074567A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- native
- pmos
- detection circuit
- power detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
- G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
- G01R19/16576—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0081—Power supply means, e.g. to the switch driver
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
- Measurement Of Current Or Voltage (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
Abstract
【解決手段】ネイティブNチャネル金属酸化物半導体(NMOS)トランジスタ及びPチャネル金属酸化膜半導体(PMOS)トランジスタを含む電力検出回路であって、ネイティブNMOSトランジスタとPMOSトランジスタのゲート及びネイティブNMOSトランジスタのソースは接地される。ネイティブNMOSトランジスタ及びPMOSトランジスタのドレインは互いに接続されると共に出力ポートに接続され、PMOSトランジスタのソースは入力電圧VCCに接続される。
【選択図】図1
Description
本明細書で説明される本発明の実施形態は、改善された電力検出回路及びそれに関連する方法を提供する。開示される実施例では、電力検出回路は、ネイティブNチャネル金属酸化物半導体(NMOS)トランジスタ及びPチャネル金属酸化物半導体(PMOS)トランジスタを含む。各トランジスタの接続は、(i)2つのトランジスタのゲート及びネイティブNMOSトランジスタのソースが接地され、(ii)PMOSトランジスタのソースが入力電圧(VCC)に接続され、(iii)2つのトランジスタのドレインは互いに接続されると共に、出力電圧を供給する出力ポートに接続される。
〔システムの説明〕
● ネイティブNMOSトランジスタ28とPMOSトランジスタ24のゲートG、及びネイティブNMOSトランジスタ28のソースSは接地される。
● ネイティブNMOSトランジスタ28及びPMOSトランジスタ24のドレインDは、互いに接続されると共に、OUTPUT電圧が供給される出力ポートに接続される。
● PMOSトランジスタ24のソースSは入力電圧VCCに接続される。
24:Pチャネル金属酸化膜半導体(PMOS)トランジスタ
28:ネイティブNチャネル金属酸化物半導体(NMOS)トランジスタ
D:ドレーン
G:ゲート
S:ソース
V:電圧(ボルト)
VCC:入力電圧
OUTPUT:出力電圧
Claims (8)
- ネイティブNチャネル金属酸化膜半導体(NMOS)トランジスタと、Pチャネル金属酸化膜半導体(PMOS)トランジスタとを備え、
前記ネイティブNMOSトランジスタと前記PMOSトランジスタのゲート、及び前記ネイティブNMOSトランジスタのソースは接地され、前記ネイティブNMOSトランジスタ及び前記PMOSトランジスタのドレインは互いに接続されると共に出力ポートに接続され、前記PMOSトランジスタのソースは入力電圧に接続されることを特徴とする、ネイティブトランジスタを使用する電力検波回路。 - 前記ネイティブNMOSトランジスタ及び前記PMOSトランジスタは、前記入力電圧に応じて、前記入力電圧が所定の閾値電圧以下である場合に、実質的にゼロである出力電圧を前記出力ポートに生成し、前記入力電圧が所定の閾値電圧を超える場合に、出力電圧を前記入力電圧に収束するように構成されることを特徴とする、請求項1に記載の電力検波回路。
- 前記ネイティブNMOSトランジスタ及び前記PMOSトランジスタは、付加的な抵抗器又は蓄電器なしに前記出力電圧を生成するように構成されることを特徴とする、請求項2に記載の電力検波回路。
- 前記ネイティブNMOSトランジスタのチャネル長は、少なくとも2umであることを特徴とする、請求項1に記載の電力検波回路。
- 前記PMOSトランジスタのチャネル長は、少なくとも7umであることを特徴とする、請求項1に記載の電力検波回路。
- ネイティブNチャネル金属酸化膜半導体(NMOS)トランジスタ及びPチャネル金属酸化膜半導体(PMOS)トランジスタを含む電力検出回路と、リセット生成回路とを備え、
前記ネイティブNMOSトランジスタと前記PMOSトランジスタのゲート、及び前記ネイティブNMOSトランジスタのソースは接地され、前記ネイティブNMOSトランジスタ及び前記PMOSトランジスタのドレインは互いに接続されると共に出力ポートに接続され、前記PMOSトランジスタのソースは入力電圧に接続され、
前記リセット生成回路は、前記電力検出回路によって前記出力ポートに生成された出力電圧に応じてリセット信号を生成するように構成されることを特徴とする、ネイティブトランジスタを使用する電力検波回路。 - ネイティブNチャネル金属酸化物半導体(NMOS)トランジスタ及びPチャネル金属酸化物半導体(PMOS)トランジスタを含む電力検出回路に入力電圧を印加するステップと、
出力ポートに生成される出力電圧に応じて、前記入力電圧が有効であるかどうかを決定するステップとを含み、
前記ネイティブNMOSトランジスタと前記PMOSトランジスタのゲート、及び前記ネイティブNMOSトランジスタのソースは接地され、前記ネイティブNMOSトランジスタ及び前記PMOSトランジスタのドレインは、互いに接続されると共に前記出力ポートに接続され、前記PMOSトランジスタのソースは、前記入力電圧に接続されることを特徴とする、ネイティブトランジスタを使用して電力を検出する方法。 - ネイティブNチャネル金属酸化物半導体(NMOS)トランジスタとPチャネル金属酸化膜半導体(PMOS)トランジスタのゲート、及び前記ネイティブNMOSトランジスタのソースとを接地するステップと、
前記ネイティブNMOSトランジスタ及び前記PMOSトランジスタのドレインを互いに接続すると共に出力ポートに接続するステップと、
PMOSトランジスタのソースを入力電圧ポートに接続するステップとを含むことを特徴とする、ネイティブトランジスタを使用して電力を検出する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/339,956 US9780776B1 (en) | 2016-11-01 | 2016-11-01 | Power detector circuit using native transistor |
US15/339,956 | 2016-11-01 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018074567A true JP2018074567A (ja) | 2018-05-10 |
Family
ID=59929212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017159974A Pending JP2018074567A (ja) | 2016-11-01 | 2017-08-23 | ネイティブトランジスタを使用する電力検波回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9780776B1 (ja) |
JP (1) | JP2018074567A (ja) |
CN (1) | CN108023579B (ja) |
TW (1) | TWI621333B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020075822A1 (ja) | 2018-10-10 | 2020-04-16 | 国立大学法人鳥取大学 | 外来染色体を含むヒト人工多能性幹細胞の製造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020242540A1 (en) * | 2019-05-30 | 2020-12-03 | University Of Virginia Patent Foundation | Low power receiver and related circuits |
US11743081B2 (en) | 2020-03-06 | 2023-08-29 | University Of Virginia Patent Foundation | Generating intermediate frequency content with on-off keying modulation of a radio frequency signal |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007129677A (ja) * | 2005-10-07 | 2007-05-24 | Seiko Instruments Inc | リセット信号発生回路及び半導体集積回路装置 |
US20090251214A1 (en) * | 2008-04-02 | 2009-10-08 | Spectralinear, Inc. | Rail-to-rail operational amplifier |
JP2012034101A (ja) * | 2010-07-29 | 2012-02-16 | Renesas Electronics Corp | 半導体装置 |
JP2013037435A (ja) * | 2011-08-04 | 2013-02-21 | Lapis Semiconductor Co Ltd | 半導体集積回路 |
JP2014068226A (ja) * | 2012-09-26 | 2014-04-17 | Renesas Electronics Corp | 半導体装置 |
US20140266314A1 (en) * | 2013-03-13 | 2014-09-18 | Analog Devices Technology | Power Monitoring Circuit, and a Power Up Reset Generator |
JP2015144414A (ja) * | 2013-12-24 | 2015-08-06 | 富士通株式会社 | 発振器および電源装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2744303B1 (fr) | 1996-01-31 | 1998-03-27 | Sgs Thomson Microelectronics | Dispositif pour neutraliser un circuit electronique lors de sa mise sous tension ou sa mise hors tension |
FR2753579B1 (fr) | 1996-09-19 | 1998-10-30 | Sgs Thomson Microelectronics | Circuit electronique pourvu d'un dispositif de neutralisation |
FR2757713B1 (fr) * | 1996-12-19 | 1999-01-22 | Sgs Thomson Microelectronics | Dispositif de neutralisation dans un circuit integre |
FR2757712B1 (fr) | 1996-12-19 | 1999-01-22 | Sgs Thomson Microelectronics | Dispositif de controle de mise sous tension ou hors tension d'un circuit integre |
US6331794B1 (en) * | 1999-03-10 | 2001-12-18 | Richard A. Blanchard | Phase leg with depletion-mode device |
JP3595799B2 (ja) * | 2002-02-28 | 2004-12-02 | 松下電器産業株式会社 | 半導体集積回路及びそのリセット方法 |
US20070103210A1 (en) * | 2005-11-07 | 2007-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Power-on reset circuit for an integrated circuit |
CN104579263B (zh) * | 2013-10-14 | 2018-04-10 | 北京同方微电子有限公司 | 一种高响应速度、低温度系数的复位电路 |
US9772232B2 (en) * | 2014-03-28 | 2017-09-26 | Darryl G. Walker | Semiconductor device having temperature sensor circuit that detects a temperature range upper limit value and a temperature range lower limit value |
US9391519B2 (en) * | 2014-05-29 | 2016-07-12 | Analog Devices Global | Low quiescent current pull-down circuit |
CN104836421B (zh) * | 2015-05-19 | 2017-12-05 | 矽力杰半导体技术(杭州)有限公司 | 一种开关电源的供电电路和供电方法 |
TWI569578B (zh) * | 2015-08-10 | 2017-02-01 | 威盛電子股份有限公司 | 控制電路、連接線及其控制方法 |
CN105226097A (zh) * | 2015-08-21 | 2016-01-06 | 深圳市安派电子有限公司 | Vdmos晶体管以及其集成ic、开关电路 |
CN105304714A (zh) * | 2015-09-22 | 2016-02-03 | 上海华力微电子有限公司 | 具有低阈值电压的晶体管结构 |
-
2016
- 2016-11-01 US US15/339,956 patent/US9780776B1/en active Active
-
2017
- 2017-03-20 TW TW106109220A patent/TWI621333B/zh active
- 2017-06-26 CN CN201710492503.9A patent/CN108023579B/zh active Active
- 2017-08-23 JP JP2017159974A patent/JP2018074567A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007129677A (ja) * | 2005-10-07 | 2007-05-24 | Seiko Instruments Inc | リセット信号発生回路及び半導体集積回路装置 |
US20090251214A1 (en) * | 2008-04-02 | 2009-10-08 | Spectralinear, Inc. | Rail-to-rail operational amplifier |
JP2012034101A (ja) * | 2010-07-29 | 2012-02-16 | Renesas Electronics Corp | 半導体装置 |
JP2013037435A (ja) * | 2011-08-04 | 2013-02-21 | Lapis Semiconductor Co Ltd | 半導体集積回路 |
JP2014068226A (ja) * | 2012-09-26 | 2014-04-17 | Renesas Electronics Corp | 半導体装置 |
US20140266314A1 (en) * | 2013-03-13 | 2014-09-18 | Analog Devices Technology | Power Monitoring Circuit, and a Power Up Reset Generator |
JP2015144414A (ja) * | 2013-12-24 | 2015-08-06 | 富士通株式会社 | 発振器および電源装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020075822A1 (ja) | 2018-10-10 | 2020-04-16 | 国立大学法人鳥取大学 | 外来染色体を含むヒト人工多能性幹細胞の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108023579A (zh) | 2018-05-11 |
TWI621333B (zh) | 2018-04-11 |
CN108023579B (zh) | 2021-12-10 |
TW201818660A (zh) | 2018-05-16 |
US9780776B1 (en) | 2017-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7286004B2 (en) | Current source circuit | |
CN112527042B (zh) | 衬底偏压产生电路 | |
JP5220240B2 (ja) | カップリング回路、このカップリング回路を含むドライバ回路、およびこのカップリング回路の制御方法 | |
US9634662B2 (en) | High-voltage-tolerant pull-up resistor circuit | |
KR20180040960A (ko) | 낮은 전력 소모를 갖는 수정 발진기 회로 | |
US7482847B2 (en) | Power-on reset circuit | |
JP2018074567A (ja) | ネイティブトランジスタを使用する電力検波回路 | |
US7321256B1 (en) | Highly reliable and zero static current start-up circuits | |
JP4169288B2 (ja) | 低出力装置用電源投入検出回路 | |
US20070103210A1 (en) | Power-on reset circuit for an integrated circuit | |
US9018986B2 (en) | Output buffers | |
US10084311B2 (en) | Voltage generator | |
US6686783B1 (en) | Power-on reset system | |
JP2002244749A (ja) | 基準電圧回路 | |
JPWO2017169057A1 (ja) | センサ装置 | |
US20020101223A1 (en) | Power-on reset circuit | |
US9608621B1 (en) | Power on reset circuit, power on reset method and electric device using the same | |
JP2005197980A (ja) | Esd保護機能付き信号出力回路 | |
US6617874B2 (en) | Power-up logic reference circuit and related method | |
JP2011188361A (ja) | パワーオンリセット回路 | |
JP4664177B2 (ja) | オープンドレイン出力回路 | |
US11923840B1 (en) | Power down signal generator | |
JP4724472B2 (ja) | 半導体集積回路 | |
JP2016096180A (ja) | Esd保護回路 | |
JP3909542B2 (ja) | 電圧検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170823 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180817 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20181105 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190912 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20191210 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200416 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20200416 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20200501 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20200507 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20200703 |
|
C211 | Notice of termination of reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C211 Effective date: 20200707 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20200708 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20200924 |
|
C13 | Notice of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: C13 Effective date: 20201009 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210107 |
|
C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20210421 |
|
C03 | Trial/appeal decision taken |
Free format text: JAPANESE INTERMEDIATE CODE: C03 Effective date: 20210527 |
|
C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20210527 |