DE102005055415A1 - Schaltungsanordnung mit einer Gatetreiberschaltung für einen Leistungstransistor - Google Patents

Abstract

Es wird eine Schaltungsanordnung mit einer Gatetreiberschaltung für einen Leistungstransistor offenbart, die für Niederspannungsanwendungen geeignet ist, ein Ausgangssignal von einer Rail zur anderen Rail ohne Geschwindigkeits-/Bandbreitenverlust gestattet und sehr einfach, preiswert, stromsparend und flächeneffizient ist. Die Gatetreiberschaltung umfasst einen Drainfolger mit einem MOS-Treibertransistor, dessen Gate mit einem Zusammenschaltungsknoten eines kapazitiven Teilers verbunden ist. Ein erster Kondensator des kapazitiven Teilers ist zwischen den Drain und das Gate geschaltet, und ein zweiter Kondensator ist zwischen das Gate und einen Eingang der Gatetreiberschaltung geschaltet. Der Gatetreiber weist die benötigte niedrige Impedanz zur Ansteuerung des Gates des Leistungstransistors auf.

Description

• Die vorliegende Erfindung betrifft eine Schaltungsanordnung mit einer Gatetreiberschaltung für einen Leistungstransistor.
• Typische Treiberschaltungen umfassen einen Sourcefolger. Eine Sourcefolgerschaltung weist die gewünschte niedrige Ausgangsimpedanz auf. Sourcefolgerschaltungen haben jedoch einen Eingangs-Ausgangsspannungsabfall, auf Grund dessen sie für Niederspannungsanwendungen sowie für das Ansteuern großer PMOS-Transistoren ungeeignet sind. Wenn die Ausgangsspannung zum Beispiel innerhalb von 500 mV Abweichung von der positiven Versorgungsspannung liegen soll, schafft es ein typischer n-Typ-Sourcefolger oder sogar ein n-Typ-Emitterfolger nicht, die benötigte Steuerspannung bereitzustellen. Umgekehrt kann bei Verwendung eines p-Typ-Sourcefolgers die Ausgangsspannung nicht bis innerhalb von 500 mV Abweichung von dem Massepegel betrieben werden, was eine typische Anforderung von Niederspannungsanwendungen (Schaltkreise mit Spannungshub von Rail zu Rail) ist, ganz zu schweigen von Linearreglern, bei denen der PMOS-Schalter sogar mit kleinen Eingangsspannungen in einem Extrem vollständig sperren und in dem anderen Extrem große Strommengen liefern muss. Alternativ hierzu kann ein Differenzialverstärker mit dem Verstärkungsfaktor Eins verwendet werden, jedoch auf Kosten von Komplexität, Chipfläche, Kosten und Geschwindigkeit/Bandbreite.
• Die vorliegende Erfindung stellt eine Gatetreiberschaltung für einen Leistungstransistor bereit, die für Niederspannungsanwendungen geeignet ist, ein Ausgangssignal von einer Rail zur anderen Rail ohne Geschwindigkeits-Bandbreitenverlust gestattet und sehr einfach, preiswert, stromsparend und flächeneffizient ist. Die Erfindung stellt eine Schaltungsanordnung mit einer Gatetreiberschaltung für einen Leistungstransistor bereit. Die Gatetreiberschaltung umfasst einen Drainfolger mit einem MOS-Treibertransistor, dessen Gate mit einem Zusammenschaltungsknoten eines kapazitiven Teilers verbunden ist. Ein erster Kondensator des kapazitiven Teilers ist zwischen den Drain und das Gate geschaltet, und ein zweiter Kondensator ist zwischen das Gate und einen Eingang der Gatetreiberschaltung geschaltet. Da ein MOS-Bauelement durch Anlegen einer Spannung an das Gate und Induzierung eines leitenden Kanals unterhalb des Gates mit dem resultierenden elektrischen Feld „feldgesteuert" ist, kann das Gate als eine Elektrode eines Kondensators angesehen werden. Die Erfindung schlägt vor, eine feldinduzierende Gatespannung über einen kapazitiven Teiler anzulegen. Dementsprechend wird an das Gate des Transistors keine Gleichstromvorspannung angelegt, die den Arbeitspunkt der Schaltung verändern würde. Im Betrieb wird das Gate dynamisch unter Vorspannung gesetzt, da für die Schaltung kein statisches Eingangssignal erwartet wird. Der Drainfolger ist eigentlich als Common-Source-Verstärkerstufe konfiguriert. Auf Grund der negativen Rückkopplung, die von dem das Gate mit dem Drain verbindenden Kondensator bereitgestellt wird, ist der Verstärkungsfaktor der Verstärkerstufe 1. Der Verstärker weist die gewünschte niedrige Ausgangsimpedanz und einen Ausgangsspannungshub von nahezu Rail zu Rail auf.
• Eine Weiterbildung der Schaltungsanordnung umfasst einen MOS-Leistungstransistor und einen Differenzialverstärker. Der MOS-Leistungstransistor hat ein Gate, das mit dem Drain des MOS-Treibertransistors verbunden ist, und einen Drain, der einen Ausgang der Schaltungsanordnung darstellt. Der Differenzialverstärker hat einen Ausgang, der mit dem Eingang der Gatetreiberschaltung verbunden ist, einen ersten Eingang, der mit dem Ausgang der Schaltungsanordnung verbunden ist, und einen zweiten Eingang für das Anlegen eines Referenzspannungssignals. Da die Verbindung zwischen dem Ausgang und dem ersten Eingang des Differenzialverstärkers eine negative Rückkopplungsschleife schließt, wird die Spannung an dem Ausgang des Drainfolgers (d.h. an dem Drain des Common-Source-Verstärkertransistors) gezwungen, jeden Wert anzunehmen, der benötigt wird, um die Leitfähigkeit des MOS-Leistungstransistors so zu modulieren, wie sie für einen Ausgangsspannungshub von Rail zu Rail benötigt wird. Der MOS-Leistungstransistor ist vorzugsweise ein herkömmlicher p-Kanal-Typ. In diesem Fall ist auch der MOS-Treibertransistor ein p-Kanal-Typ. In einer solchen Konfiguration hat der Differenzialverstärker eine relativ hohe Ausgangsimpedanz. Die Drainfolgerstufe wandelt das Ausgangssignal des Differenzialverstärkers in die benötigte niedrige Impedanz zur Ansteuerung des Gates des MOS-Leistungstransistors um.
• Weitere Vorteile und Merkmale ergeben sich aus der folgenden Beschreibung unter Bezugnahme auf die beigefügte Zeichnung. Die einzelne Figur der Zeichnung ist ein Schaltungsdiagramm der erfindungsgemäßen Schaltungsanordnung.
• Unter Bezugnahme auf die Figur der Zeichnung wird eine Schaltungsanordnung gezeigt, die dazu verwendet werden kann, einen MOS-Leistungstransistor in einer Niederspannungsanwendung anzusteuern, in der der Ausgang mit einem Spannungshub nahe der Rail betrieben werden muss. MP out ist ein PMOS-Leistungstransistor in einer Common-Source-Konfiguration, dessen Drain mit einem Ausgang verbunden ist, der eine Ausgangsspannung Vout bereitstellt. Das Gate von MP out ist mit dem Ausgang Vout' einer Gatetreiberschaltung verbunden, wie allgemein bei GD eingezeichnet. Ein Eingang Vin' ist mit dem Ausgang eines Operationsverstärkers OP verbunden. Eine Referenzspannung Vref wird an einen ersten Eingang des Operationsverstärkers OP angelegt, von dem ein zweiter Eingang mit dem Ausgang an dem Drain des Transistors MP out verbunden ist.
• Die Gatetreiberschaltung GD umfasst einen PMOS-Leistungstransistor MP in einer Drainfolgerkonfiguration, dessen Drain mit einer Stromsenke I verbunden ist und der das Ausgangssignal Vout' bereitstellt. Das Gate des Transistors MP ist mit dem Eingang Vin' über einen ersten Kondensator C1 und mit dem Drain von MP über einen zweiten Kondensator C2 verbunden. Der Kondensator C2 liefert eine negative Rückkopplung an die Common-Source-Verstärkerstufe, die von dem Transistor MP und der Stromsenke I gebildet wird. Die Kondensatoren C1 und C2 bilden eigentlich einen kapazitiven Teiler mit einem Zusammenschaltungsknoten, an den das Gate des Transistors MP angeschlossen ist.
• Da beide Transistoren MP und MP out eine Common-Source-Konfiguration aufweisen, bildet jeder einen invertierenden Verstärker. Die Verbindung von dem Ausgang Vout an den zweiten Eingang (invertierend) des Operationsverstärkers OP schließt somit eine negative Rückkopplungsschleife (hier schematisch durch eine gestrichelte Linie eingezeichnet).
• Im Betrieb wird eine Referenzspannung Vref an den ersten Eingang des Operationsverstärkers OP angelegt und verstärkt, um der Gatetreiberschaltung GD die Eingangsspannung Vin' zu liefern. Die negative Rückkopplungsschleife zwingt den Common-Source-Verstärker mit dem Transistor MP dazu, jede Spannung bereitzustellen, die an dem Gate des Transistors MP out benötigt wird, um dessen Leitfähigkeit für die benötigte Ausgangsspannung Vout in einem Bereich von nahezu Rail zu Rail zu modulieren.

Claims (4)

1. Schaltungsanordnung mit einer Gatetreiberschaltung für einen Leistungstransistor, wobei die Gatetreiberschaltung einen Drainfolger mit einem MOS-Treibertransistor umfasst, dessen Gate mit einem Zusammenschaltungsknoten eines kapazitiven Teilers verbunden ist, bei dem ein erster Kondensator zwischen den Drain und das Gate geschaltet ist und ein zweiter Kondensator zwischen das Gate und einen Eingang der Gatetreiberschaltung geschaltet ist.
2. Schaltungsanordnung gemäß Anspruch 1, umfassend einen MOS-Leistungstransistor und einen Differenzialverstärker, wobei der MOS-Leistungstransistor ein Gate mit dem Drain des MOS-Treibertransistors verbunden hat und einen Drain aufweist, der einen Ausgang der Schaltungsanordnung darstellt, wobei der Differenzialverstärker einen Ausgang mit dem Eingang der Gatetreiberschaltung verbunden hat, einen ersten Eingang mit dem Ausgang der Schaltungsanordnung verbunden hat, und einen zweiten Eingang für das Anlegen eines Referenzspannungssignals umfasst.
3. Schaltungsanordnung gemäß Anspruch 1 oder Anspruch 2, bei der der erste und der zweite Kondensator dieselbe Kapazität haben.
4. Schaltungsanordnung gemäß einem der Ansprüche 1 bis 3, bei der sowohl der MOS-Treibertransistor als auch der MOS-Leistungstransistor ein p-Kanal-Typ sind.