CN112104349B - 上电复位电路及芯片 - Google Patents

上电复位电路及芯片 Download PDF

Info

Publication number
CN112104349B
CN112104349B CN201910522120.0A CN201910522120A CN112104349B CN 112104349 B CN112104349 B CN 112104349B CN 201910522120 A CN201910522120 A CN 201910522120A CN 112104349 B CN112104349 B CN 112104349B
Authority
CN
China
Prior art keywords
transistor
voltage
power
reset circuit
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910522120.0A
Other languages
English (en)
Other versions
CN112104349A (zh
Inventor
罗庆峰
赵辉
张存才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nationz Technologies Inc
Original Assignee
Nationz Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nationz Technologies Inc filed Critical Nationz Technologies Inc
Priority to CN201910522120.0A priority Critical patent/CN112104349B/zh
Publication of CN112104349A publication Critical patent/CN112104349A/zh
Application granted granted Critical
Publication of CN112104349B publication Critical patent/CN112104349B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Abstract

本申请提供了一种上电复位电路及使用该上电复位电路的芯片。其中，所述电路包括：电压生成单元和信号生成单元，所述信号生成单元与所述电压生成单元连接，所述电压生成单元用于根据电源电压生成参考电压；所述信号生成单元用于根据所述参考电压和电源电压生成复位信号；其中，所述电压生成单元包括第一晶体管和第二晶体管，所述第一晶体管和第二晶体管连接且均具有相应的斜率因子，以使在接收所述电源电压时产生的电流流过所述第一晶体管和第二晶体管生成与环境温度不相关的参考电压。可以降低使用该上电复位电路的芯片的功耗和面积，并提高上电复位的精度。

Description

上电复位电路及芯片
技术领域
本申请涉及集成电路技术领域，尤其涉及一种上电复位电路及芯片。
背景技术
目前，上电复位电路(Power-On Reset，POR)是芯片必不可少的关键模块，尤其是片上系统(System On Chip，SOC)芯片，能够在电源未达到芯片正常工作电压前使芯片内部电路保持默认初始状态。但是，由于POR模块自身功耗较大,使得芯片在低功耗领域的应用受到限制，目前解决该问题的办法是通过增大上电复位电路中电阻的阻值来减小POR模块的偏置电流，以降低芯片的功耗问题，但是增加电阻的阻值需要增加较多的面积，同时在精度上并没有得到很好地提高。因此，如何设计一种上电复位电路以实现降低芯片的功耗和减小芯片的面积成为亟需解决的问题。
发明内容
本申请提供了一种上电复位电路及芯片，以降低芯片的功耗和减小芯片的面积，并提高上电复位的精度。
一方面，本申请提供了一种上电复位电路，所述上电复位电路包括：
电压生成单元，用于根据电源电压生成参考电压；
信号生成单元，与所述电压生成单元连接，用于根据所述参考电压和电源电压生成复位信号；
其中，所述电压生成单元包括第一晶体管和第二晶体管，所述第一晶体管和第二晶体管连接且均具有相应的斜率因子，以使在接收所述电源电压时产生的电流流过所述第一晶体管和第二晶体管生成与环境温度不相关的参考电压。
另一方面，本申请还提供了一种芯片，所述芯片包括上述上电复位电路。
本申请公开了一种上电复位电路及芯片，所述上电复位电路包括电压生成单元和信号生成单元；所述电压生成单元包括第一晶体管和第二晶体管，所述第一晶体管和第二晶体管连接且均具有相应的斜率因子，以使在接收所述电源电压时产生的电流流过所述第一晶体管和第二晶体管生成与环境温度不相关的参考电压。上述电路通过两个晶体管的组合，只需要很小的电流即可产生稳定的参考电压，再根据所述参考电压和电源电压生成复位信号进行复位，由此实现了超低功耗且具有高精度的复位电路。芯片使用该上电复位电路，由于无需使用电阻进而相对减小了芯片的面积。
附图说明
为了更清楚地说明本申请实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请的实施例提供的一种上电复位电路的结构示意图；
图2是图1的上电复位电路的具体结构示意图；
图3是图1的上电复位电路的具体结构示意图；
图4a是本申请的实施例提供的另一种上电复位电路的结构示意图；
图4b是本申请的实施例提供的另一种上电复位电路的结构示意图；
图5a是本申请的实施例提供的又一种上电复位电路的结构示意图；
图5b是本申请的实施例提供的又一种上电复位电路的结构示意图
图6为本申请的实施例提供的一种芯片的结构示意性框图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应当理解，在此本申请说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本申请。如在本申请说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
请参阅图1，图1是本申请的实施例提供的一种上电复位电路的结构示意图。该上电复位电路可产生高精度的POR信号，用于对芯片进行上电复位。
如图1所示，该上电复位电路10包括电压生成单元11和信号生成单元12，电压生成单元11和信号生成单元12连接。电压生成单元11用于根据电源电压Vdd生成参考电压Vref1。信号生成单元12接收电压生成单元11产生的参考电压Vref1，用于根据参考电压Vref1和电源电压Vdd生成复位信号(POR信号)，用于对芯片进行上电复位。
其中，电压生成单元11至少包括第一晶体管M1和第二晶体管M2。第一晶体管M1和第二晶体管M2连接，第一晶体管M1和第二晶体管M2且均具有相应的斜率因子，第一晶体管M1和第二晶体管M2连接组成电压生成单元11以使在接收电源电压时产生的电流流过第一晶体管M1和第二晶体管M2生成与环境温度不相关的参考电压。该环境温度是指上电复位电路工作时对应的温度，比如芯片的工作温度。
需要说明的是，第一晶体管M1和第二晶体管M2连接并且在接收电源电压后产生相应的电流，该电流流过第一晶体管M1和第二晶体管M2，是指第一晶体管M1和第二晶体管M2通过源极或漏极连接。比如，第一晶体管M1的源极和第二晶体管M2的漏极连接，或者第一晶体管M1的漏极和第二晶体管M2的源极连接，或者第一晶体管M1的漏极和第二晶体管M2的漏极连接，再或者第一晶体管M1的源极和第二晶体管M2的源极连接。
需要说明的是，电源电压Vdd可以为芯片的工作电压，比如为3.7V或5.0V等。电压生成电路11与电源电压Vdd的输出端连接，在芯片上电工作时接收电源电压Vdd。
需要说明的是，第一晶体管M1和第二晶体管M2均为N型晶体管，且第一晶体管M1的阈值电压接近于零或小于零，第一晶体管M1可选择本征厚栅晶体管，第二晶体管M2可选择厚栅高压管，比如选择工作电压为3.6V的N型晶体管。
其中，信号生成单元12包括比较器C_tor；比较器C_tor的同相输入端与电源电压Vdd的输出端连接，比较器C_tor的反相输入端与参考电压Vref1的输出端连接，比较器C_tor的输出端用于输出生成的复位信号。
需要说明的是，在本实施例中，为降低功耗以及芯片的面积，该上电复位电路只包括一个比较器。当然在其他一些实施例中，也可以采用多个比较器的组成形成信号生成单元。
当电源电压Vdd上电至参考电压Vref1之前，比较器C_tor输出低电平，比如输出0代表低电平，芯片处于复位状态；当电源电压Vdd大于参考电压Vref1时，比较器C_tor输出高电平，比如输出1代表高电平，芯片开始正常工作。
在一些实施例中，图1中的电压生成单元11生成的参考电压可表示为：
在公式(1)，m为晶体管工作在亚阈值区对应的斜率因子，m1和m2分别为第一晶体管M1和第二晶体管M2的斜率因子，Cd为耗尽层电容，Cox为栅氧化层电容，Cox1和Cox2分别为第一晶体管M1和第二晶体管M2的栅氧化层电容；Vth为晶体管的阈值电压，Vth1和Vth2分别为第一晶体管M1和第二晶体管M2的阈值电压；u为电子迁移率，u1和u2分别为第一晶体管M1和第二晶体管M2的电子迁移率；VT为热电势；W为晶体管的宽度，W1和W2为第一晶体管M1和第二晶体管M2的宽度；L为晶体管的长度，L1和L2分别为第一晶体管M1和第二晶体管M2的长度。
从公式(1)可以看出，参考电压不随电源电压变化，热电势VT与环境温度正相关，阈值电压Vth与环境温度负相关，根据公式(1)设置相应晶体管的斜率因子，使得正相关的热电势VT和负相关的阈值电压Vth达到平衡，即可得到与环境温度无关的参考电压。因此只要pA级别的电流，即可产生高精度的参考电压，再经过比较器C_tor就可以准确地检测电源电压，该比较器可以选择功耗为10nA低功耗的比较器，降低上电复位电路的功耗。
上述电路通过两个晶体管的组合，只需要很小的电流即可产生稳定的参考电压，再根据所述参考电压和电源电压生成复位信号进行复位，由此实现了超低功耗且具有高精度的复位电路。芯片使用该上电复位电路，由于无需使用电阻进而相对减小了芯片的面积。
在一个实施例中，如图2所示，第一晶体管M1的漏极D与电源电压Vdd连接，第一晶体管M1的栅极G与第二晶体管M2的源极S连接，第一晶体管M1的栅极G接地，即第二晶体管M2的源极S也接地，第一晶体管M1的源极S与第二晶体管M2的漏极D连接，第二晶体管M2的栅极G与第一晶体管M1的源极S连接并作为参考电压Vref1的输出端。
在一个实施例中，如图3所示，第一晶体管M1的源极S与电源电压Vdd连接，第一晶体管M1的栅极G与第二晶体管M2的漏极D连接，第一晶体管M1的栅极G接地，也即第二晶体管M2的漏极D接地，第一晶体管M1的漏极D与第二晶体管M2的源极S连接，第二晶体管M2的栅极G与第一晶体管M1的漏极D连接并作为参考电压Vref1的输出端。
在一个实施例中，如图4a所示，电压生成电路还包括：第三晶体管M3和第四晶体管M4。第三晶体管M3的栅极G与第二晶体管M2的栅极G连接，第三晶体管M3的漏极D与电源电压Vdd的输出端连接，第三晶体管M3的源极S与第四晶体管M4的漏极D连接，第四晶体管M4的源极S与第二晶体管M2的栅极G连接，第四晶体管M4的栅极G与第三晶体管M3的源极S连接并作为参考电压Vref2的输出端。
在一个实施例中，如图4b所示，第三晶体管M3的栅极G与第二晶体管M2的栅极G连接，第三晶体管M3的源极S与电源电压Vdd的输出端连接，第三晶体管M3的漏极D与第四晶体管M4的源极S连接，第四晶体管M4的漏极D与第二晶体管M2的栅极G连接，第四晶体管M4的栅极G与第三晶体管M3的漏极D连接并作为参考电压Vref2的输出端。
相应地，对于图4a和图4b中的上电复位电路，所述电压生成单元生成的参考电压表示为：
在公式(2)中，m为晶体管工作在亚阈值区对应的斜率因子，m1和m2分别为第一晶体管M1和第二晶体管M2的斜率因子，Cd为耗尽层电容，Cox为栅氧化层电容，Cox1和Cox2分别为第一晶体管M1和第二晶体管M2的栅氧化层电容；Vth为晶体管的阈值电压，Vth1和Vth2分别为第一晶体管M1和第二晶体管M2的阈值电压；u为电子迁移率，u1和u2分别为第一晶体管M1和第二晶体管M2的电子迁移率；VT为热电势；W为晶体管的宽度，W1和W2为第一晶体管M1和第二晶体管M2的宽度；L为晶体管的长度，L1和L2分别为第一晶体管M1和第二晶体管M2的长度。
其中，m3和m4分别为第三晶体管M3和第四晶体管M4的斜率因子；Cox3和Cox4分别为第三晶体管M3和第四晶体管M4的栅氧化层电容；Vth3和Vth4分别为第三晶体管M3和第四晶体管M4的阈值电压；u3和u4分别为第三晶体管M3和第四晶体管M4的电子迁移率；W3和W4为第三晶体管M3和第四晶体管M4的宽度；L3和L4分别为第三晶体管M3和第四晶体管M4的长度。
从公式(2)可以看出，参考电压不随电源电压变化，热电势VT与环境温度正相关，阈值电压Vth与环境温度负相关，根据公式(1)设置相应晶体管的斜率因子，使得正相关的热电势VT和负相关的阈值电压Vth达到平衡，即可得到与环境温度无关的参考电压。本实施例中多增加了两个晶体管，使得只要pA级别的电流，即可产生高精度和稳定的参考电压，再经过比较器C_tor就可以准确地检测电源电压，该比较器可以选择功耗为10nA低功耗的比较器，降低上电复位电路的功耗。
在一个实施例中，如图5a所示，所述电压生成电路还包括：第五晶体管M5；第一晶体管M1的漏极D与电源电压Vdd的输出端连接，第一晶体管M1的栅极G与第二晶体管M2的源极S连接并接地，第一晶体管M1的源极S与第五晶体管M5的漏极D连接，第二晶体管M2的漏极D与第五晶体管M5的源极S连接，第二晶体管M2的栅极G与第五晶体管M5的源极S连接，第五晶体管M5的栅极G与第一晶体管M1的源极S连接并作为参考电压的输出端。
在一个实施例中，如图5b所示，所述电压生成电路还包括：第五晶体管M5；第一晶体管M1的源极S与电源电压Vdd的输出端连接，第一晶体管M1的栅极G与第二晶体管M2的漏极D连接并接地，第一晶体管M1的漏极D与第五晶体管M5的源极S连接，第二晶体管M2的源极S与第五晶体管M5的漏极D连接，第二晶体管M2的栅极G与第五晶体管M5的漏极D连接，第五晶体管M5的栅极G与第一晶体管M1的漏极D连接并作为参考电压的输出端。
其中，第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4均为N型晶体管，且第一晶体管M1和第三晶体管M3的阈值电压均接近于零或小于零。第一晶体管M1和第二晶体管M3均为本征厚栅晶体管；第二晶体管M2和第四晶体管M4可选择厚栅高压管，工作电压是3.6V。
需要说明的是，第五晶体管M5与第二晶体管M2相同，均N型晶体管且可选择厚栅高压管。
请参阅图6，图6为本申请的实施例提供的一种芯片的结构示意性框图。如图6所示，芯片20包括上电复位电路10，具体为上述实施例中提供任意一种上电复位电路。上述上电复位电路通过至少两个晶体管的组合，只需要很小的电流即可产生稳定的参考电压，再根据所述参考电压和电源电压生成复位信号进行复位，由此实现了超低功耗且具有高精度的复位电路。芯片使用该上电复位电路，由于无需使用电阻进而相对减小了芯片的面积。
需要说明的是，芯片20包括上电复位电路10，是指上电复位电路10集成在芯片20中。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (9)

1.一种上电复位电路，其特征在于，包括：
电压生成单元，用于根据电源电压生成参考电压；
信号生成单元，与所述电压生成单元连接，用于根据所述参考电压和电源电压生成复位信号；
其中，所述电压生成单元包括第一晶体管和第二晶体管，所述第一晶体管和第二晶体管连接且均具有相应的斜率因子，以使在接收所述电源电压时产生的电流流过所述第一晶体管和第二晶体管生成与环境温度不相关的参考电压；
所述电压生成单元生成的参考电压表示为：
其中，为晶体管工作在亚阈值区对应的斜率因子，/>，/>和/>分别为所述第一晶体管和所述第二晶体管的斜率因子，/>为耗尽层电容，/>为栅氧化层电容，/>和分别为所述第一晶体管和所述第二晶体管的栅氧化层电容；/>为晶体管的阈值电压，和/>分别为所述第一晶体管和所述第二晶体管的阈值电压；/>为电子迁移率，/>和/>分别为所述第一晶体管和所述第二晶体管的电子迁移率；/>为热电势；/>为晶体管的宽度，/>和/>为所述第一晶体管和所述第二晶体管的宽度；/>为晶体管的长度，/>和/>分别为所述第一晶体管和所述第二晶体管的长度。
2.根据权利要求1所述的上电复位电路，其特征在于，所述第一晶体管的漏极与电源电压连接，所述第一晶体管的栅极与所述第二晶体管的源极连接并接地，所述第一晶体管的源极与所述第二晶体管的漏极连接，所述第二晶体管的栅极与所述第一晶体管的源极连接并作为参考电压的输出端。
3.根据权利要求1所述的上电复位电路，其特征在于，所述第一晶体管的源极与电源电压连接，所述第一晶体管的栅极与所述第二晶体管的漏极连接并接地，所述第一晶体管的漏极与所述第二晶体管的源极连接，所述第二晶体管的栅极与所述第一晶体管的漏极连接并作为参考电压的输出端。
4.根据权利要求2或3所述的上电复位电路，其特征在于，所述电压生成电路还包括：第三晶体管和第四晶体管；
所述第三晶体管的栅极与所述第二晶体管的栅极连接，所述第三晶体管的漏极与所述电源电压的输出端连接，所述第三晶体管的源极与所述第四晶体管的漏极连接，所述第四晶体管的源极与所述第二晶体管的栅极连接，所述第四晶体管的栅极与所述第三晶体管的源极连接并作为参考电压的输出端。
5.根据权利要求4所述的上电复位电路，其特征在于，所述电压生成单元生成的参考电压表示为：
其中，和/>分别为所述第三晶体管和第四晶体管的斜率因子；/>和/>分别为所述第三晶体管和第四晶体管的栅氧化层电容；/>和/>分别为所述第三晶体管和第四晶体管的阈值电压；/>和/>分别为所述第三晶体管和第四晶体管的电子迁移率；/>和/>为所述第三晶体管和第四晶体管的宽度；/>和/>分别为所述第三晶体管和第四晶体管的长度。
6.根据权利要求2所述的上电复位电路，其特征在于，所述电压生成电路还包括：第五晶体管；
所述第一晶体管的漏极与电源电压的输出端连接，所述第一晶体管的栅极与所述第二晶体管的源极连接并接地，所述第一晶体管的源极与所述第五晶体管的漏极连接，所述第二晶体管的漏极与所述第五晶体管的源极连接，所述第二晶体管的栅极与所述第五晶体管的源极连接，所述第五晶体管的栅极与所述第一晶体管的源极连接并作为参考电压的输出端。
7.根据权利要求4所述的上电复位电路，其特征在于，所述第一晶体管、第二晶体管、第三晶体管和第四晶体管均为N型晶体管。
8.根据权利要求4所述的上电复位电路，其特征在于，所述信号生成单元包括比较器；
所述比较器的同相输入端与电源电压的输出端连接，所述比较器的反相输入端与参考电压的输出端连接，所述比较器的输出端用于输出生成的复位信号。
9.一种芯片，其特征在于，所述芯片包括权利要求1至8任意一项所述的上电复位电路。
CN201910522120.0A 2019-06-17 2019-06-17 上电复位电路及芯片 Active CN112104349B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910522120.0A CN112104349B (zh) 2019-06-17 2019-06-17 上电复位电路及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910522120.0A CN112104349B (zh) 2019-06-17 2019-06-17 上电复位电路及芯片

Publications (2)

Publication Number Publication Date
CN112104349A CN112104349A (zh) 2020-12-18
CN112104349B true CN112104349B (zh) 2024-01-26

Family

ID=73749311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910522120.0A Active CN112104349B (zh) 2019-06-17 2019-06-17 上电复位电路及芯片

Country Status (1)

Country Link
CN (1) CN112104349B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1485984A (zh) * 2002-08-20 2004-03-31 三星电子株式会社 包括第一和第二信号发生器的加电复位电路及相关方法
CN102483634A (zh) * 2009-06-26 2012-05-30 密执安州立大学董事会 具有双晶体管设计的参考电压发生器
CN103378830A (zh) * 2012-04-17 2013-10-30 国民技术股份有限公司 上电复位电路
CN105281725A (zh) * 2015-11-19 2016-01-27 锐迪科创微电子（北京）有限公司 用于集成电路芯片中的上电复位电路
CN106452378A (zh) * 2016-10-27 2017-02-22 锐迪科微电子（上海）有限公司 一种饱和功率放大器的功率控制电路
CN107222191A (zh) * 2017-05-30 2017-09-29 长沙方星腾电子科技有限公司 一种上电复位电路
CN108023581A (zh) * 2016-10-28 2018-05-11 亚德诺半导体集团 小面积低功率上电复位电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5300085B2 (ja) * 2007-07-23 2013-09-25 国立大学法人北海道大学 基準電圧発生回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1485984A (zh) * 2002-08-20 2004-03-31 三星电子株式会社 包括第一和第二信号发生器的加电复位电路及相关方法
CN102483634A (zh) * 2009-06-26 2012-05-30 密执安州立大学董事会 具有双晶体管设计的参考电压发生器
CN103378830A (zh) * 2012-04-17 2013-10-30 国民技术股份有限公司 上电复位电路
CN105281725A (zh) * 2015-11-19 2016-01-27 锐迪科创微电子（北京）有限公司 用于集成电路芯片中的上电复位电路
CN106452378A (zh) * 2016-10-27 2017-02-22 锐迪科微电子（上海）有限公司 一种饱和功率放大器的功率控制电路
CN108023581A (zh) * 2016-10-28 2018-05-11 亚德诺半导体集团 小面积低功率上电复位电路
CN107222191A (zh) * 2017-05-30 2017-09-29 长沙方星腾电子科技有限公司 一种上电复位电路

Also Published As

Publication number Publication date
CN112104349A (zh) 2020-12-18

Similar Documents

Publication Publication Date Title
US8136987B2 (en) Ratio meter for temperature sensor
TWI573007B (zh) Constant current circuit and reference voltage circuit
TWI454032B (zh) 充電電路
JP2009098802A (ja) 基準電圧発生回路
CN107870259B (zh) 对工艺/温度和电源变化具有低灵敏度的hv电压比较器
CN103472883B (zh) 电压产生器及能带隙参考电路
US20150234401A1 (en) Temperature-Compensated Reference Voltage System With Very Low Power Consumption Based On An SCM Structure With Transistors Of Different Threshold Voltages
CN104156026B (zh) 一种无电阻全温补偿非带隙基准源
JP2011055459A (ja) サブスレッショルドディジタルｃｍｏｓ回路のための電源電圧制御回路及び制御方法
CN107690749B (zh) 振荡器、集成电路、计时芯片和电子设备
US8803591B1 (en) MOS transistor with forward bulk-biasing circuit
CN104881071A (zh) 低功耗基准电压源
CN109491429B (zh) 带隙参考电压产生电路和带隙参考电压产生系统
US7821331B2 (en) Reduction of temperature dependence of a reference voltage
JP2007251507A (ja) 差動増幅回路
CN112104349B (zh) 上电复位电路及芯片
JP2013110661A (ja) 半導体装置
JP2011259250A (ja) 電源検知回路
WO2021192040A1 (ja) バイアス回路、並びに、センサ機器及びワイヤレスセンサ機器
KR102628843B1 (ko) 정전 검출 회로
US20130099769A1 (en) Current source circuit with high order temperature compensation and current source system thereof
CN113054620A (zh) 一种低功耗芯片的欠压保护电路
CN103105885B (zh) 高压基准电压产生电路
JP2012251917A (ja) 温度検出回路
JP5723628B2 (ja) 電圧検出回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant