CN105281725A - 用于集成电路芯片中的上电复位电路 - Google Patents

Abstract

本发明公开了一种用于集成电路芯片中的上电复位电路，包括延时电路，使输入的电源电压形成具有一定时间延迟的延时电压信号；比较电路，接收所述延时电压信号，当所述延时电压信号大于设定的电压值时输出复位信号；偏置电路，为所述比较电路提供设定的电压值。该上电复位电路在有效降低电路的版图面积的同时，解决了电源毛刺造成的系统不稳定的问题，且当电源缓慢上升时也能够实现可靠的复位，易于推广实施。

Description

用于集成电路芯片中的上电复位电路

技术领域

本发明涉及集成电路技术领域，尤其涉及一种用于集成电路芯片中的上电复位电路。

背景技术

在电子系统中，上电复位电路是很常用的电路模块之一，它能实现在上电过程的同时产生复位信号，对电路的其它模块进行复位操作，从而消除上电初始时电路模块的不稳定态。在包含了寄存器、锁存器、触发器等单元的电路系统中，均需要上电复位信号对这些单元进行初始化或重置。

大部分上电复位电路都是采用时间延迟机制来产生复位信号，如图1所示。图1是一个基本的复位电路，利用RC电路中对电容的充电来实现信号的延迟。这种电路结构存在如下问题，一方面，为保证avdd稳定后一段时间(约为μs级)，复位电路才输出复位信号，需要产生延迟的RC电路的时间常数非常大，这样就使得电容非常大(约在μF级)，而这样大的电容在集成电路中，将占用非常可观的面积，导致成本的极大上升。另一方面，电容对毛刺信号的滤波效果有限，若用于产生复位信号的电源电压具有较大的波动，则有可能产生错误的复位信号而使电路误操作，造成系统的不稳定。

综上，亟需一种新的上电复位电路以解决上述问题。

发明内容

本发明所要解决的技术问题之一是需要提供一种新的上电复位电路以解决现有复位电路的误操作问题。

为了解决上述技术问题，本申请的实施例提供了一种用于集成电路芯片中的上电复位电路，包括：延时电路，使输入的电源电压形成具有一定时间延迟的延时电压信号；比较电路，接收所述延时电压信号，当所述延时电压信号大于设定的电压值时输出复位信号；偏置电路，为所述比较电路提供设定的电压值。

优选地，所述延时电路设置为低通网络，包括第一晶体管与第一滤波电容，且所述第一晶体管工作于截止区。

优选地，所述第一滤波电容包括MOS电容、MIM电容或MOM电容。

优选地，所述延时电路包括一PMOS晶体管与一NMOS晶体管：所述PMOS晶体管的栅极与漏极短接，所述NMOS晶体管的源极与漏极短接，输入的电源电压的正极和负极分别耦接于所述PMOS晶体管和所述NMOS晶体管的漏极，且所述PMOS晶体管的源极与所述NMOS晶体管的栅极耦接在一起以输出延时电压信号。

优选地，所述比较电路包括正反馈迟滞比较器。

优选地，所述偏置电路包括依次串接于输入的电源电压的正极和负极之间的第一偏置电阻、第一二极管与第二二极管，所述第一二极管与第二二极管均正向偏置，且在它们的耦接处输出所述设定的电压值。

优选地，所述PMOS晶体管的源极耦接于所述正反馈迟滞比较器的同相输入端，所述正反馈迟滞比较器的反相输入端通过一阶滤波网络接入所述设定的电压值。

优选地，所述偏置电路还包括依次串接于输入的电源电压的正极和负极之间的第二晶体管与第二偏置电阻，所述第二晶体管工作于饱和区，且其栅极与漏极短接，在所述第二晶体管的漏极与所述第二偏置电阻的耦接处输出所述正反馈迟滞比较器所需的偏置电压。

优选地，所述一阶滤波网络包括第二滤波电容，所述第二滤波电容的电容值不大于1pF。

优选地，通过改变所述PMOS晶体管与所述NMOS晶体管的宽长比调节所述延时电路的延时时间。

与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：

在有效降低电路的版图面积的同时，解决了电源毛刺造成的系统不稳定的问题，且当电源缓慢上升时也能够实现可靠的复位，易于推广实施。

本发明的其他优点、目标，和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本发明的实践中得到教导。本发明的目标和其他优点可以通过下面的说明书，权利要求书，以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本申请的技术方案或现有技术的进一步理解，并且构成说明书的一部分。其中，表达本申请实施例的附图与本申请的实施例一起用于解释本申请的技术方案，但并不构成对本申请技术方案的限制。

图1为现有技术的上电复位电路示意图；

图2为本申请实施例的上电复位电路的结构示意图；

图3为本申请实施例的上电复位电路的延时电路示意图；

图4为本申请实施例的上电复位电路的比较电路示意图；

图5为本申请实施例的上电复位电路的偏置电路示意图；

图6为对本申请实施例进行仿真的对比示意图，其中，图6a为本申请实施例的仿真结果，图6b为对比示例的仿真结果；

图7为本申请实施例与对比示例的版图面积的示意图。

具体实施方式

以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成相应技术效果的实现过程能充分理解并据以实施。本申请实施例以及实施例中的各个特征，在不相冲突前提下可以相互结合，所形成的技术方案均在本发明的保护范围之内。

如图2所示，本申请实施例的上电复位电路包括延时电路21、比较电路22和偏置电路23，上电复位电路接收输入的电源电压avdd，输出稳定的复位信号Vrst，下面结合图3、图4、图5进行详细说明。

延时电路21，主要用于使输入的电源电压形成具有一定时间延迟的延时电压信号，再将输出的延时电压信号接到比较电路22的输入端。为减小版图面积以节约成本，本申请实施例采用了一种如图3所示的延时电路结构，延时电路一般设置为低通网络，包括工作于截止区的二极管结构的第一晶体管和第一滤波电容。

具体的，如图3所示，延时电路21由接成二极管结构，并偏置在截止区的PMOS晶体管M_p和由NMOS晶体管形成的MOS电容M_n组成。在该低通网络中，M_p的栅极与其漏极短接，M_n的源极与其漏极短接，输入的电源电压的正极avdd和负极avss分别耦接于M_p和M_n的漏极，且M_p的源极与M_n的栅极耦接在一起，延时电压信号V_delay从上述耦接处输出。

进一步地，由于M_p管工作于截止区，因此可以等效为一个大电阻，该等效电阻的数量级通常在GΩ量级，因此只需搭配较小的滤波电容，就可以实现复位电路所需的上电时间延迟。在本发明的一个实施例中，当M_p管的宽长比W/L＝1μm/200nm，M_n管的宽长比W/L＝4μm/500nm时，可以很容易达到几百微秒的延迟时间。实际中，宽长比的选取是根据应用环境和设计要求进行选定。

进一步地，可以通过改变PMOS晶体管的宽长比和/或NMOS晶体管的宽与长的乘积调节延时电路的延时时间。当M_p管的宽长比增大时，等效电阻减小，延时时间减小；当M_p管的宽长比减小时，等效电阻增大，延时时间增大。M_n管是作为MOS电容使用，宽与长的乘积增大，电容值增大。

还需要注意的是，上述延时电路中的第一滤波电容的实现方式还可以采取用PMOS晶体管来形成的MOS电容，更进一步地，并不限定于MOS电容，还可以是集成电路中常用的MIM电容、MOM电容等。由于采用截止区工作的二极管结构的PMOS管等效集成电路中的大电阻，极大地减小了电路版图的面积。与采用集成电路中高阻电阻的方案相比，本发明的版图面积约减小到原方案的五分之一，大幅降低了成本，提高了集成电路的竞争力。

比较电路22，接收延时电路21输出的延时电压信号，当延时电压信号大于设定的电压值时输出复位信号来对电路进行复位。图4为本申请实施例的上电复位电路的比较电路示意图，可以看出，在本实施例中，比较电路22采用正反馈迟滞比较器结构。具体的，晶体管M₄、M₅组成比较器的差分输入对管，其中，M₄为同相输入端，M₅为反相输入端。晶体管M₂作为尾电流源，其漏极与M₄和M₅的源极耦接在一起，M₂的偏置电压V_bp由偏置电路23提供，V_bp同时还为晶体管M₃提供偏置电压。晶体管M₆、M₉的栅极和漏极各自耦接在一起，组成二极管结构的负载。

比较器利用正反馈来实现迟滞功能。晶体管M₇和M₈的栅极各自分别与M₆和M₉的栅极耦接，M₇和M₈的漏极各自分别与M₅和M₄的漏极耦接，M₇和M₈的源极耦接在一起接输入的电源电压的负极avss，构成交叉耦合结构的正反馈。

晶体管M₉的漏极输出信号接到晶体管M₁₀的栅极，M₁₀由V_bp偏置的M₃提供电流偏置。M₁₀的漏极输出信号，经过M₁₁、M₁₃和M₁₂、M₁₄组成的两级反相器，输出复位信号V_rst，并由电容C₂滤除杂波。

比较器的同相输入端V_ip接收延时电路21输出的延时电压信号V_delay，即V_ip与延时电路21的PMOS晶体管的源极耦接在一起。比较器的反相输入端V_in通过电阻R₂和C₁组成的一阶滤波网络接入一设定的电压值(该设定的电压值由偏置电路23提供)，且R₂和C₁的时间常数与延时电路21的延时时间相比，可以忽略不计。上述结合了正反馈和滤波网络的比较电路，可以有效地避免由于电源电压的波动而产生的错误的复位信号，能够实现高可靠的复位信号输出。

偏置电路23，用于为比较电路22提供设定的电压值输入和偏置电压输入。偏置电路可以产生两路偏置电压，一路为偏置电压V_bd，其用于为比较器提供设定的电压值输入，一路为偏置电压V_bp，其通过电流镜结构，为比较器提供偏置电流。具体的，如图5所示，由依次串接于输入的电源电压的正负极之间的第一偏置电阻R₀、第一二极管D₁、第二二极管D₀组成偏置电压V_bd的输出电路，其中，D₁和均D₀正向偏置，在D₁与D₀的耦接处输出偏置电压V_bd，作为设定的电压值，通过滤波电阻R₂和第二滤波电容C₁组成的一阶滤波网络输入到比较器的反相输入端。利用二极管能够为比较器提供一个稳定的参考电压，同时还可以满足电路的低功耗要求。

进一步如图5所示，由依次串接于输入的电源电压的正负极之间的第二晶体管M₁与第二偏置电阻R₁组成偏置电压V_bp的输出电路，其中，M₁工作于饱和区，M₁的栅极与漏极短接，其源极接输入的电源电压的正极avdd，在M₁的漏极与R₁的耦接处输出偏置电压V_bp，作为比较电路22中的晶体管M₂和M₃的偏置电压。使用二极管结构的晶体管主要是为了与比较器中的晶体管构成电流镜，为比较器提供一个稳定的偏置电流。举例而言，当输入的电源电压avdd为1.8V时，V_bd稳定为第二二极管的的电压，约为0.7V，而V_bp约为1.1V。本申请实施例的偏置电路结构简单，稳定可靠。

现有技术中的上电复位电路，由于需要使用非常大的电阻和电容，导致集成电路版图增大，成本上升，不利用集成电路的小型化。在本申请的实施例中，通过采用截止区工作的二极管结构PMOS管等效集成电路中的大电阻，只需配置较小的电容，就可以实现电路的延时要求。还需要注意的是，比较电路22中的C₁与C₂均可采用小电容，例如不大于1pF，因而不会对电路的整体的版图面积造成影响，同时还可以提高复位信号的可靠性。

图6为对本申请实施例进行仿真的对比示意图，其中，图6a为本申请实施例的仿真结果，图6b为对比示例的仿真结果。图7为本申请实施例与对比示例的版图面积的示意图。下面结合图6和图7说明本申请的有效性。

为了说明本申请的效果，在本申请的实施例的基础上，将本申请中的延时电路改用集成电路中常用的高阻电阻，电路其余参数均保持不变，作为对比示例。将本申请的实施例与对比示例一起进行仿真，仿真结果如图6所示。测试中，电源电压avdd均在12μs时，升到最高电压1.8V。图6a为本申请实施例的仿真结果，复位信号在650μs后，才由低电平升高到高电平。图6b为对比示例的仿真结果，复位信号在23μs后，由低电平升高到高电平。可见，本申请的实施例，以非常小的MOS管，实现了远大于对比示例的延迟时间，具有很好的效果。

通常延时时间越长，延时电路所占的版图面积越大。而本申请实施例在更长的延时时间下，实现了更小的版图面积。将本申请的实施例与对比示例的版图面积进行对比，如图7所示。本申请的实施例的版图面积为117×39μm²，而对比示例的版图面积为320×68μm²，本申请的实施例的版图面积约为对比示例的1/5，显著减小了版图面积，有助于降低集成电路的成本。如果对比示例要达到本申请的实施例的延迟时间，所需的版图面积要更大。

本申请实施例的上电复位电路，在显著缩小版图面积的同时，能够实现稳定可靠的工作，可以广泛应用于需要系统初始化的集成电路中。与现有技术中的RC复位电路相比，由于采用了结合了滤波网络的迟滞比较器结构，不但可以解决电源毛刺造成的误触发以及系统不稳定，而且当电源缓慢上升时也能够实现准确可靠地复位。易于推广应用。

虽然本发明所揭露的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种用于集成电路芯片中的上电复位电路，包括：

延时电路，使输入的电源电压形成具有一定时间延迟的延时电压信号；

比较电路，接收所述延时电压信号，当所述延时电压信号大于设定的电压值时输出复位信号；

偏置电路，为所述比较电路提供设定的电压值。

2.根据权利要求1所述的上电复位电路，其特征在于，所述延时电路设置为低通网络，包括第一晶体管与第一滤波电容，且所述第一晶体管工作于截止区。

3.根据权利要求2所述的上电复位电路，其特征在于，所述第一滤波电容包括MOS电容、MIM电容或MOM电容。

4.根据权利要求2或3所述的上电复位电路，其特征在于，所述延时电路包括一PMOS晶体管与一NMOS晶体管：

所述PMOS晶体管的栅极与漏极短接，所述NMOS晶体管的源极与漏极短接，输入的电源电压的正极和负极分别耦接于所述PMOS晶体管和所述NMOS晶体管的漏极，且所述PMOS晶体管的源极与所述NMOS晶体管的栅极耦接在一起以输出延时电压信号。

5.根据权利要求4所述的上电复位电路，其特征在于，所述比较电路包括正反馈迟滞比较器。

6.根据权利要求5所述的上电复位电路，其特征在于，所述偏置电路包括依次串接于输入的电源电压的正极和负极之间的第一偏置电阻、第一二极管与第二二极管，所述第一二极管与第二二极管均正向偏置，且在它们的耦接处输出所述设定的电压值。

7.根据权利要求6所述的上电复位电路，其特征在于，所述PMOS晶体管的源极耦接于所述正反馈迟滞比较器的同相输入端，所述正反馈迟滞比较器的反相输入端通过一阶滤波网络接入所述设定的电压值。

8.根据权利要求5所述的上电复位电路，其特征在于，所述偏置电路还包括依次串接于输入的电源电压的正极和负极之间的第二晶体管与第二偏置电阻，所述第二晶体管工作于饱和区，且其栅极与漏极短接，在所述第二晶体管的漏极与所述第二偏置电阻的耦接处输出所述正反馈迟滞比较器所需的偏置电压。

9.根据权利要求7所述的上电复位电路，其特征在于，所述一阶滤波网络包括第二滤波电容，所述第二滤波电容的电容值不大于1pF。

10.根据权利要求4所述的上电复位电路，其特征在于，通过改变所述PMOS晶体管的宽长比和/或所述NMOS晶体管的宽与长的乘积调节所述延时电路的延时时间。